1.一種基于VPX結(jié)構(gòu)的CPU模塊，其特征在于，包括處理器平臺和VPX總線；所述處理器平臺的PCIe接口包括第一PCIe接口、第二PCIe接口和第三PCIe接口；
所述第一PCIe接口連接至VPX總線；
所述第二PCIe接口擴(kuò)展成千兆以太網(wǎng)接口并連接至VPX總線；
所述第三PCIe接口連接PCIe到SRIO橋接芯片；所述PCIe到SRIO橋接芯片的輸出接口連接至VPX結(jié)構(gòu)總線。
2.根據(jù)權(quán)利要求1所述的基于VPX結(jié)構(gòu)的CPU模塊，其特征在于，所述處理器平臺中的CPU為Core i7-5850EQ處理器，與所述處理器平臺中的CPU配合的芯片組為Intel公司的DH82QM87PCH芯片。
3.根據(jù)權(quán)利要求2所述的基于VPX結(jié)構(gòu)的CPU模塊，其特征在于，所述處理器平臺具有1路PCIe x16接口，在該P(yáng)CIe x16接口分出一路PCIe x8接口連接PLX公司的PEX8734交換芯片，并從PEX8734交換芯片接出兩路PCIe x8接口作為第一PCIe接口。
4.根據(jù)權(quán)利要求3所述的基于VPX結(jié)構(gòu)的CPU模塊，其特征在于，所述PEX8734交換芯片中還分出兩路PCIe x4接口；所述PCIe到SRIO橋接芯片為IDT公司的TSi721芯片，TSi721芯片的輸入端連接所述兩路PCIex4接口，其輸出端形成兩路SRIO x4接口連接至VPX總線。
5.根據(jù)權(quán)利要求1所述的基于VPX結(jié)構(gòu)的CPU模塊，其特征在于，將所述處理器平臺本身自帶的8路PCIe2.0x1接口分配成2路PCIe2.0x4接口，通過其中一路連接Intel千兆網(wǎng)卡適配器I350-AM4，輸出4路千兆網(wǎng)接口，其中兩路連接到VPX總線，另外兩路連接到CPU模塊的前面板。
6.根據(jù)權(quán)利要求1-5任一所述的基于VPX結(jié)構(gòu)的CPU模塊，其特征在于，還包括IPMB總線，所述IPMB總線通過控制器與所述處理器平臺連接。
7.根據(jù)權(quán)利要求1所述的基于VPX結(jié)構(gòu)的CPU模塊，其特征在于，還包括第一FPGA和第二FPGA；所述第一FPGA的DP接口輸入端與處理器平臺連接，DP接口的輸出端連接VPX總線；所述第二FPGA的SRIO接口連接所述PCIe到SRIO橋接芯片；所述第二FPGA的DP輸入接口連接VPX總線；所述第一FPGA和第二FPGA的UART接口均連接所述處理器平臺；所述第一FPGA和第二FPGA之間通過LVDS接口連接。