專利名稱：通過等離子體刻蝕法形成金屬柵極的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種金屬柵電極的干法刻蝕方法，具體地說，涉及一種通過等離子體 刻蝕法形成金屬柵極的方法。
背景技術(shù)：
隨著集成電路制造工藝的發(fā)展，對于半導(dǎo)體器件的集成密度的要求日益增高。硅 片制造技術(shù)的改變受到用戶需求的驅(qū)使。用戶要求更快、更可靠和成本更低的芯片，這驅(qū)使 芯片制造商不斷地降低單塊芯片上的元件的尺寸，以提高芯片速度并減少功耗。另一方面， 又需要增加單個硅片上的芯片數(shù)以降低成本。人們發(fā)現(xiàn)，為了實現(xiàn)32nm邏輯工藝，需要使用高介電常數(shù)(κ )材料來替代二氧化 硅作為柵極介質(zhì)。其原因在于，隨著關(guān)鍵尺寸(CD)的縮小，需要進(jìn)一步提高柵極電容。根據(jù) 電容與極板距離的反比關(guān)系以及器件本身尺寸的要求，此時需要縮小二氧化硅層的厚度； 然而，當(dāng)其低于5. Onm時，漏電現(xiàn)象就變得非常嚴(yán)重。即使采用SiON作為替代材料，也面臨 其難以進(jìn)一步減薄以及減薄后難以消除隧穿漏電流等問題。而使用例如鉿系材料等高介電 常數(shù)(κ)材料(通常介電常數(shù)為5以上)可有效解決該問題，因為使用此類材料作為柵極 介質(zhì)時，即使物理厚度減薄，也漏電現(xiàn)象也并不明顯，同時亦能提高柵極電容。然而，由于高 κ材料與多晶硅柵之間的界面容易產(chǎn)生瑕疵，很難將閾值電壓調(diào)整到所期望的較低值，閾 值電壓會發(fā)生漂移，由此將影響器件的性能和功耗。因此，對于32nm及以下的邏輯工藝，業(yè) 界已經(jīng)以金屬柵來取代多晶硅柵，以解決高κ介質(zhì)與多晶硅柵之間的不兼容問題。業(yè)界普 遍認(rèn)為高κ介質(zhì)/金屬柵的組合將成為未來半導(dǎo)體行業(yè)發(fā)展的主要方向之一。在集成電路制造中，通常，柵極的寬度是整個硅片上最關(guān)鍵的線寬。而且其中柵 極的刻蝕是整個集成電路工藝中物理尺寸最小的結(jié)構(gòu)，因此該制作成為流程中最關(guān)鍵的一 步?？涛g是用化學(xué)和/或物理方法有選擇地去除不需要的材料的過程。當(dāng)以金屬柵取代多 晶硅柵時，在刻蝕時同樣面臨如何精確控制關(guān)鍵尺寸和如何實現(xiàn)高度的各向異性等問題。 此時，等離子體干法刻蝕成為業(yè)界普遍的選擇。因為等離子體刻蝕可實現(xiàn)良好的各向異性 和側(cè)壁剖面控制，而且具有良好的片內(nèi)、片間、批次間的刻蝕均勻性。然而，目前使用的刻蝕氣體(例如CHF3/N2混合氣體)對覆蓋在金屬柵上的氧化掩 膜層有嚴(yán)重的橫向刻蝕，且無法產(chǎn)生足以保護(hù)側(cè)壁的聚合物，由此導(dǎo)致側(cè)壁剖面嚴(yán)重傾斜 而變?yōu)殄F型(參考圖1)。因此，迫切需要找到一種新的刻蝕氣體，以實現(xiàn)對側(cè)壁剖面的良好保護(hù)，從而實現(xiàn) 對金屬柵極線寬的精確控制。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進(jìn) 一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的 關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
為了解決上述問題，本發(fā)明提供了一種等離子體刻蝕方法，該方法可通過在側(cè)壁 形成足以保護(hù)側(cè)壁的聚合物，實現(xiàn)對側(cè)壁剖面的良好控制，獲得幾乎垂直的側(cè)壁剖面，從而 實現(xiàn)對金屬柵線寬的精確控制。本發(fā)明的第一方案是一種通過等離子體刻蝕法形成金屬柵極的方法，該方法包括 以下步驟提供半導(dǎo)體襯底，該半導(dǎo)體襯底上具有金屬層和覆蓋該金屬層的具有圖形的圖 形化掩膜層；使用包含CH4的刻蝕氣體以形成等離子體，對該金屬層進(jìn)行干法刻蝕，以將該 圖形轉(zhuǎn)移到所述金屬層；以及去除覆蓋在所述金屬層上的圖形化掩膜層，以形成金屬柵極。本發(fā)明的第二方案是如第一方案所述的方法，其中，所述等離子體刻蝕法是反應(yīng) 離子刻蝕方法。本發(fā)明的第三方案是如以上方案中任一方案所述的方法，其中，所述金屬層由包 含以下物質(zhì)中的至少一種物質(zhì)的金屬或金屬化合物構(gòu)成TiN、Ti、Ta和TaN。本發(fā)明的第四方案是如第三方案所述的方法，其中，所述掩膜層由氧化硅、氮化硅 或氮氧化硅構(gòu)成。本發(fā)明的第五方案是如第二至第四方案中任一方案所述的方法，其中，所述CH4的 流量為l-50sccmo本發(fā)明的第六方案是如第二至第五方案中任一方案所述的方法，其中，所述等離 子體刻蝕的腔室壓力為3-50mT (毫托)。本發(fā)明的第七方案是如第二至第六方案中任一方案所述的方法，其中，所述等離 子體刻蝕的源功率為300-2000W。本發(fā)明的第八方案是如第二至第七方案中任一方案所述的方法，其中，所述等離 子體刻蝕的偏壓功率為150-800W。本發(fā)明的第九方案是如以上方案中任一方案所述的方法，其中，所述半導(dǎo)體襯底 上具有由介電常數(shù)為5以上的介質(zhì)構(gòu)成的介質(zhì)層，該介質(zhì)層位于所述金屬層與所述半導(dǎo)體 襯底之間。本發(fā)明的第十方案是如第九方案所述的方法，其中，所述介電常數(shù)為5以上的介 質(zhì)是 HfO2、HfSiO, HfZrO, HfLaO, SiON 或其混合物。本發(fā)明的第十一方案提供了由以上的方案中的任一方案所述的方法制得的金屬 柵極結(jié)構(gòu)。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖1顯示了本發(fā)明的一個優(yōu)選實施方式所用的半導(dǎo)體硅襯底的剖面結(jié)構(gòu)的示意 圖；圖2顯示了利用本發(fā)明的一個優(yōu)選實施方式所述的方法對圖1所示的硅襯底進(jìn)行 干法刻蝕而獲得的金屬柵極的剖面結(jié)構(gòu)的示意圖；和圖3表示的是現(xiàn)有的金屬柵等離子體刻蝕方法(利用CHF3Z^2混合氣體)所獲得 的剖面的SEM圖(A)；和本發(fā)明的金屬柵等離子體刻蝕方法所獲得的剖面的SEM圖(B)，其 中，a為掩膜層，b為金屬層。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。為了徹底了解本發(fā)明，將在下列的描述中提出具體的實施方案，以便說明本發(fā)明 如何改進(jìn)現(xiàn)有技術(shù)中存在的問題。顯然，本發(fā)明的實施并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員 所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明 還可以具有其他實施方式。本發(fā)明提供了一種等離子體刻蝕方法，該方法包括以下步驟提供半導(dǎo)體襯底，該 半導(dǎo)體襯底上具有金屬層和覆蓋該金屬層的具有圖形的圖形化掩膜層；使用包含CH4的刻 蝕氣體以形成等離子體，對該金屬層進(jìn)行干法刻蝕，以將該圖形轉(zhuǎn)移到所述金屬層；以及去 除覆蓋在所述金屬層上的圖形化掩膜層，以形成金屬柵極。其中，該半導(dǎo)體襯底可以是體硅或絕緣體上硅(SOI)。所述半導(dǎo)體襯底可包括 PMOS區(qū)域和nMOS區(qū)域以及相應(yīng)的隔離物，該半導(dǎo)體襯底具有的需要用等離子體刻蝕的金 屬層可以是位于PMOS區(qū)域的金屬層，也可以是位于nMOS區(qū)域的金屬層。該半導(dǎo)體襯底例 如可以是CN101425479A中圖1所示的襯底。傳統(tǒng)的圖形制作和刻蝕技術(shù)以及隔離區(qū)形成 技術(shù)均可用于形成待刻蝕的該硅襯底結(jié)構(gòu)。圖1顯示了本發(fā)明所用的硅襯底的簡化的剖面結(jié)構(gòu)示意圖。其中，100是硅襯底， 101是介質(zhì)層，102是金屬層，103是圖形化的掩膜層。在一個實施方式中，該介質(zhì)層101是 由高介電常數(shù)介質(zhì)構(gòu)成的介質(zhì)層。所述介質(zhì)可以是例如Hf02、HfSiO、HfZrO, HfLaO, SiON， 或其混合物。所述的介質(zhì)層與本發(fā)明刻蝕形成的金屬柵極構(gòu)成了優(yōu)選的金屬柵極/高介電 常數(shù)組合，可用于32nm及32nm以下的邏輯工藝。圖2顯示了利用本發(fā)明的一個實施方式 所述的方法刻蝕所得到的金屬柵極結(jié)構(gòu)(尚未去除圖形化掩膜層)的剖面結(jié)構(gòu)示意圖。圖 1和2中的箭頭所示的方向是等離子體轟擊的方向。由圖1和2可知，該等離子體刻蝕的過 程實際上是將圖形化的掩膜層所具有的圖形轉(zhuǎn)移到金屬層的過程，即，金屬層102中的未 被掩膜層103遮蔽的部分不被等離子體刻蝕，而被掩膜層103遮蔽的部分則全部被刻蝕，由 此在金屬層上形成相應(yīng)的圖形。其中，金屬層102優(yōu)選由包含以下物質(zhì)中的至少一種物質(zhì) 的金屬或金屬化合物利用公知的淀積技術(shù)而形成TiN、Ti、Ta和TaN。掩膜層103則優(yōu)選 由氧化硅、氮化硅或氮氧化硅構(gòu)成。除了上述構(gòu)件之外，該硅襯底上還可以具有與所形成的金屬柵極對應(yīng)的源極和漏 極以及相應(yīng)的隔離物(因與本發(fā)明無關(guān)，圖中均未示出)。本發(fā)明的等離子體刻蝕法可采用例如圓筒式等離子體反應(yīng)器、平板式反應(yīng)器、順 流刻蝕系統(tǒng)、三極平面反應(yīng)器、離子銑、反應(yīng)離子刻蝕或高密度等離子體刻蝕機(jī)。這些等離 子體刻蝕方式都是已知的，在此不再贅述。在本發(fā)明的一個優(yōu)選實施方式中，采用反應(yīng)離子 刻蝕法(RIE)，以包含CH4的刻蝕氣體，對金屬層進(jìn)行干法刻蝕。反應(yīng)離子刻蝕法是一種采 用化學(xué)反應(yīng)和物理離子轟擊去除硅片表面材料的技術(shù)。本發(fā)明的反應(yīng)離子刻蝕法可采用公 知的工藝參數(shù)來進(jìn)行，只要其刻蝕氣體包含CH4即可。優(yōu)選的是，CH4的流量為l-50sCCm(標(biāo)準(zhǔn)狀態(tài)下的毫升/分)，特別是15-2kccm ；腔室壓力為3-50mT，更優(yōu)選是5-20mT，特別優(yōu)選 是6-15mT ；所述等離子體刻蝕的源功率為300-2000W，特別優(yōu)選是500-1500W ；所述等離子 體刻蝕的偏壓功率優(yōu)選為150-800W，特別優(yōu)選是300-600W，最優(yōu)選是350-550W。本領(lǐng)域技 術(shù)人員知曉，其他刻蝕方式的工藝參數(shù)可參照以上數(shù)值范圍而獲得。本發(fā)明的等離子體刻蝕方法使用包含CH4的刻蝕氣體來形成等離子體。發(fā)明人意 外地發(fā)現(xiàn)，該刻蝕氣體對側(cè)壁有良好的保護(hù)，可形成具有幾乎垂直的剖面的金屬柵極結(jié)構(gòu) (如圖3中的(B)所示)。其原因尚未清楚，但據(jù)推測可能是CH4與金屬層或掩膜層所形成 聚合物具有保護(hù)掩膜層的功能。而在使用傳統(tǒng)的刻蝕氣體(CHF3Z^2混合氣體)來刻蝕金屬 層時，由于掩膜層也被橫向刻蝕，只能獲得有錐型剖面的金屬柵極結(jié)構(gòu)(如圖3中的(A)所 示)°本發(fā)明所用的刻蝕氣體除了包含CH4以外，也可以視情況而包含CxFy (例如X = 1-4, Y = 4-8)等碳氟化合物和C12/BC13等傳統(tǒng)的刻蝕氣體，但優(yōu)選包含3重量％以上的 CH4,特別是5 20重量％的CH4，例如10重量％的CH4,以盡可能取得對側(cè)壁更好的保護(hù)。由圖3(B)可知，利用本發(fā)明的方法來獲得金屬柵極時，可獲得極好的幾乎垂直的 剖面，也幾乎不會發(fā)生底切(under cut)。因此，可精確地控制金屬柵極的線寬，從而有利于 提高器件性能的可靠性。然后，通過公知方法去除該金屬層上的掩膜層，即可獲得具有金屬柵極的硅襯底。 當(dāng)然，如果存在反應(yīng)生成的聚合物或殘留物，也可以增加去除聚合物或殘留物的步驟，例如 采用干法刻蝕等方式。由此，本發(fā)明還提供了通過上述方法制得的金屬柵極結(jié)構(gòu)，即圖2中所示的硅襯 底結(jié)構(gòu)。本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種通過等離子體刻蝕法形成金屬柵極的方法，該方法包括以下步驟提供半導(dǎo)體 襯底，該半導(dǎo)體襯底上具有金屬層和覆蓋該金屬層的具有圖形的圖形化掩膜層；使用包含 CH4的刻蝕氣體以形成等離子體，對該金屬層進(jìn)行干法刻蝕，以將該圖形轉(zhuǎn)移到所述金屬 層；以及去除覆蓋在所述金屬層上的圖形化掩膜層，以形成金屬柵極。
2.如權(quán)利要求1所述的方法，其中，所述等離子體刻蝕法是反應(yīng)離子刻蝕方法。
3.如權(quán)利要求1或2所述的方法，其中，所述金屬層由包含以下物質(zhì)中的至少一種物質(zhì) 的金屬或金屬化合物構(gòu)成TiN、Ti, Ta和TaN。
4.如權(quán)利要求3所述的方法，其中，所述掩膜層由氧化硅、氮化硅或氮氧化硅構(gòu)成。
5.如權(quán)利要求2所述的方法，其中，所述CH4的流量為l-50sCCm。
6.如權(quán)利要求2所述的方法，其中，所述等離子體刻蝕的腔室壓力為3-50mT。
7.如權(quán)利要求2所述的方法，其中，所述等離子體刻蝕的源功率為300-2000W。
8.如權(quán)利要求2所述的方法，其中，所述等離子體刻蝕的偏壓功率為150-800W。
9.如權(quán)利要求1所述的方法，其中，所述半導(dǎo)體襯底上具有由介電常數(shù)為5以上的介質(zhì) 構(gòu)成的介質(zhì)層，該介質(zhì)層位于所述金屬層與所述半導(dǎo)體襯底之間。
10.如權(quán)利要求9所述的方法，其中，所述介電常數(shù)為5以上的介質(zhì)是Hf02、HfSi0、 HfZrO, HfLaO, SiON 或其混合物。
11.一種金屬柵極結(jié)構(gòu)，該金屬柵極結(jié)構(gòu)由以上權(quán)利要求中任一項所述的方法制得。
全文摘要
本發(fā)明提供了一種通過等離子體刻蝕法形成金屬柵極的方法，該方法包括以下步驟提供半導(dǎo)體襯底，該半導(dǎo)體襯底上具有金屬層和覆蓋該金屬層的具有圖形的圖形化掩膜層；使用包含CH4的刻蝕氣體以形成等離子體，對該金屬層進(jìn)行干法刻蝕，以將該圖形轉(zhuǎn)移到所述金屬層；以及去除覆蓋在所述金屬層上的圖形化掩膜層，以形成金屬柵極。
文檔編號C23F4/00GK102129975SQ201010023130
公開日2011年7月20日 申請日期2010年1月20日 優(yōu)先權(quán)日2010年1月20日
發(fā)明者張世謀, 張海洋, 王新鵬 申請人:中芯國際集成電路制造(上海)有限公司