專利名稱：一種芯片去層裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及芯片測試技術(shù)領(lǐng)域，尤其涉及一種芯片去層裝置。
背景技術(shù)：
在對IC封裝芯片進行失效分析時，由于芯片表面包覆有膠體，因此通常要進行芯 片去層處理，以便于對封裝芯片內(nèi)部的部件進行觀測和分析。而研磨方式是芯片失效分析 時經(jīng)常采用的去層手段，其是在研磨機上放置一塊研磨墊，該研磨墊的表面通常黏貼有一 層絨布材質(zhì)的墊面，再將IC封裝芯片置于研磨墊上，以水為主要沖洗方式，再配合以研磨 液( 一般以40nm lOOnm顆粒大小的二氧化硅懸浮液)噴或滴于研磨墊上，并啟動研磨機 以旋轉(zhuǎn)方式進行去層動作。 但是在研磨過程中，由于芯片邊緣與芯片中間的研磨速度往往存在差異(邊緣位 置的研磨速度通常要快于中間位置的研磨速度)，因此在去層中會有不均勻的現(xiàn)象發(fā)生，而 為了使研磨面更加平整，往往需要消耗大量的時間來調(diào)整研磨位置，從而大大降低了芯片 失效分析的效率。另外，又由于封裝芯片去層不均勻，且中間和邊緣位置的研磨速度差異過 大，也可能會造成對內(nèi)部芯片被磨損，影響失效分析的準確率。

發(fā)明內(nèi)容本實用新型的目的是提供一種芯片去層裝置，以解決目前芯片失效分析時去層不 均勻、容易造成芯片損傷的問題。 本實用新型提出一種芯片去層裝置，用于在失效分析時對一芯片樣品進行去層，
其包括一研磨機、一研磨墊以及復數(shù)片阻擋墊片。該研磨墊設置于該研磨機上，阻擋墊片貼
附在該芯片樣品正面的周圍邊緣位置，并連同該芯片樣品倒置于該研磨墊上。 優(yōu)選的，所述阻擋墊片的數(shù)量為四片，其分別設置在該芯片樣品正面的四個邊緣。 優(yōu)選的，所述芯片去層裝置還包括一壓力機構(gòu)，其設置在該芯片樣品的背面并壓
住該芯片樣品。 通過以上的技術(shù)方案，使本實用新型產(chǎn)生的有益效果是本實用新型通過在IC封 裝芯片的正面邊緣貼附阻擋墊片，使其在去層過程中，研磨面更趨于均勻，有效防止了 ic 封裝芯片的意外磨損，提高了芯片樣品的良率以及失效分析的準確性。并且，由于研磨面更 加均勻，也無須反復對研磨位置進行調(diào)整，節(jié)約了失效分析的所耗費的時間成本。

圖1為本實用新型的芯片去層裝置為芯片樣品去層時的實施例示意圖； 圖2為本實用新型阻的擋墊片貼附位置平面示意圖。
具體實施方式本實用新型的主要思想是在IC封裝芯片去層研磨時，在IC封裝芯片的正面邊緣位置貼附阻擋墊片，從而使整個正面的研磨速度趨于相同，達到均勻去層的目的。
以下結(jié)合附圖，具體說明本實用新型。 本實用新型的芯片去層裝置包括研磨機11、研磨墊12、壓力機構(gòu)13以及若干阻擋 墊片14，請參見圖l，其為本實用新型的芯片去層裝置為芯片樣品15去層時的實施例示意 圖。研磨墊12設置在研磨機11上，芯片樣品15被倒置在研磨墊12上，壓力機構(gòu)13貼靠 在芯片樣品15的背面，并施加向下的壓力而將芯片樣品15壓緊在研磨墊12上。這里所述 的壓力機構(gòu)13起到一個壓迫作用，其可以采用任意具有壓力的結(jié)構(gòu)或裝置來實現(xiàn)，當然也 可以直接用手來施壓。在芯片樣品15正面(即與研磨墊12相對的面)的四周邊緣，分別 貼附有阻擋墊片14，使芯片樣品15被包圍在中間。 在對芯片樣品15去層時，啟動研磨機11，使其快速轉(zhuǎn)動。并以水為主要沖洗方式， 再以研磨液噴或滴于研磨墊12上對芯片樣品15的正面進行研磨。因為進行研磨時對被研 磨件邊緣的研磨速度大于中間的研磨速度，因此加設了阻擋墊片14后可以使位在中間的 芯片樣品15整個研磨面更加均勻，令芯片樣品15邊緣位置的去層不會過早完成，所以也可 以避免芯片樣品15內(nèi)部部件的意外磨損，并大大減少了返工的次數(shù)，提高了失效分析的準 確性和效率。 本實用新型的阻擋墊片14是貼附在芯片樣品15正面的邊緣位置，請參見圖2平 面圖中所示，芯片樣品15正面的四個邊緣分別貼附了一塊矩形的阻擋墊片14，此阻擋墊片 14可以采用任意可磨的材質(zhì)，如報廢的硅芯片或其他材質(zhì)。但是并不以此實施例限制本實 用新型，阻擋墊片14的形狀和數(shù)量可以根據(jù)實際需要來調(diào)整，例如阻擋墊片14可以是三角 形或其他形狀。 本實用新型通過在IC封裝芯片的正面邊緣貼附阻擋墊片，使其在去層過程中，研
磨面更趨于均勻，有效防止了 ic封裝芯片的意外磨損，提高了芯片樣品的良率以及失效分
析的準確性。并且，由于研磨面更加均勻，也無須反復對研磨面進行調(diào)整，節(jié)約了失效分析 的所耗費的時間成本。
權(quán)利要求一種芯片去層裝置，用于在失效分析時對一芯片樣品進行去層，其包括一研磨機、一研磨墊，該研磨墊設置于該研磨機上，其特征在于，其還包括復數(shù)片阻擋墊片，其貼附在該芯片樣品正面的周圍邊緣位置，并連同該芯片樣品倒置于該研磨墊上。
2. 如權(quán)利要求1所述的芯片去層裝置，其特征在于，該阻擋墊片的數(shù)量為四片，其分別 設置在該芯片樣品正面的四個邊緣。
3. 如權(quán)利要求1所述的芯片去層裝置，其特征在于，其還包括一壓力機構(gòu)，其設置在該 芯片樣品的背面并壓住該芯片樣品。
專利摘要本實用新型提出一種芯片去層裝置，用于在失效分析時對一芯片樣品進行去層，其包括一研磨機、一研磨墊以及若干阻擋墊片。該研磨墊設置于該研磨機上，阻擋墊片貼附在該芯片樣品正面的周圍邊緣位置，并連同該芯片樣品倒置于該研磨墊上。本實用新型具有去層均勻、工作效率高的優(yōu)點。
文檔編號B24B37/04GK201519904SQ20092021371
公開日2010年7月7日 申請日期2009年11月17日 優(yōu)先權(quán)日2009年11月17日
發(fā)明者張育嘉, 曾元宏 申請人:宜碩科技(上海)有限公司