液晶顯示裝置以及用于制造液晶顯示裝置的方法
【專利說明】
[0001] 相關申請的交叉引用
[0002] 該專利申請要求于2013年12月2日提交的韓國專利申請第10-2013-0148623號 的優(yōu)先權，出于所有目的，將其通過引用結合于此，正如在本文中全部闡述一樣。
技術領域
[0003] 本公開涉及一種具有用于使液晶分子取向的取向層的液晶顯示裝置以及制造其 的方法。
【背景技術】
[0004] 通常，液晶顯示裝置分為扭曲向列模式液晶顯示裝置、共面轉換模式液晶顯示裝 置以及垂直取向模式液晶顯示裝置。
[0005] 在垂直取向模式液晶顯示裝置中，當不施加電場時，液晶分子的主軸沿著與基板 的表面垂直的方向取向。因此，視角和對比度大。
[0006] 作為用于使液晶分子沿某個方向取向的方法，可使用摩擦法、光（photo)取向法 等。在垂直取向模式液晶裝置中，可通過在光取向法中使用反應性介晶來使液晶分子沿某 個方向取向。

【發(fā)明內容】

[0007] 本公開提供一種具有高可靠性的液晶顯示裝置。
[0008] 本公開還提供一種用于制造具有高可靠性的液晶顯示裝置的方法。
[0009] 將在以下的描述中闡述本發(fā)明的其他特征，并且根據描述，本發(fā)明的一部分將變 得顯而易見，或者可通過本發(fā)明的實踐認識到。
[0010] 本發(fā)明構思的實施方式提供一種液晶顯示裝置，其包括第一基板、設置在第一基 板上的第一取向層、面向第一基板的第二基板、設置在第二基板上的第二取向層以及設置 在第一基板與第二基板之間并包括液晶分子的液晶層。第一取向層和第二取向層的每一個 包括主取向層和設置在主取向層上的取向形成層。通過聚合在彼此不同的波長處具有光吸 收峰值的兩個或更多個反應性介晶來獲得取向形成層。
[0011] 在某些實施方式中，反應性介晶的每一個可具有以下式1。
[0012] [式 1]
[0013] Pl-spl-Al_sp2-(A2)m-sp3-A3-sp4_P2
[0014] 在式1中，Pl和P2獨立地選自丙烯酸酯基、甲基丙烯酸酯基、環(huán)氧基、氧雜環(huán)丁烷 基、乙烯基醚基或苯乙烯基；Spl、Sp2、Sp3和Sp4獨立地選自單鍵、-CH2-、-coo-、-CO-、CH =CH-、-COO-CH=CH-、-CH2OCH2-和-CH2O- ;A1和A3獨立地選自單鍵、環(huán)己基、苯基、苯硫 基和多環(huán)芳基、或者其1至10個位置由-f、-ci、-och3中的至少一個取代的衍生物、以及具 有1至6個碳原子的烷基；A2選自環(huán)己基、苯基、苯硫基、環(huán)芳烴基、或者其1至10個位置 由-F、-Cl、-OCH3中的至少一個取代的衍生物、以及具有1至6個碳原子的烷基；并且m為 1至4。
[0015] 在本發(fā)明構思的其他實施方式中，用于制造液晶顯示裝置的方法包括：將液晶層 布置在第一基板與第二基板之間；向液晶層施加電場；向液晶層施加第一光；以及向液晶 層施加具有比第一光短的波長的第二光，而不施加電場。液晶組合物包括第一反應性介晶、 與第一反應性介晶不同的第二反應性介晶，并且第一反應性介晶相比第二反應性介晶對第 一光具有更大的反應活性。
[0016] 根據本發(fā)明構思的實施方式的液晶顯示裝置具有恒定電壓保持率并且減少了諸 如線殘象（lineafterimage)的缺陷，從而獲得高可靠性。
[0017] 應當理解，上述一般性描述和下面的詳細描述是示例性和說明性的，并且旨在提 供對所要求保護的本發(fā)明的進一步說明。
【附圖說明】
[0018] 包括附圖以提供對本發(fā)明構思的進一步理解，并且附圖被結合在本說明書中并且 構成本說明書的一部分。附圖示出了本發(fā)明構思的示例性實施方式，并且與說明書一起用 來說明本發(fā)明構思的原理。
[0019] 圖1是根據本發(fā)明構思的實施方式的包括多個像素的液晶顯示裝置的部分平面 圖。
[0020] 圖2是沿著圖1中的線1-1'截取的液晶顯示裝置的截面圖。
[0021] 圖3是示出用于制造根據本發(fā)明構思的實施方式的液晶顯示裝置的方法的流程 圖。
[0022] 圖4A、圖4B和圖4C是示出用于形成根據本發(fā)明構思的實施方式的取向層的方法 的截面圖。
[0023] 圖5是示出根據本發(fā)明構思的實施方式的反應性介晶相對于波長的吸收率的曲 線圖。
[0024] 圖6是示出在使用普通反應性介晶的液晶顯示裝置以及使用根據本發(fā)明構思的 實施方式的反應性介晶的液晶顯示裝置的V-T曲線中的閾值電壓的圖表。
[0025] 圖7A和圖7B是示出在使用普通反應性介晶的液晶顯示裝置以及使用根據本發(fā)明 構思的實施方式的反應性介晶的液晶顯示裝置中的根據第二曝光時間的電壓保持率的曲 線圖。
【具體實施方式】
[0026] 下面將參照附圖更詳細地描述本發(fā)明構思的示例性實施方式。然而，本發(fā)明構思 可以不同的形式來體現(xiàn)，并且不應被解釋為局限于本文所闡述的實施方式。相反，提供這些 實施方式從而使本公開將是徹底和完整的，并且將本發(fā)明構思的范圍充分地傳達給本領域 技術人員。
[0027] 在附圖中，相同的參考標號指代遍及附圖的相同元件，并且為了圖示的清楚，夸大 了層和區(qū)域的尺寸。將理解，盡管術語第一、第二等在本文中可用于描述各個元件，但這些 元件不應被這些術語限制。這些術語僅用于將一個元件與另一個元件區(qū)分。例如，在不背 離本發(fā)明構思的范圍的情況下，可將第一元件指定為第二元件，并且類似地，可將第二元件 指定為第一元件。如本文使用的，除非上下文另有明確指示，否則，單數(shù)形式"一"、"一個" 和"該"也旨在包括復數(shù)形式。
[0028] 將進一步理解，當在本說明書中使用術語"包括"和/或"包含"時，是規(guī)定指定的 特征、整數(shù)、步驟、操作、元件、和/或部件的存在，而并不排除一個或多個其他特征、整數(shù)、 步驟、操作、元件、部件和/或其組的存在或者添加。將理解，當層、區(qū)域或元件被稱作"在" 另一個層、區(qū)域或元件"上"或"上方"時，其可直接地在另一個層、區(qū)域或元件上、連接或 耦接至另一個層、區(qū)域或元件，或者可存在中間層、區(qū)域或元件。此外，將理解，當層被稱為 "在"另一層"下面"時，其可直接在另一層下面，并且也可存在一個或多個中間層。將理解， 出于本公開的目的，"X、Y和Z的至少一個"可被解釋為僅X、僅Y、僅Z或者X、Y和Z的兩 項或更多項的任意組合（例如，XYZ、XYY、YZ、ZZ)。
[0029] 在下文中，將參考附圖詳細地描述本發(fā)明構思的示例性實施方式。
[0030] 圖1是根據本發(fā)明構思的實施方式的包括多個像素的液晶顯示裝置的部分平面 圖。圖2是沿著圖1中的線1-1'截取的液晶顯示裝置的截面圖。由于每個像素具有相同 的結構，因此，為了便于說明，僅示出了一個像素，并且一起示出鄰近于像素的柵極線和數(shù) 據線。
[0031] 參照圖1和圖2,液晶顯示裝置包括第一基板SUB1、面向第一基板SUBl的第二基 板SUB2、以及形成在第一基板SUBl與第二基板SUB2之間的液晶層LCL。
[0032] 第一基板SUBl包括第一基礎基板BSl、多個柵極線GLn、多個數(shù)據線DLm、多個像素PXL以及第一取向層。第一取向層包括第一主取向層ALNl和第一取向形成層PTL1。第一 基礎基板BSl可具有四方形形狀并可包括透明的絕緣材料。
[0033] 在圖1和圖2中，為了便于說明，一個像素與多個柵極線中的第n個柵極線GLn以 及多個數(shù)據線中的第m個數(shù)據線DLm-起示出。然而，其余的像素具有類似的結構，并且在 下文中第n個柵極線GLn和第m個數(shù)據線DLm將分別被稱作柵極線和數(shù)據線。
[0034] 柵極線GLn沿著第一方向Dl延伸并形成在第一基礎基板BSl上。數(shù)據線DLm與 柵極線GLn分開并且沿著與第一方向Dl交叉的第二方向D2延伸，其間具有柵極絕緣層GI。 柵極絕緣層設置在第一基礎基板BSl的整個表面上并且覆蓋柵極線GLn。
[0035] 每個像素PXL連接至柵極線中的相應柵極線GLn以及數(shù)據線中的相應數(shù)據線DLm。 每個像素PXL包括薄膜晶體管Tr、連接到薄膜晶體管Tr的像素電極PE以及存儲電極。薄 膜晶體管Tr包括柵電極GE、柵極絕緣層GI、半導體圖案SM、源電極SE以及漏電極DE。存 儲電極包括沿著第一方向延伸的存儲線SLn以及從存儲線SLn分支出并沿第二方向D2延 伸的第一和第二分支電極LSLn和RSLn。
[0036] 柵電極GE可從柵極線GLn延伸或者可設置在柵極線GLn的一部分上?？赏ㄟ^使用 金屬形成柵電極GE?？赏ㄟ^使用鎳、鉻、鑰、鋁、鈦、銅、鎢和/或其合金形成柵電極GE。柵 電極GE可形成為單層或多層。例如，柵電極GE可以是通過堆疊鑰、鋁和鑰層而獲得的三層 或者通過堆疊鈦和銅層而獲得的雙層?？商娲兀瑬烹姌OGE可以是鈦和銅的合金的單層。
[0037] 半導體圖案SM設置在柵極絕緣層GI上。利用其間的柵極絕緣層GI將半導體圖 案SM設置在柵電極GE上。半導體圖案SM的一部分與柵電極GE重疊。半導體圖案SM包 括設置在柵極絕緣層GI上的活性（active)圖案（未示出）以及形成在活性圖案上的歐姆 接觸層（未示出）。可通過使用非晶硅薄膜形成活性圖案，并且可通過使用n+非晶硅薄膜 形成歐姆接觸層。歐姆接觸層分別形成活性圖案與源電極SE和漏電極DE的歐姆接觸。
[0038] 源電極SE從數(shù)據線DLm延伸。源電極SE形成在歐姆接觸層上并與柵電極GE部 分地重疊。
[0039] 漏電極DE在其間的半導體圖案SM上與源電極SE間隔開。漏電極DE形成在歐姆 接觸層上并與柵電極GE部分地重疊。
[0040] 可通過使用鎳、鉻、鑰、鋁、鈦、銅、鎢和/或其合金形成源電極SE和漏電極DE。源 電極SE和漏電極DE可形成為單層或多層。例如，源電極SE和漏電極DE可以是通過堆疊 鈦和銅層而獲得的雙層，或者可以是通過使用鈦和銅的合金而形成的單層。
[0041] 根據電壓到柵電極GE的施加，源電極SE與漏電極DE之間的活性圖案的上表面被 暴露并變成形成源電極SE與漏電極DE之間的導電溝道的溝道。在暴露溝道的同時源電極 SE和漏電極DE與半導體層SM重疊。
[0042] 利用其間的鈍化層PSV將像素電極PE連接至漏電極DE。像素電極PE與存儲線 SLn以及第一和第二分支電極LSLn和RSLn部分地重疊以形成存儲電容器。
[0043] 鈍化層PSV覆蓋源電極SE、漏電極DE、溝道以及柵極絕緣層GI并且具有暴露漏電 極DE的一部分的接觸孔CH。鈍化層PSV可包括例如氮化硅或氧化硅。
[0044] 像素電