復(fù)合基板感測(cè)裝置及其制造方法
【專利摘要】一種復(fù)合基板感測(cè)裝置及其制造方法，該復(fù)合基板感測(cè)裝置至少包括：第一基板感測(cè)芯片，具有上表面、下表面、側(cè)面及感測(cè)電路元；第二基板，包圍第一基板感測(cè)芯片；絕緣層組，包括多個(gè)絕緣層，位于一個(gè)虛擬共平面上的第二基板及第一基板感測(cè)芯片的上表面上；感測(cè)電極元，位于實(shí)體共平面上的絕緣層組的上表面，虛擬共平面實(shí)質(zhì)上平行于實(shí)體共平面；以及導(dǎo)線，形成于絕緣層組中，分別將這些感測(cè)電極元電連接至這些感測(cè)電路元，使這些感測(cè)電路元通過(guò)這些感測(cè)電極元及這些導(dǎo)線感測(cè)靠近物體的電場(chǎng)變化。上述感測(cè)裝置的制造方法也一并提供。藉此，可以降低指紋感測(cè)裝置的制造成本。
【專利說(shuō)明】
復(fù)合基板感測(cè)裝置及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種電場(chǎng)陣列感測(cè)裝置及其制造方法，且特別是涉及一種復(fù)合基板感測(cè)裝置及其制造方法。
【背景技術(shù)】
[0002]傳統(tǒng)的非光學(xué)式陣列感測(cè)裝置，譬如是電場(chǎng)/電容、熱感應(yīng)、壓力感應(yīng)等例如應(yīng)用于指紋感測(cè)裝置，因?yàn)楸仨殞?duì)手指的紋路進(jìn)行感測(cè)動(dòng)作，所以其感測(cè)面積需要維持與手指接觸的必要面積，才能得到足夠的感測(cè)準(zhǔn)確度。以電場(chǎng)/電容式的指紋傳感器為例，其具有多個(gè)排列成陣列的感測(cè)元，這些感測(cè)元所占的面積與手指的面積是一比一地對(duì)應(yīng)。例如具有解析度500dpi的指紋傳感器的設(shè)計(jì)，感測(cè)陣列中的感測(cè)元的節(jié)距(pitch)大約等于50微米(um)，每一個(gè)感測(cè)元同時(shí)包括了一感測(cè)電極元及其下面所對(duì)應(yīng)的感測(cè)電路元，其通常的制作方式是將二者整合于半導(dǎo)體集成電路(IC)制造工藝，例如互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)制造工藝，通過(guò)制造工藝中的最上表層金屬(top metal)作為感測(cè)電極元，以定義出感測(cè)元的節(jié)距，同時(shí)使每個(gè)感測(cè)電極元下方成為所對(duì)應(yīng)的感測(cè)電路元，以形成一種單石型(mono I i th i c)的設(shè)計(jì)。然而這樣的單石型設(shè)計(jì)，對(duì)于面積型的傳感器(area s ensor)而言，如果需要有多大的感測(cè)面積，就需要有多大的感測(cè)電極元陣列以及其所對(duì)應(yīng)的感測(cè)電路元陣列，也就是說(shuō)傳統(tǒng)的電極元及電路元都是一對(duì)一對(duì)應(yīng)的面積，要多大的感測(cè)面積就要多大的半導(dǎo)體芯片面積。例如，感測(cè)陣列具有100X 100個(gè)感測(cè)元，則會(huì)有約5mm X 5mm的感測(cè)電極元面積及其下方的5_ X 5_的感測(cè)電路元面積，如果再加上周邊的模擬及數(shù)字電路，則整個(gè)指紋傳感器或芯片的面積將會(huì)是相當(dāng)大，使得成本相當(dāng)高昂。
[0003]因此，如何縮小感測(cè)電路元的面積，卻仍保有等效大的感測(cè)面積，實(shí)為本案所欲解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種能縮小感測(cè)電路元的面積，卻仍保有等效大的感測(cè)面積的感測(cè)裝置及其制造方法。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明采取以下技術(shù)方案:
[0006]本發(fā)明提供一種復(fù)合基板感測(cè)裝置，包括:一第一基板感測(cè)芯片，具有一上表面、一下表面、多個(gè)連接至上表面及下表面的側(cè)面及多個(gè)位于上表面下方的感測(cè)電路元;一第二基板，包圍第一基板感測(cè)芯片的這些側(cè)面;一絕緣層組，包括多個(gè)絕緣層，位于第二基板的一上表面及第一基板感測(cè)芯片的上表面上，第二基板的上表面與第一基板感測(cè)芯片的上表面位于一個(gè)虛擬共平面上；多個(gè)感測(cè)電極元，位于絕緣層組的一上表面，絕緣層組的上表面位于一個(gè)實(shí)體共平面上，虛擬共平面實(shí)質(zhì)上平行于實(shí)體共平面；以及多條導(dǎo)線，形成于絕緣層組中，分別將這些感測(cè)電極元電連接至這些感測(cè)電路元，使這些感測(cè)電路元通過(guò)這些感測(cè)電極元及這些導(dǎo)線感測(cè)一靠近物體的電場(chǎng)變化。
[0007]所述的復(fù)合基板感測(cè)裝置，還包括:
[0008]—第二基板感測(cè)芯片，具有一上表面、一下表面、多個(gè)連接至所述上表面及所述下表面的側(cè)面及多個(gè)位于所述第二基板感測(cè)芯片的所述上表面的下方的第二感測(cè)電路元，所述第二基板包圍所述第二基板感測(cè)芯片的所述的多個(gè)側(cè)面，所述絕緣層組位于所述第二基板的所述上表面、所述第一基板感測(cè)芯片的所述上表面及所述第二基板感測(cè)芯片的所述上表面上；
[0009]多個(gè)第二感測(cè)電極元，位于所述絕緣層組的所述上表面及所述第二基板感測(cè)芯片的所述上表面上；以及
[0010]多條第二導(dǎo)線，形成于所述絕緣層組中，分別將所述的多個(gè)第二感測(cè)電極元電連接至所述的多個(gè)第二感測(cè)電路元，使所述的多個(gè)第二感測(cè)電路元通過(guò)所述的多個(gè)第二感測(cè)電極元及所述的多個(gè)第二導(dǎo)線，配合所述感測(cè)電路元來(lái)感測(cè)所述靠近物體的電場(chǎng)變化。
[0011]所述絕緣層組包括三個(gè)絕緣層。
[0012]所述的多個(gè)感測(cè)電路元排列成一個(gè)第一陣列，所述的多個(gè)感測(cè)電極元排列成一個(gè)第二陣列，所述第一陣列及所述第二陣列具有互相垂直的X軸及Y軸，所述第一陣列在所述X軸上的尺寸小于或等于所述第二陣列在所述X軸上的尺寸，所述第一陣列在所述Y軸上的尺寸小于或等于所述第二陣列在所述Y軸上的尺寸。
[0013]所述的多個(gè)感測(cè)電路元排列成一個(gè)第一陣列，所述的多個(gè)感測(cè)電極元排列成一個(gè)第二陣列，所述第一陣列及所述第二陣列具有互相垂直的X軸及Y軸，所述第一陣列在所述X軸上的尺寸等于所述第二陣列在所述X軸上的尺寸，所述第一陣列在所述Y軸上的尺寸小于或等于所述第二陣列在所述Y軸上的尺寸。
[0014]所述的復(fù)合基板感測(cè)裝置，還包括一裝置保護(hù)層，位于所述絕緣層組及所述的多個(gè)感測(cè)電極元上，所述裝置保護(hù)層直接或間接與所述物體接觸。
[0015]所述的多個(gè)感測(cè)電極元分布于所述第一基板感測(cè)芯片與所述第二基板的上方，以使所述第一基板感測(cè)芯片的面積最小化，而沒(méi)有犧牲所述復(fù)合基板感測(cè)裝置的一物理感測(cè)面積。
[0016]所述的復(fù)合基板感測(cè)裝置，還包括一分隔導(dǎo)電層，設(shè)置于所述感測(cè)電極元與所述感測(cè)電路元之間，并親接至一固定電位，用于遮蔽所述感測(cè)電極元與所述感測(cè)電路元免于互相干擾。
[0017]所述的復(fù)合基板感測(cè)裝置，還包括:
[0018]—電場(chǎng)發(fā)射元，位于所述絕緣層組的所述上表面上，并位于所述的多個(gè)感測(cè)電極元所組成的一陣列的外部，所述電場(chǎng)發(fā)射元耦接至一信號(hào)源以產(chǎn)生電場(chǎng)。
[0019]所述的復(fù)合基板感測(cè)裝置，還包括一覆蓋板，覆蓋所述的多個(gè)電場(chǎng)發(fā)射元。
[0020]本發(fā)明也提供一種復(fù)合基板感測(cè)裝置的制造方法，包括以下步驟:(a)提供一第一基板感測(cè)芯片，第一基板感測(cè)芯片具有一上表面、一下表面、多個(gè)連接至上表面及下表面的側(cè)面及多個(gè)位于上表面下方的感測(cè)電路元；(b)提供一第二基板，包圍第一基板感測(cè)芯片的這些側(cè)面；(C)在第二基板的一上表面及第一基板感測(cè)芯片的上表面上方形成一個(gè)包括多個(gè)絕緣層的絕緣層組以及多條位于絕緣層組中的導(dǎo)線；以及(d)在絕緣層組的一上表面形成多個(gè)感測(cè)電極元，這些感測(cè)電極元通過(guò)這些多條導(dǎo)線電連接至這些感測(cè)電路元，使這些感測(cè)電路元通過(guò)這些感測(cè)電極元及這些導(dǎo)線感測(cè)一靠近物體的電場(chǎng)變化。
[0021]所述步驟(b)包括:
[0022](bl)灌注所述第二基板包圍所述第一基板感測(cè)芯片的所述的多個(gè)側(cè)面、所述上表面及所述下表面；以及
[0023](b2)執(zhí)行回磨以移除位于所述第一基板感測(cè)芯片的所述上表面上方的所述第二基板。
[0024]所述步驟(b)被執(zhí)行，以移除位于所述第一基板感測(cè)芯片的一芯片保護(hù)層，直到露出所述感測(cè)電路元的一傳輸電極為止。
[0025]所述的制造方法，還包括以下步驟:
[0026](e)在所述絕緣層組及所述的多個(gè)感測(cè)電極元上形成一裝置保護(hù)層，所述裝置保護(hù)層與所述物體直接或間接接觸。
[0027]所述步驟(b)包括:
[0028]在所述第二基板形成一凹槽；以及
[0029]將所述第一基板感測(cè)芯片置入于所述凹槽中。
[0030]所述的制造方法，還包括以下步驟:
[0031]在所述絕緣層組的所述上表面上形成一電場(chǎng)發(fā)射元，位于所述的多個(gè)感測(cè)電極元所組成的一陣列的外部，其中所述電場(chǎng)發(fā)射元耦接至一信號(hào)源以產(chǎn)生電場(chǎng)。
[0032]本發(fā)明的有益效果是:通過(guò)本發(fā)明的裝置及方法，可以利用小面積的感測(cè)芯片制作出適合于感測(cè)手指指紋的復(fù)合基板感測(cè)裝置。因此，可以降低指紋感測(cè)裝置的制造成本。
[0033]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附附圖，作詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0034]圖1顯示依據(jù)本發(fā)明第一實(shí)施例的復(fù)合基板感測(cè)裝置的剖面示意圖。
[0035]圖2顯示依據(jù)本發(fā)明第一實(shí)施例的感測(cè)電路元的示意圖。
[0036]圖3顯示依據(jù)本發(fā)明第二實(shí)施例的前視示意圖。
[0037]圖4顯示依據(jù)本發(fā)明第二實(shí)施例的俯視示意圖。
[0038]圖5顯示依據(jù)本發(fā)明第三實(shí)施例的前視示意圖。
[0039]圖6顯示依據(jù)本發(fā)明第四實(shí)施例的俯視示意圖。
[0040]圖7A與圖7B顯示依據(jù)本發(fā)明第五實(shí)施例的兩個(gè)例子的前視示意圖。
[0041]圖8至圖9顯示第一實(shí)施例的制造方法的各步驟的剖面示意圖。
[0042]圖10顯示第一實(shí)施例的制造方法的另一例子的剖面示意圖。
[0043]圖11顯示依據(jù)本發(fā)明第六實(shí)施例的前視示意圖。
[0044]附圖標(biāo)號(hào):Al:第一陣列;A2:第二陣列;F:手指;PCP:實(shí)體共平面;VCP:虛擬共平面;10:第一基板感測(cè)芯片；10A:芯片保護(hù)層；11:上表面;12:下表面;13:側(cè)面;15:感測(cè)電路元；15A:傳輸電極；15B:感測(cè)電路元實(shí)體部分;20:第二基板/模塑料層；20C:凹槽;21:上表面;30:感測(cè)電極元；35:第二感測(cè)電極元;40:導(dǎo)線；45:第二導(dǎo)線；50:第二基板感測(cè)芯片；51:上表面;52:下表面;53:側(cè)面；55:第二感測(cè)電路元;60:裝置保護(hù)層；70:絕緣層組；71、72、73:絕緣層;75:上表面;80:分隔導(dǎo)電層;90:電場(chǎng)發(fā)射元;92:信號(hào)源;95:覆蓋板；100:復(fù)合基板感測(cè)裝置。
【具體實(shí)施方式】
[0045]本發(fā)明的實(shí)施例利用埋植感測(cè)芯片(可以視為第一基板)于一第二基板中，所述第二基板在本實(shí)施例中可以為一種模塑料，而結(jié)合成組合體后(所述組合體可以稱為復(fù)合基板)，對(duì)組合體進(jìn)行布線及電極的形成，以形成復(fù)合基板式電場(chǎng)陣列感測(cè)裝置，其可以例如應(yīng)用于指紋感測(cè)裝置及任何感測(cè)靠近物體的電場(chǎng)變化的裝置。在本發(fā)明中，所述第二基板可以不限定于模塑料，也可以是任意的例如半導(dǎo)體及絕緣特性的基板，例如玻璃基板等等。如此一來(lái)，感測(cè)芯片與感測(cè)電極元是在不同的制造工藝中形成。在不改變感測(cè)電極元陣列的尺寸的情況下，感測(cè)芯片可以有效被縮小，藉此可以降低生產(chǎn)成本。再者，多個(gè)感測(cè)芯片可以通過(guò)本發(fā)明實(shí)施例的技術(shù)被整合在一起，以符合各種不同的需求。
[0046]圖1顯示依據(jù)本發(fā)明第一實(shí)施例的復(fù)合基板感測(cè)裝置100的剖面示意圖。
[0047]如圖1所示，本實(shí)施例的復(fù)合基板感測(cè)裝置100包括一第一基板感測(cè)芯片10、一第二基板(模塑料層)20、一絕緣層組70、多個(gè)感測(cè)電極元30以及多條導(dǎo)線40。
[0048]第一基板感測(cè)芯片10具有一上表面11、一下表面12、多個(gè)連接至上表面11及下表面12的側(cè)面13及多個(gè)位于所述上表面11下方的感測(cè)電路元15。
[0049]第一基板感測(cè)芯片10是被埋植于第二基板20中，在此第二基板20是一模塑料層20，包圍第一基板感測(cè)芯片10的這些側(cè)面13。絕緣層組70包括多個(gè)絕緣層(譬如是絕緣層71、72、73)，位于模塑料層20的一上表面21及第一基板感測(cè)芯片10的上表面11上，模塑料層20的上表面21與第一基板感測(cè)芯片10的上表面11位于一個(gè)虛擬共平面VCP上。
[0050]多個(gè)感測(cè)電極元30位于絕緣層組70的一上表面75，絕緣層組70的上表面75位于一個(gè)實(shí)體共平面PCP上，虛擬共平面VCP實(shí)質(zhì)上平行于實(shí)體共平面PCP，并與實(shí)體共平面PCP隔開(kāi)一段距離，此段距離是絕緣層組70的垂直距離。在本實(shí)施例中，這些感測(cè)電極元30平均分布于第一基板感測(cè)芯片10與第二基板20的上方，以使第一基板感測(cè)芯片10的面積最小化，而沒(méi)有犧牲復(fù)合基板感測(cè)裝置100的一物理感測(cè)面積(外露成與手指接觸的面積)。在另一實(shí)施例中，這些感測(cè)電極元30是不平均分布于第一基板感測(cè)芯片10與第二基板20的上方。在又另一實(shí)施例中，這些感測(cè)電極元30僅位于第二基板20的上方，而沒(méi)有在第一基板感測(cè)芯片10的正上方。
[0051 ]多條導(dǎo)線40形成于絕緣層組70中，分別將這些感測(cè)電極元30電連接至這些感測(cè)電路元15，使這些感測(cè)電路元15通過(guò)這些感測(cè)電極元30及這些導(dǎo)線40感測(cè)一靠近物體的電場(chǎng)變化。在本實(shí)施例中是以感測(cè)一手指F的指紋作為非限制例子作說(shuō)明，因?yàn)橥ㄟ^(guò)電場(chǎng)變化可以計(jì)算出手指F的紋峰或紋谷與此感測(cè)電極元的距離，藉此可獲得感測(cè)電極元30與手指F的紋峰或紋谷之間的距離的信息。
[0052]在本實(shí)施例中，多個(gè)感測(cè)電路元15組成一感測(cè)電路元陣列，多條導(dǎo)線40及感測(cè)電極元30具有相同數(shù)目，且是一對(duì)一地對(duì)應(yīng)。在其他實(shí)施例中，一個(gè)感測(cè)電路元15可以對(duì)應(yīng)于多條導(dǎo)線及多個(gè)感測(cè)電極元，使得感測(cè)電路元15的數(shù)量及第一基板感測(cè)芯片的面積可以更加縮小;或一個(gè)感測(cè)電路元15可以對(duì)應(yīng)于多條導(dǎo)線及一個(gè)感測(cè)電極元，避免失效的導(dǎo)線影響到產(chǎn)品的良率。
[0053]此外，復(fù)合基板感測(cè)裝置100可以還包括一裝置保護(hù)層60，位于絕緣層組70及這些感測(cè)電極元30上，裝置保護(hù)層60與手指F直接或間接接觸，可以保護(hù)感測(cè)電極元30。由于第一基板感測(cè)芯片10與模塑料層20當(dāng)作兩個(gè)基板，所以將本實(shí)施例稱為復(fù)合基板感測(cè)裝置100。感測(cè)電極元30與導(dǎo)線40都是位于第一基板感測(cè)芯片10與模塑料層20上方，亦即，將感測(cè)電極元30、導(dǎo)線40與感測(cè)電路元15正投影于虛擬共平面VCP或?qū)嶓w共平面PCP時(shí)，導(dǎo)線40的涵蓋范圍涵蓋了感測(cè)電路元15的涵蓋范圍，以及/或感測(cè)電極元30的涵蓋范圍涵蓋了感測(cè)電路元15的涵蓋范圍。
[0054]圖2顯示依據(jù)本發(fā)明第一實(shí)施例的感測(cè)電路元15的示意圖。如圖2所示，感測(cè)電路元包括一傳輸電極15A及一個(gè)電連接至傳輸電極15A的感測(cè)電路元實(shí)體部分15B，傳輸電極15A與導(dǎo)線40電連接，當(dāng)作一個(gè)信號(hào)傳輸使用。在一例子中，感測(cè)電路元實(shí)體部分15B可以包括部分或全部的前端感測(cè)電路、模擬數(shù)字轉(zhuǎn)換電路、增益放大電路、運(yùn)算放大器等電路。值得注意的是，感測(cè)電路元15在尚未與第二基板(模塑料層)20結(jié)合時(shí)，傳輸電極15A的上面可以覆蓋有一芯片保護(hù)層10A，因?yàn)榭梢栽谕黄现谱鞒龆鄠€(gè)第一基板感測(cè)芯片10后進(jìn)行切割及封裝，因此，芯片保護(hù)層1A可以保護(hù)傳輸電極15A。
[0055]在本實(shí)施例中，絕緣層組70是由三個(gè)絕緣層所組成。在其他實(shí)施例中，絕緣層組70可以由四個(gè)或更多絕緣層所組成，這取決于導(dǎo)線40布局的困難度。當(dāng)感測(cè)電路元15的水平方向的面積與感測(cè)電極元30的水平方向的面積的比例越小時(shí)，所需的絕緣層的數(shù)目越多。
[0056]圖3顯示依據(jù)本發(fā)明第二實(shí)施例的前視示意圖。圖4顯示依據(jù)本發(fā)明第二實(shí)施例的俯視示意圖。如圖3與圖4所示，這些感測(cè)電路元15排列成一個(gè)第一陣列Al，這些感測(cè)電極元30排列成一個(gè)第二陣列A2，第一陣列Al及第二陣列A2具有互相垂直的X軸及Y軸，第一陣列Al在X軸上的尺寸小于或等于第二陣列A2在X軸上的尺寸，第一陣列Al在Y軸上的尺寸小于或等于第二陣列A2在Y軸上的尺寸。亦即，導(dǎo)線40是從感測(cè)電路元15到感測(cè)電極元30是作一維或二維的外擴(kuò)。
[0057]圖5顯示依據(jù)本發(fā)明第三實(shí)施例的前視示意圖。如圖5所示，本實(shí)施例的復(fù)合基板感測(cè)裝置100類似于第一實(shí)施例，不同的處在于還包括一第二基板感測(cè)芯片50、多個(gè)第二感測(cè)電極元35以及多條第二導(dǎo)線45。
[0058]第二基板感測(cè)芯片50具有一上表面51、一下表面52、多個(gè)連接至上表面51及下表面52的側(cè)面53及多個(gè)位于第二基板感測(cè)芯片50的上表面11的下方的第二感測(cè)電路元55，模塑料層20包圍第二基板感測(cè)芯片50的這些側(cè)面53，絕緣層組70位于模塑料層20的上表面21、第一基板感測(cè)芯片10的上表面11及第二基板感測(cè)芯片50的上表面51上。多個(gè)第二感測(cè)電極元35位于絕緣層組70的上表面75及第二基板感測(cè)芯片50的上表面11上。多條第二導(dǎo)線45形成于絕緣層組70中，分別將這些第二感測(cè)電極元35電連接至這些第二感測(cè)電路元55，使這些第二感測(cè)電路元55通過(guò)這些第二感測(cè)電極元35及這些第二導(dǎo)線45，配合感測(cè)電路元15來(lái)感測(cè)手指F的指紋。
[0059]在本實(shí)施例中，第二基板感測(cè)芯片50與第一基板感測(cè)芯片10可以具有相同功能、尺寸，并且第二基板感測(cè)芯片50與第一基板感測(cè)芯片10是實(shí)際電連接的(圖中未式)，例如通過(guò)電源供應(yīng)或者同步的時(shí)脈(clock)來(lái)電連接，并且也可以將其中一者的數(shù)據(jù)傳輸?shù)搅硪徽?，再由另一者將合并的?shù)據(jù)傳送到外界，種種不同的設(shè)計(jì)可以視為是獨(dú)立芯片間的系統(tǒng)設(shè)計(jì)及數(shù)據(jù)傳輸，然而本發(fā)明的最大特色卻是藉此以最少的芯片面積，整合出最大的物理感測(cè)面積。如此一來(lái)，感測(cè)芯片可以被大量生產(chǎn)，當(dāng)作標(biāo)準(zhǔn)的感測(cè)芯片使用，當(dāng)設(shè)計(jì)者需要多個(gè)感測(cè)芯片以完成復(fù)合基板感測(cè)裝置時(shí)，可以使用多個(gè)感測(cè)芯片。在其他實(shí)施例中，第二基板感測(cè)芯片50與第一基板感測(cè)芯片10可以具有不同功能、尺寸，當(dāng)作兩個(gè)標(biāo)準(zhǔn)元件，由設(shè)計(jì)者選用。值得注意的是，在第二基板感測(cè)芯片50與第一基板感測(cè)芯片10中，不一定所有感測(cè)電路元都需要連接至感測(cè)電極元，以符合設(shè)計(jì)者的需求。
[0060]圖6顯示依據(jù)本發(fā)明第四實(shí)施例的俯視示意圖。如圖6所示，本實(shí)施例類似于第二實(shí)施例，不同的處在于導(dǎo)線40是從感測(cè)電路元15到感測(cè)電極元30是作一維的外擴(kuò)，也就是僅沿著Y軸方向外擴(kuò)。因此，第一陣列Al在X軸上的尺寸實(shí)質(zhì)上等于第二陣列A2在X軸上的尺寸，第一陣列Al在Y軸上的尺寸小于第二陣列A2在Y軸上的尺寸。這樣的好處是可以將感測(cè)電路元15制作成長(zhǎng)條形，且僅作一維的外擴(kuò)的布線會(huì)有簡(jiǎn)便的效果。綜合圖4及圖6，本發(fā)明具有的另一特征為電極感測(cè)元是被依設(shè)計(jì)分布于第一及第二基板上方，以得到最小的感測(cè)芯片以及最小的感測(cè)裝置的幾何面積，卻沒(méi)有犧牲物理感測(cè)面積。當(dāng)然本實(shí)施例的精神也可以包括感測(cè)電極元僅位于第二基板上方。并且，本發(fā)明的電極感測(cè)元，是以垂直感測(cè)的方式，以感測(cè)靠近物體的電場(chǎng)變化，其優(yōu)點(diǎn)是即使靠近物體與電極感測(cè)元間有一定距離，仍然可以靈敏的檢測(cè)，這樣的設(shè)計(jì)也有別于一種傳統(tǒng)的側(cè)向電場(chǎng)感測(cè)方式(例如觸控面板投射式電容設(shè)計(jì))，這種垂直式電場(chǎng)感測(cè)的設(shè)計(jì)例如可以將此感測(cè)裝置設(shè)置于例如手機(jī)屏幕玻璃或者背蓋的下方，形成一種隱藏式的設(shè)計(jì)。
[0061 ]圖7A與圖7B顯示依據(jù)本發(fā)明第五實(shí)施例的兩個(gè)例子的前視示意圖。如圖7A所示，本實(shí)施例類似于第三實(shí)施例，不同之處在于復(fù)合基板感測(cè)裝置還包括兩個(gè)分隔導(dǎo)電層80，設(shè)置于感測(cè)電極元30與感測(cè)電路元15之間，并耦接至一固定電位(例如可以是5V，3.3V或接地電位)，用于遮蔽感測(cè)電極元30與感測(cè)電路元15免于互相干擾。分隔導(dǎo)電層80處于同一平面。值得注意的是，分隔導(dǎo)電層80與導(dǎo)線40及45并無(wú)電連接，且只要有一個(gè)分隔導(dǎo)電層80即可達(dá)成遮蔽的效果。如圖7B中所示，此例子類似于圖7A，不同之處在于分隔導(dǎo)電層80是分別位于兩個(gè)不同平面，且在正投影于水平面時(shí)可以是部分重疊或完全不重疊。
[0062]圖8至圖9顯示第一實(shí)施例的制造方法的各步驟的剖面示意圖。復(fù)合基板感測(cè)裝置100的制造方法包括以下步驟。首先，如圖8所示，提供第一基板感測(cè)芯片10，第一基板感測(cè)芯片10具有上表面11、下表面12、多個(gè)連接至上表面11及下表面12的側(cè)面13及多個(gè)位于上表面11下方的感測(cè)電路元15。第一基板感測(cè)芯片10譬如是由硅晶片通過(guò)半導(dǎo)體制造工藝來(lái)制作完成。第一基板感測(cè)芯片10上面可以具有上述的芯片保護(hù)層10A，當(dāng)然在其他例子中也可以沒(méi)有芯片保護(hù)層10A。
[0063]然后，提供模塑料層20，包圍第一基板感測(cè)芯片10的這些側(cè)面13。模塑料層20也覆蓋住第一基板感測(cè)芯片10以及芯片保護(hù)層10A。細(xì)節(jié)說(shuō)明如下。首先，將第一基板感測(cè)芯片10放入一個(gè)模具(未顯示)中，灌注模塑料層20包圍第一基板感測(cè)芯片10的這些側(cè)面13、上表面11及下表面12，如圖8所示。然后，執(zhí)行回磨以移除位于第一基板感測(cè)芯片10的上表面11上方的模塑料層20，露出感測(cè)電路元15，特別是露出感測(cè)電路元15的傳輸電極15A，如圖9與圖2所示。亦即執(zhí)行回磨步驟以移除位于第一基板感測(cè)芯片10的芯片保護(hù)層10A，直到露出感測(cè)電路元15的傳輸電極15A為止。當(dāng)然移除動(dòng)作也可以停止于芯片保護(hù)層10A，傳輸電極15A可以通過(guò)一般的光刻技術(shù)予以裸露。
[0064]接著，如圖1所示，在模塑料層20的上表面21及第一基板感測(cè)芯片10的上表面11上方形成一個(gè)包括多個(gè)絕緣層71、72、73的絕緣層組70以及多條位于絕緣層組70中的導(dǎo)線40。導(dǎo)線40及絕緣層71、72、73可以通過(guò)包括但不限于電鍍、刻蝕、沉積等制造工藝來(lái)完成，特別是相容于半導(dǎo)體制造工藝的配線形成制造工藝。由于本領(lǐng)域具有通常知識(shí)者可以輕易理解到如何實(shí)施此種技術(shù)，故在此不再贅述。
[0065]接著，如圖1所示，在絕緣層組70的上表面75形成多個(gè)感測(cè)電極元30，這些感測(cè)電極元30通過(guò)這些多條導(dǎo)線40電連接至這些感測(cè)電路元15。如此，這些感測(cè)電路元15可以通過(guò)這些感測(cè)電極元30及這些導(dǎo)線40感測(cè)手指F的指紋。當(dāng)然，可以在絕緣層組70及這些感測(cè)電極元30上形成一裝置保護(hù)層60，裝置保護(hù)層60與手指F直接或間接接觸。裝置保護(hù)層60較佳是由高介電系數(shù)的耐磨材料所組成。
[0066]當(dāng)然上述的制造流程為了熟悉所述技藝者可以實(shí)施而據(jù)以說(shuō)明，本發(fā)明的精神不限于此，譬如，圖10顯示第一實(shí)施例的制造方法的另一例子的剖面示意圖。第二基板20也可以是任意的基板，例如半導(dǎo)體及絕緣特性的例如玻璃基板等等，其制作流程可以先在第二基板20定義相同或略大于第一基板感測(cè)芯片10的幾何尺寸凹槽20C，并將第一基板感測(cè)芯片10埋植于第二基板20中，并通過(guò)圖8至9的流程予以整合，以制作絕緣層組70，所述多個(gè)導(dǎo)線40、感測(cè)電極元30陣列以及裝置保護(hù)層60。值得注意的是，圖10的凹槽20C沒(méi)有貫通第二基板20，故可在植入第一基板感測(cè)芯片10后，施以研磨來(lái)去除第二基板20的底層部分，以獲得如圖9所示的結(jié)構(gòu)。當(dāng)然，也可以直接提供貫通第二基板20的凹槽20C，然后將第一基板感測(cè)芯片10植入第二基板20中，以獲得如圖9所示的結(jié)構(gòu)?；蛘?，第二基板20的底層部分也可不必被移除。
[0067]圖11顯示依據(jù)本發(fā)明第六實(shí)施例的前視示意圖。如圖11所示，本實(shí)施例類似于第一實(shí)施例，不同之處在于復(fù)合基板感測(cè)裝置還包括一電場(chǎng)發(fā)射元90，位于絕緣層組70的上表面75上，并位于這些感測(cè)電極元30所組成的一陣列的外部(譬如是形成為一個(gè)矩形環(huán))，電場(chǎng)發(fā)射元90耦接至一信號(hào)源92以產(chǎn)生電場(chǎng)，當(dāng)然信號(hào)源可以為一整合于第一基板感測(cè)芯片的一集成電路，或者為另一獨(dú)立的電路芯片或模塊。在此實(shí)施例中，裝置保護(hù)層60位于絕緣層組70、這些感測(cè)電極元30及電場(chǎng)發(fā)射元90上。電場(chǎng)發(fā)射元90可以與感測(cè)電極元30在同一道制造工藝中同時(shí)形成，然后在絕緣層組70、這些感測(cè)電極元30及電場(chǎng)發(fā)射元90上形成裝置保護(hù)層60。此外，復(fù)合基板感測(cè)裝置可以是屬于一個(gè)電子設(shè)備(譬如移動(dòng)電話、平板電腦等)的一部分，所以還包括一覆蓋板95，覆蓋裝置保護(hù)層60，使手指通過(guò)覆蓋板95與裝置保護(hù)層60接觸。裝置保護(hù)層60可以通過(guò)粘膠(未顯示)粘著至覆蓋板95。在一例子中，覆蓋板95為移動(dòng)電話的觸控屏幕的最外層，其材料可以是玻璃、藍(lán)寶石。藉此，可以制作出隱藏式的感測(cè)裝置，為電子設(shè)備提供美麗無(wú)缺陷的外觀，但不影響感測(cè)功能。在又另一例子中，所制造出復(fù)合基板感測(cè)裝置不包括裝置保護(hù)層，而是在要與覆蓋板95貼合時(shí)，利用粘膠當(dāng)作裝置保護(hù)層60，將覆蓋板95貼合于電場(chǎng)發(fā)射元90上，使覆蓋板95覆蓋電場(chǎng)發(fā)射元90。在又另一例子中，所有的感測(cè)電極元30都排列在第一基板感測(cè)芯片10的上方，而電場(chǎng)發(fā)射元90位于第二基板20的上方，達(dá)到區(qū)隔管理的功能。這是因?yàn)殡妶?chǎng)發(fā)射元90的運(yùn)作需要快速脈沖(clock)的切換，類似于是數(shù)字電路的模式，而感測(cè)電極元30的運(yùn)作是屬于模擬感測(cè)電路的模式，而模擬電路的運(yùn)作是很怕數(shù)字電路的干擾，所以通過(guò)本區(qū)隔管理的配置，可以達(dá)到避免干擾的功效。
[0068]通過(guò)本發(fā)明的上述實(shí)施例，可以利用小面積的感測(cè)芯片制作出適合于感測(cè)手指指紋的復(fù)合基板感測(cè)裝置。因此，可以降低指紋感測(cè)裝置的制造成本。
[0069]在較佳實(shí)施例的詳細(xì)說(shuō)明中所提出的具體實(shí)施例僅方便說(shuō)明本發(fā)明的技術(shù)內(nèi)容，而非將本發(fā)明狹義地限制于上述實(shí)施例，在不超出本發(fā)明的精神及以下申請(qǐng)專利范圍的情況，所做的種種變化實(shí)施，皆屬于本發(fā)明的范圍。
【主權(quán)項(xiàng)】
1.一種復(fù)合基板感測(cè)裝置，其特征在于，它包括: 一第一基板感測(cè)芯片，具有一上表面、一下表面、多個(gè)連接至所述上表面及所述下表面的側(cè)面及多個(gè)位于所述上表面下方的感測(cè)電路元； 一第二基板，包圍所述第一基板感測(cè)芯片的所述的多個(gè)側(cè)面； 一絕緣層組，包括多個(gè)絕緣層，位于所述第二基板的一上表面及所述第一基板感測(cè)芯片的所述上表面上，所述第二基板的所述上表面與所述第一基板感測(cè)芯片的所述上表面位于一個(gè)虛擬共平面上； 多個(gè)感測(cè)電極元，位于所述絕緣層組的一上表面，所述絕緣層組的所述上表面位于一個(gè)實(shí)體共平面上，所述虛擬共平面平行于所述實(shí)體共平面；以及 多條導(dǎo)線，形成于所述絕緣層組中，分別將所述的多個(gè)感測(cè)電極元電連接至所述的多個(gè)感測(cè)電路元，使所述的多個(gè)感測(cè)電路元通過(guò)所述的多個(gè)感測(cè)電極元及所述的多個(gè)導(dǎo)線感測(cè)一靠近物體的電場(chǎng)變化。2.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，還包括: 一第二基板感測(cè)芯片，具有一上表面、一下表面、多個(gè)連接至所述上表面及所述下表面的側(cè)面及多個(gè)位于所述第二基板感測(cè)芯片的所述上表面的下方的第二感測(cè)電路元，所述第二基板包圍所述第二基板感測(cè)芯片的所述的多個(gè)側(cè)面，所述絕緣層組位于所述第二基板的所述上表面、所述第一基板感測(cè)芯片的所述上表面及所述第二基板感測(cè)芯片的所述上表面上； 多個(gè)第二感測(cè)電極元，位于所述絕緣層組的所述上表面及所述第二基板感測(cè)芯片的所述上表面上；以及 多條第二導(dǎo)線，形成于所述絕緣層組中，分別將所述的多個(gè)第二感測(cè)電極元電連接至所述的多個(gè)第二感測(cè)電路元，使所述的多個(gè)第二感測(cè)電路元通過(guò)所述的多個(gè)第二感測(cè)電極元及所述的多個(gè)第二導(dǎo)線，配合所述感測(cè)電路元來(lái)感測(cè)所述靠近物體的電場(chǎng)變化。3.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，所述絕緣層組包括三個(gè)絕緣層。4.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，所述的多個(gè)感測(cè)電路元排列成一個(gè)第一陣列，所述的多個(gè)感測(cè)電極元排列成一個(gè)第二陣列，所述第一陣列及所述第二陣列具有互相垂直的X軸及Y軸，所述第一陣列在所述X軸上的尺寸小于或等于所述第二陣列在所述X軸上的尺寸，所述第一陣列在所述Y軸上的尺寸小于或等于所述第二陣列在所述Y軸上的尺寸。5.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，所述的多個(gè)感測(cè)電路元排列成一個(gè)第一陣列，所述的多個(gè)感測(cè)電極元排列成一個(gè)第二陣列，所述第一陣列及所述第二陣列具有互相垂直的X軸及Y軸，所述第一陣列在所述X軸上的尺寸等于所述第二陣列在所述X軸上的尺寸，所述第一陣列在所述Y軸上的尺寸小于或等于所述第二陣列在所述Y軸上的尺寸。6.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，還包括一裝置保護(hù)層，位于所述絕緣層組及所述的多個(gè)感測(cè)電極元上，所述裝置保護(hù)層直接或間接與所述物體接觸。7.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，所述的多個(gè)感測(cè)電極元分布于所述第一基板感測(cè)芯片與所述第二基板的上方，以使所述第一基板感測(cè)芯片的面積最小化，而沒(méi)有犧牲所述復(fù)合基板感測(cè)裝置的一物理感測(cè)面積。8.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，還包括一分隔導(dǎo)電層，設(shè)置于所述感測(cè)電極元與所述感測(cè)電路元之間，并親接至一固定電位，用于遮蔽所述感測(cè)電極元與所述感測(cè)電路元免于互相干擾。9.如權(quán)利要求1所述的復(fù)合基板感測(cè)裝置，其特征在于，還包括: 一電場(chǎng)發(fā)射元，位于所述絕緣層組的所述上表面上，并位于所述的多個(gè)感測(cè)電極元所組成的一陣列的外部，所述電場(chǎng)發(fā)射元耦接至一信號(hào)源以產(chǎn)生電場(chǎng)。10.如權(quán)利要求9所述的復(fù)合基板感測(cè)裝置，其特征在于，還包括一覆蓋板，覆蓋所述的多個(gè)電場(chǎng)發(fā)射元。11.一種復(fù)合基板感測(cè)裝置的制造方法，其特征在于，包括以下步驟: (a)提供一第一基板感測(cè)芯片，所述第一基板感測(cè)芯片具有一上表面、一下表面、多個(gè)連接至所述上表面及所述下表面的側(cè)面及多個(gè)位于所述上表面下方的感測(cè)電路元； (b)提供一第二基板，包圍所述第一基板感測(cè)芯片的所述的多個(gè)側(cè)面； (C)在所述第二基板的一上表面及所述第一基板感測(cè)芯片的所述上表面上方形成一個(gè)包括多個(gè)絕緣層的絕緣層組以及多條位于所述絕緣層組中的導(dǎo)線；以及 (d)在所述絕緣層組的一上表面形成多個(gè)感測(cè)電極元，所述的多個(gè)感測(cè)電極元通過(guò)所述的多個(gè)多條導(dǎo)線電連接至所述的多個(gè)感測(cè)電路元，使所述的多個(gè)感測(cè)電路元通過(guò)所述的多個(gè)感測(cè)電極元及所述的多個(gè)導(dǎo)線感測(cè)一靠近物體的電場(chǎng)變化。12.如權(quán)利要求11所述的制造方法，其特征在于，所述步驟(b)包括: (bl)灌注所述第二基板包圍所述第一基板感測(cè)芯片的所述的多個(gè)側(cè)面、所述上表面及所述下表面；以及 (b2)執(zhí)行回磨以移除位于所述第一基板感測(cè)芯片的所述上表面上方的所述第二基板。13.如權(quán)利要求12所述的制造方法，其特征在于，所述步驟(b)被執(zhí)行，以移除位于所述第一基板感測(cè)芯片的一芯片保護(hù)層，直到露出所述感測(cè)電路元的一傳輸電極為止。14.如權(quán)利要求11所述的制造方法，其特征在于，還包括以下步驟: (e)在所述絕緣層組及所述的多個(gè)感測(cè)電極元上形成一裝置保護(hù)層，所述裝置保護(hù)層與所述物體直接或間接接觸。15.如權(quán)利要求11所述的制造方法，其特征在于，所述步驟(b)包括: 在所述第二基板形成一凹槽；以及 將所述第一基板感測(cè)芯片置入于所述凹槽中。16.如權(quán)利要求11所述的制造方法，其特征在于，還包括以下步驟: 在所述絕緣層組的所述上表面上形成一電場(chǎng)發(fā)射元，位于所述的多個(gè)感測(cè)電極元所組成的一陣列的外部，其中所述電場(chǎng)發(fā)射元耦接至一信號(hào)源以產(chǎn)生電場(chǎng)。
【文檔編號(hào)】G06K9/00GK106056032SQ201610145154
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年3月15日 公開(kāi)號(hào)201610145154.9, CN 106056032 A, CN 106056032A, CN 201610145154, CN-A-106056032, CN106056032 A, CN106056032A, CN201610145154, CN201610145154.9
【發(fā)明人】吳憲明
【申請(qǐng)人】李美燕