專利名稱：顯示裝置以及移動終端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示裝置的顯示動作所用的定時信號。
背景技術(shù)：
已知有這樣一種顯示裝置，該顯示裝置在各像素中具有存儲電路(以下稱之為像 素存儲器)，使該像素存儲器存儲圖像數(shù)據(jù)，從而不需要從外部持續(xù)地提供圖像數(shù)據(jù)，而能 以低功耗顯示靜止圖像。削減的功耗包括以下兩部分，其中一部分是由于一旦寫入了圖像 數(shù)據(jù)后，不需要用圖像數(shù)據(jù)對用于提供圖像數(shù)據(jù)給像素的數(shù)據(jù)信號線進(jìn)行充放電，因此削 減了伴隨該充放電產(chǎn)生的功耗，另一部分是由于一旦寫入了圖像數(shù)據(jù)后，不需要從面板外 部向驅(qū)動器傳輸圖像數(shù)據(jù)，因此削減了伴隨該傳輸產(chǎn)生的功耗。作為像素存儲器，正在開發(fā)SRAM型的像素存儲器、DRAM型的像素存儲器。由于該 顯示裝置中的像素電壓是數(shù)字電壓，因此不易引起串?dāng)_，顯示質(zhì)量也很好。圖14中，示出專利文獻(xiàn)1所記載的具有上述像素存儲器的顯示裝置的結(jié)構(gòu)。該顯示裝置包括X地址掃描線驅(qū)動器18、數(shù)字?jǐn)?shù)據(jù)驅(qū)動器19、以及模擬數(shù)據(jù)驅(qū)動 器20，能夠分別使用數(shù)字?jǐn)?shù)據(jù)圖像顯示模式和模擬數(shù)據(jù)圖像顯示模式。若對數(shù)字?jǐn)?shù)據(jù)圖像顯示模式進(jìn)行說明，則選擇寫入圖像數(shù)據(jù)的像素所連接的X地 址信號線4-η (η為自然數(shù))，從對應(yīng)的第一顯示控制線l-η將數(shù)字?jǐn)?shù)據(jù)信號經(jīng)由該像素的第 一開關(guān)元件8，寫入由NAND電路11及時鐘反相器13構(gòu)成的數(shù)字存儲元件100。此時，經(jīng)由 顯示模式控制線15，激活數(shù)字存儲元件100。數(shù)字存儲元件100的輸入與第二開關(guān)元件9連接，且其輸出與第三開關(guān)元件10連 接。因而，根據(jù)數(shù)字?jǐn)?shù)據(jù)信號的高電平/低電平，第二開關(guān)元件9或第三開關(guān)元件10的某 一方導(dǎo)通。向第二顯示控制線2-η及第三顯示控制線3的其中一方提供白顯示基準(zhǔn)電壓， 向另一方提供黑顯示基準(zhǔn)電壓，向液晶單元6施加由第二開關(guān)元件9或第三開關(guān)元件10中 導(dǎo)通一方的開關(guān)元件所決定的白電壓或黑電壓。在再次導(dǎo)通第一開關(guān)元件8從而寫入新的 數(shù)字?jǐn)?shù)據(jù)信號之前，液晶單元6保持?jǐn)?shù)字存儲元件100存儲的數(shù)字?jǐn)?shù)據(jù)信號所決定的顯示 狀態(tài)。專利文獻(xiàn)1 日本國公開專利公報“特開2003-177717號公報(
公開日2003年6月27日)，，專利文獻(xiàn)2:日本國公開專利公報“特開昭和58-23091號公報(
公開日1983年2月10日)”專利文獻(xiàn)3:日本國公開專利公報“特開2007-286237號公報(
公開日2007年11月1日)”

發(fā)明內(nèi)容
近年來，液晶顯示裝置中顯示數(shù)據(jù)的傳輸接口從信號線數(shù)量多的并行傳輸方式的 數(shù)字RGB方式(RGB接口)向信號線數(shù)量少的高速串行傳輸方式轉(zhuǎn)移。尤其是在移動電話等移動設(shè)備中，為了減少布線數(shù)量，以力圖省略布線的設(shè)置空間及防止布線斷線為目的，串 行傳輸方式正成為重要的技術(shù)。另外，通過進(jìn)行差動傳輸，能實現(xiàn)高速及低功耗的傳輸。在 這種串行傳輸中，在同一總線上傳輸顯示數(shù)據(jù)與控制命令。例如，在對移動設(shè)備的應(yīng)用處理器與周邊裝置的接口即所謂的CPU接口規(guī)定了通 用規(guī)格的MIPI (Mobile Industry Processor Interface 移動行業(yè)處理器接口)標(biāo)準(zhǔn)等中， 將應(yīng)用處理器作為主機(jī)側(cè)來控制周邊裝置的動作。使用控制信號的顯示驅(qū)動裝置中，通常 基于命令控制來指定顯示動作，當(dāng)電源啟動后從主機(jī)側(cè)向顯示驅(qū)動裝置發(fā)送啟動命令時， 隨之開始畫面顯示。圖15中，示出這種在液晶顯示器部具有CPU接口的移動電話中的電路 連接結(jié)構(gòu)的示意圖。移動電話101包括液晶顯示部102、液晶驅(qū)動器103、天線104、RF電路105、基帶 處理器106、以及應(yīng)用處理器107。液晶顯示部102的像素配置成矩陣形狀。通過源極總線SLl至SLn向各像素寫入 數(shù)據(jù)信號。從液晶驅(qū)動器103向源極總線SLl至SLn提供數(shù)據(jù)信號。另外，雖然未圖示，但 為了向像素寫入數(shù)據(jù)信號，從液晶驅(qū)動器103向柵極總線依次提供對多個像素構(gòu)成的各行 進(jìn)行選擇的掃描信號。液晶驅(qū)動器103是由一塊芯片或多塊芯片構(gòu)成的、驅(qū)動液晶顯示部102的顯示的 電路，包括定時發(fā)生器、源極驅(qū)動器、柵極驅(qū)動器、電源電路、存儲器之類的涉及顯示動作的 各電路部。另外，液晶驅(qū)動器103在這里將應(yīng)用處理器107作為主機(jī)，經(jīng)由串行總線I/F BUS 進(jìn)行控制，其內(nèi)部也包含該接口。天線104是移動電話101的收發(fā)用的天線。RF電路105對伴隨收發(fā)產(chǎn)生的高頻信 號進(jìn)行處理?；鶐幚砥?06對經(jīng)RF電路105解調(diào)后的基帶信號進(jìn)行處理，控制未圖示的 通話信號處理電路和數(shù)據(jù)通信處理電路的動作。應(yīng)用處理器107控制所述液晶驅(qū)動器103 和未圖示的對動態(tài)圖像、音樂、游戲等進(jìn)行處理的周邊裝置。圖16中，示出上述液晶驅(qū)動器103的結(jié)構(gòu)例。在液晶驅(qū)動器103內(nèi)，從串行接口總線I/F BUS用串行接口 131接收控制命令及 顯示數(shù)據(jù)，并將控制命令寫入寄存器132。另外，定時發(fā)生器135基于該接收定時，利用其內(nèi) 部具有的振蕩器生成定時信號。基于該定時信號，將顯示數(shù)據(jù)從串行接口 131依次發(fā)送到 移位寄存器133、源極驅(qū)動電路134，并向源極總線SL提供數(shù)據(jù)信號。然而，在具有上述CPU接口的液晶驅(qū)動器中，不是像RGB接口那樣從外部提供垂直 同步信號和水平同步信號，而是基于串行傳輸?shù)目刂泼罴帮@示數(shù)據(jù)，由定時發(fā)生器利用 自由振蕩式的振蕩器重新生成定時信號，來驅(qū)動驅(qū)動器各部和液晶顯示部。具有所述像素 存儲器的像素在顯示靜止圖像時，由于在將顯示數(shù)據(jù)寫入存儲電路后，停止從應(yīng)用處理器 提供數(shù)據(jù)，從而降低功耗，因此，在液晶驅(qū)動器內(nèi)部獨立地生成定時信號十分重要。然而，對于進(jìn)行公共反轉(zhuǎn)驅(qū)動，不能使用RGB接口情況下那樣的垂直同步信號和 水平同步信號，而只能基于定時發(fā)生器所生成的時鐘信號來生成公共反轉(zhuǎn)用的信號，由此 存在以下問題即，在現(xiàn)有的CPU接口方式中，即使只是顯示靜止圖像，為了生成公共反轉(zhuǎn) 用的定時信號，仍需要振蕩器、或用于從外部對生成定時信號進(jìn)行控制的特別的控制端子， 因而存在妨礙液晶驅(qū)動器的電路規(guī)?？s小的問題。本發(fā)明是鑒于上述現(xiàn)有的問題點而完成的，其目的在于實現(xiàn)一種能夠以較小的電
5路規(guī)模生成公共反轉(zhuǎn)用的定時信號的顯示裝置及包括該顯示裝置的移動終端。為了解決上述問題，本發(fā)明的顯示裝置是將圖像數(shù)據(jù)包含在串行數(shù)據(jù)內(nèi)、通過串 行傳輸提供給顯示驅(qū)動器的有源矩陣型顯示裝置，其特征在于，對上述串行數(shù)據(jù)附加指示 公共電極的電壓極性的第一標(biāo)記，上述顯示驅(qū)動器利用上述串行傳輸所用的、與上述串行 數(shù)據(jù)通過不同布線傳輸?shù)拇袝r鐘的定時，從上述串行數(shù)據(jù)中取出上述第一標(biāo)記，進(jìn)行基 于上述串行數(shù)據(jù)的顯示，并且提供極性按照所取出的上述第一標(biāo)記的上述公共電極的電 壓。根據(jù)上述方發(fā)明，顯示驅(qū)動器利用串行時鐘的定時，從串行傳輸?shù)拇袛?shù)據(jù)中取 出第一標(biāo)記，按照第一標(biāo)記決定公共電極的電壓極性并進(jìn)行顯示。從而，由于顯示驅(qū)動器能 通過串行傳輸?shù)闹苯涌刂?，生成公共反轉(zhuǎn)用的定時信號，因此，不需要振蕩器、或用于從外 部對公共反轉(zhuǎn)用的定時信號生成進(jìn)行控制的特別的控制端子。從而，能縮小顯示驅(qū)動器的 電路規(guī)模。如上所述，起到以下效果S卩，可以實現(xiàn)能以較小的電路規(guī)模生成公共反轉(zhuǎn)用的定 時信號的顯示裝置。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，上述像素具備存儲上述顯示 驅(qū)動器所提供的上述圖像數(shù)據(jù)的像素存儲器，在使上述像素存儲器存儲上述圖像數(shù)據(jù)時， 使上述串行數(shù)據(jù)中，包含上述像素存儲器所要存儲的上述圖像數(shù)據(jù)，并且對上述串行數(shù)據(jù) 附加上述第一標(biāo)記，在顯示上述像素存儲器所存儲的上述圖像數(shù)據(jù)時，上述串行數(shù)據(jù)中，包 含未提供給上述像素的虛擬數(shù)據(jù)，而不是上述像素存儲器所要存儲的上述圖像數(shù)據(jù)，并且 對上述串行數(shù)據(jù)附加上述第一標(biāo)記。根據(jù)上述發(fā)明，在顯示像素存儲器所存儲的圖像數(shù)據(jù)時，對未提供給像素的虛擬 數(shù)據(jù)附加第一標(biāo)記，而不對像素存儲器所要存儲的圖像數(shù)據(jù)附加第一標(biāo)記，由此，起到以下 效果即，不用產(chǎn)生向像素提供圖像數(shù)據(jù)的功耗，就能生成公共反轉(zhuǎn)用的定時信號。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，對上述串行數(shù)據(jù)附加表示其 是否包含上述像素存儲器所要存儲的上述圖像數(shù)據(jù)的第二標(biāo)記，上述顯示驅(qū)動器利用上述 串行時鐘的定時，從上述串行數(shù)據(jù)中取出上述第二標(biāo)記，當(dāng)上述第二標(biāo)記表示上述串行數(shù) 據(jù)中包含上述像素存儲器所要存儲的上述圖像數(shù)據(jù)時，從上述串行數(shù)據(jù)中取出上述圖像數(shù) 據(jù)，并將其存儲到上述像素存儲器。根據(jù)上述發(fā)明，由于利用第二標(biāo)記，能了解串行數(shù)據(jù)中包含像素存儲器所要存儲 的圖像數(shù)據(jù)，因此，起到以下效果即，只有當(dāng)其包含圖像數(shù)據(jù)時，才允許產(chǎn)生向像素提供圖 像數(shù)據(jù)的功耗。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，對上述串行數(shù)據(jù)附加指示是 否對所有上述像素的顯示進(jìn)行初始化的第三標(biāo)記，上述顯示驅(qū)動器利用上述串行時鐘的定 時，從上述串行數(shù)據(jù)中取出上述第三標(biāo)記，當(dāng)上述第三標(biāo)記是指示對所有上述像素的顯示 進(jìn)行初始化時，對所有上述像素的顯示進(jìn)行初始化。根據(jù)上述發(fā)明，由于利用第三標(biāo)記，能了解對所有上述像素的顯示進(jìn)行初始化，因 此，起到以下效果即，即使串行數(shù)據(jù)中未包含初始化的圖像，也能夠進(jìn)行初始化。從而，起 到以下效果即，不需要向像素分開提供圖像數(shù)據(jù)，能削減這一部分的功耗。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，對上述串行數(shù)據(jù)附加上述第一標(biāo)記作為表示一幀開始的定時。根據(jù)上述發(fā)明，起到以下效果即，使公共電極的電壓極性每隔一幀反轉(zhuǎn)。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，在上述串行傳輸中，表示是否 進(jìn)行顯示、即是否使顯示驅(qū)動器工作的串行芯片選擇信號與上述串行數(shù)據(jù)及上述串行時鐘 通過不同的布線進(jìn)行傳輸。根據(jù)上述發(fā)明，由于顯示驅(qū)動器能根據(jù)串行芯片選擇信號了解不工作的期間，從 而不獲取串行數(shù)據(jù)，因此，起到以下效果即，能使串行傳輸停止，能削減這一部分的功耗。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，上述像素內(nèi)的模擬開關(guān)由 CMOS電路制成。根據(jù)上述發(fā)明，像素內(nèi)的模擬開關(guān)由CMOS電路制成，從而即使是TFT這樣Vth (閾 值)高的器件，也能用低電壓驅(qū)動，并且能使控制信號與數(shù)據(jù)信號線為同一電壓。因而，起 到以下效果即，能減小顯示驅(qū)動電路所用的電源振幅，能削減功耗。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，上述顯示驅(qū)動器在顯示面板 中制作成單片。根據(jù)上述發(fā)明，由于在顯示面板中利用CMOS電路將顯示驅(qū)動器形成單片，因此起 到以下效果即，能力圖實現(xiàn)顯示裝置的小型化及工藝的簡化。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，上述像素的顯示元件采用高 分子分散型液晶。根據(jù)上述發(fā)明，顯示元件中采用高分子分散型液晶，因此，起到以下效果S卩，將液 晶顯示裝置作為省略了偏光板等的高亮度顯示裝置，并且能以低電壓驅(qū)動。尤其是對于像 素中具有像素存儲器的低功耗顯示裝置，起到能大大削減功耗的效果。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，上述像素的顯示元件采用高 分子網(wǎng)絡(luò)型液晶。根據(jù)上述發(fā)明，顯示元件采用高分子網(wǎng)絡(luò)型液晶，因此，起到以下效果即，將液晶 顯示裝置作為省略了偏光板等的高亮度顯示裝置，并且能以低電壓驅(qū)動。尤其是在像素中 具有像素存儲器的低功耗顯示裝置中，起到能大大削減功耗的效果。為了解決上述問題，本發(fā)明的顯示裝置的的特征在于，上述顯示驅(qū)動器所具備的 生成顯示定時信號的定時發(fā)生器包括串并轉(zhuǎn)換部，該串并轉(zhuǎn)換部從上述串行數(shù)據(jù)中提取出 上述串行數(shù)據(jù)中包含的上述圖像數(shù)據(jù)，上述串并轉(zhuǎn)換部從上述串行數(shù)據(jù)中提取出上述第一 標(biāo)記。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，上述顯示驅(qū)動器使用上述串 行數(shù)據(jù)、上述串行時鐘、及通過上述串行傳輸而傳輸來的表示是否進(jìn)行顯示的串行芯片選 擇信號，生成源極時鐘，使用上述第一標(biāo)記和上述源極時鐘，生成提供給數(shù)據(jù)信號線驅(qū)動器 的移位寄存器的源極起始脈沖。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，上述顯示驅(qū)動器基于上述第 一標(biāo)記和上述源極時鐘，生成第一水平顯示期間的上述源極起始脈沖，并將其提供給上述 移位寄存器，使用上述移位寄存器的最后級的輸出，生成第二水平顯示期間及其之后的水 平顯示期間的上述源極起始脈沖，并將其提供給上述移位寄存器。為了解決上述問題，本發(fā)明的顯示裝置的特征在于，向上述串行數(shù)據(jù)附加表示其是否包含上述像素存儲器所要存儲的上述圖像數(shù)據(jù)的第二標(biāo)記，上述串并轉(zhuǎn)換部使用上述 串行時鐘的定時，從上述串行數(shù)據(jù)中提取出上述第二標(biāo)記，上述顯示驅(qū)動器使用上述第一 標(biāo)記、上述第二標(biāo)記、上述移位寄存器的最后級的輸出、上述串行芯片選擇信號，向掃描信 號線驅(qū)動器提供柵極時鐘、柵極起始脈沖、及指示是否將上述數(shù)據(jù)信號線驅(qū)動器輸出到數(shù) 據(jù)信號線的數(shù)據(jù)存儲到上述像素存儲器中的柵極使能信號。 為了解決上述問題，本發(fā)明的移動終端的特征在于，具備上述顯示裝置作為顯示器。 根據(jù)上述發(fā)明，起到以下效果即，對于移動終端，能容易地滿足低功耗的要求。本發(fā)明的其它目的、特征以及優(yōu)點通過以下所示的敘述將可以充分了解。另外，本 發(fā)明的優(yōu)點通過參照附圖的以下說明將變得明白。


圖1示出本發(fā)明的實施方式，是表示顯示裝置的主要部分的連接關(guān)系的電路框 圖。圖2是表示數(shù)據(jù)更新模式下串行傳輸?shù)母鞣N信號的波形的時序圖。圖3是表示顯示模式下串行傳輸?shù)母鞣N信號的波形的時序圖。圖4是表示顯示裝置的整體結(jié)構(gòu)的框圖。圖5是表示像素及像素存儲器的結(jié)構(gòu)的電路圖。圖6是表示Vcom驅(qū)動器的輸出波形的時序圖。圖7是表示串并轉(zhuǎn)換部的結(jié)構(gòu)的電路圖。圖8是表示END-BIT保持部的結(jié)構(gòu)的電路圖。圖9是表示源極起始脈沖生成部的結(jié)構(gòu)的電路圖。圖10是表示柵極驅(qū)動器控制信號生成部的結(jié)構(gòu)的電路圖。圖11是表示Vcom驅(qū)動器的結(jié)構(gòu)的電路圖。圖12是表示串并轉(zhuǎn)換部的信號波形的時序圖。圖13是表示柵極驅(qū)動器控制信號生成部的信號波形的時序圖。圖14示出現(xiàn)有技術(shù)，是表示顯示裝置的結(jié)構(gòu)的電路框圖。圖15示出現(xiàn)有技術(shù)，是表示移動電話的結(jié)構(gòu)的框圖。圖16示出現(xiàn)有技術(shù)，是表示顯示驅(qū)動器的結(jié)構(gòu)的框圖。標(biāo)號說明21 液晶顯示裝置(顯示裝置)23 二進(jìn)制驅(qū)動器23a移位寄存器(數(shù)據(jù)信號線驅(qū)動器的移位寄存器)23b數(shù)據(jù)鎖存器24 柵極驅(qū)動器24a移位寄存器(掃描信號線驅(qū)動器的移位寄存器)25 定時發(fā)生器26 Vcom 驅(qū)動器30 像素存儲器
DO 標(biāo)記(第二標(biāo)記)Dl 標(biāo)記(第一標(biāo)記)D2 標(biāo)記(第三標(biāo)記)GCK1B.GCK2B柵極時鐘(輸入到柵極信號線驅(qū)動器的移位寄存器的定時信號)GEN 柵極使能信號(輸入到柵極信號線驅(qū)動器的移位寄存器的定時信號、掃描 信號)SCK、SCKB 源極時鐘(作為使數(shù)據(jù)信號線驅(qū)動器的移位寄存器工作的時鐘信號 的定時信號)SSP源極起始脈沖(水平期間的定時信號)IF BUS 串行接口總線SI串行數(shù)據(jù)SCLK 串行時鐘SCS芯片選擇信號SL源極線(數(shù)據(jù)信號線)Vcom公共輸出(公共電極的電壓)
具體實施例方式根據(jù)圖1至圖13說明本發(fā)明的一個實施方式，如下所述。圖4示出本實施方式所涉及的液晶顯示裝置(顯示裝置)21的結(jié)構(gòu)。液晶顯示裝置21是裝在例如移動電話等移動終端上的顯示器件，包括顯示面板 21a和柔性印刷基板(FPC)21b。顯示面板21a的各種電路制作成單片，柔性印刷基板21b 通過經(jīng)由應(yīng)用處理器等CPU所控制的三線串行接口 I/FBUS的串行傳輸，接收串行數(shù)據(jù)Si、 串行芯片選擇信號SCS、以及串行時鐘SCLK，并經(jīng)由FPC端子21c將這些信號提供給顯示面 板21a。串行傳輸也可以由微控制器等其它控制單元進(jìn)行控制。柔性印刷基板21b還將外 部提供的5V的電源VDD及OV的電源VSS，經(jīng)由FPC端子21c提供給顯示面板21a。顯示面板21a包括有源區(qū)22、二進(jìn)制驅(qū)動器(數(shù)據(jù)信號線驅(qū)動器)23、柵極驅(qū)動器 (掃描信號線驅(qū)動器)24、定時發(fā)生器25、以及Vcom驅(qū)動器26。二進(jìn)制驅(qū)動器23、柵極驅(qū)動 器24、定時發(fā)生器25、以及Vcom驅(qū)動器26構(gòu)成顯示驅(qū)動器。有源區(qū)22是RGB的像素配置成例如96XRGBX60的矩陣狀的區(qū)域，各像素具備像 素存儲器。二進(jìn)制驅(qū)動器23是將圖像數(shù)據(jù)經(jīng)由源極線提供給有源區(qū)22的電路，包括移位 寄存器23a和數(shù)據(jù)鎖存器23b。柵極驅(qū)動器24經(jīng)由柵極線選擇有源區(qū)22中要提供圖像數(shù) 據(jù)的像素。定時發(fā)生器25基于從柔性印刷基板21b提供的信號，生成提供給二進(jìn)制驅(qū)動器 23、柵極驅(qū)動器24、以及Vcom驅(qū)動器26的信號。圖5示出配置在有源區(qū)22中的各像素PIX的結(jié)構(gòu)，同時詳細(xì)地表示了像素存儲器 的電路。像素PIX包括液晶電容CL、像素存儲器30、模擬開關(guān)31、以及模擬開關(guān)33、34。而 且，像素存儲器30包括模擬開關(guān)32和反相器35、36。液晶電容CL位于極性輸出OUT和作為公共電極的電壓的公共輸出Vcom之間，這 里采用高分子分散型液晶(PDLC=Polymer Dispersed Liquid Crystal)、高分子網(wǎng)絡(luò)型液)等光分散型液晶構(gòu)成。模擬開關(guān)31至34及 反相器35、36由CMOS電路構(gòu)成。模擬開關(guān)31插入在源極線輸出SL和像素存儲器30之間，該PMOS晶體管31a的 柵極與柵極線反轉(zhuǎn)輸出GLB連接，并且NMOS晶體管31b的柵極與柵極線輸出GL連接。像 素存儲器30中，模擬開關(guān)32插入在反相器35的輸入和反相器36的輸出之間，該PMOS晶 體管32a的柵極與柵極線輸出GL連接，并且NMOS晶體管32b的柵極與柵極線反轉(zhuǎn)輸出GLB 連接。反相器35的輸入與模擬開關(guān)31的源極線輸出SL側(cè)相反一側(cè)的連接端子連接。反相 器35的輸出與反相器36的輸入連接。反相器35、36使用電源VDD作為高電平側(cè)的電源， 使用電源VSS作為低電平側(cè)的電源。模擬開關(guān)33插入在黑極性用輸出VA和極性輸出OUT之間，該PMOS晶體管33a的 柵極與反相器35的輸出連接，并且NMOS晶體管33b的柵極與反相器35的輸入連接。模擬 開關(guān)34插入在白極性用輸出VB和極性輸出OUT之間，該PMOS晶體管34a的柵極與反相器 35的輸入連接，并且NMOS晶體管34b的柵極與反相器35的輸出連接。圖6中示出上述公共輸出Vcom、黑極性用輸出VA及白極性用輸出VB的波形。這 些信號由Vcom驅(qū)動器26生成。公共輸出Vcom形成每隔一幀在正極性和負(fù)極性之間切換的 5Vp-p的脈沖波形。極性的切換周期除此之外，也可以任意地設(shè)定為每隔預(yù)定水平期間等。 黑極性用輸出VA形成與公共輸出Vcom反相的5Vp-p的脈沖波形。白極性用輸出VB(常白 的情況)形成與公共輸出Vcom同相的5Vp-p的脈沖波形。圖5中，當(dāng)從二進(jìn)制驅(qū)動器23 輸出高電平(5V)作為源極線輸出SL時，由高電平(5V)的柵極線輸出GL及低電平(OV)的 柵極線反轉(zhuǎn)輸出GLB所選擇的像素PIX的模擬開關(guān)31導(dǎo)通，從而模擬開關(guān)33導(dǎo)通，并且模 擬開關(guān)34斷開。因而，向極性輸出OUT輸出黑極性用輸出VA。向液晶電容CL施加黑極性 用輸出VA與公共輸出Vcom的電壓差5V，使得像素PIX處于黑顯示狀態(tài)。然后，當(dāng)柵極線輸出GL為低電平(OV)、柵極線反轉(zhuǎn)輸出GLB為高電平(5V)時，由 于模擬開關(guān)31斷開，且模擬開關(guān)32導(dǎo)通，因此，像素存儲器30中存儲高電平。該存儲數(shù)據(jù) 保持到下一次選擇同一像素PIX從而使模擬開關(guān)31導(dǎo)通為止。另一方面，圖5中，當(dāng)從二進(jìn)制驅(qū)動器23輸出低電平(OV)作為源極線輸出SL時， 由高電平(5V)的柵極線輸出GL及低電平(OV)的柵極線反轉(zhuǎn)輸出GLB所選擇的像素PIX的 模擬開關(guān)31導(dǎo)通，從而模擬開關(guān)33斷開，并且模擬開關(guān)34導(dǎo)通。因而，向極性輸出OUT輸 出白極性用輸出VB。向液晶電容CL施加白極性用輸出VB與公共輸出Vcom的電壓差0V， 使得像素PIX處于白顯示狀態(tài)。然后，當(dāng)柵極線輸出GL為低電平(OV)、柵極線反轉(zhuǎn)輸出GLB為高電平(5V)時，由 于模擬開關(guān)31斷開，且模擬開關(guān)32導(dǎo)通，因此，像素存儲器30中存儲低電平。該存儲數(shù)據(jù) 保持到下一次選擇同一像素PIX從而使模擬開關(guān)31導(dǎo)通為止。接著，圖1中示出定時發(fā)生器25與二進(jìn)制驅(qū)動器23、柵極驅(qū)動器24、及Vcom驅(qū)動 器26之間的連接關(guān)系。定時發(fā)生器25包括串并轉(zhuǎn)換部25a、源極起始脈沖生成部25b、END-BIT保持部 25c、以及柵極驅(qū)動器控制信號生成部25d。定時發(fā)生器25根據(jù)從面板外部輸入的串行數(shù) 據(jù)Si、串行時鐘SCLK及串行芯片選擇信號SCS，生成模式信號MODE、幀信號FRAME、全清零 信號ACL、源極時鐘(作為使數(shù)據(jù)信號線驅(qū)動器的移位寄存器工作的時鐘信號的定時信號)
10SCK和SCKB、源極起始脈沖(水平期間的定時信號)SSP、柵極時鐘(輸入到柵極信號線驅(qū)動 器的移位寄存器的定時信號)GCKlB和GCK2B、柵極起始脈沖GSP、柵極使能信號(輸入到柵 極信號線驅(qū)動器的移位寄存器的定時信號、掃描信號)GEN、以及初始信號INI。從定時發(fā)生 器25向二進(jìn)制驅(qū)動器23提供源極起始脈沖SSP和起始信號INI，從定時發(fā)生器25向柵極 驅(qū)動器24提供柵極時鐘GCKlB和GCK2B、柵極起始脈沖GSP、柵極使能信號GEN、以及初始信 號INI，從定時發(fā)生器25向Vcom驅(qū)動器26提供幀信號FRAME。此外，這里，源極時鐘SCK 和SCKB是在定時發(fā)生器25的內(nèi)部使用，但如后述那樣用于每隔一個水平期間生成源極起 始脈沖SSP，是使二進(jìn)制驅(qū)動器23的移位寄存器23a工作的時鐘信號。從柔性印刷基板21b向串并轉(zhuǎn)換部25a輸入串行數(shù)據(jù)Si、串行時鐘SCLK、以及串 行芯片選擇信號SCS。如上所述，串行接口總線I/F BUS為三線式，因此，串行數(shù)據(jù)Si、串行 時鐘SCLK、以及串行芯片選擇信號SCS彼此通過不同的布線傳輸。圖2及圖3中示出這些 信號。串行數(shù)據(jù)SI是由兩個值組成的RGB數(shù)字圖像數(shù)據(jù)串聯(lián)排列而成、并在每隔一幀設(shè) 置于最前端的模式選擇期間中對其附加標(biāo)記DO、D1、D2的信號。圖像數(shù)據(jù)在圖2所示的對像素存儲器30寫入圖像數(shù)據(jù)的數(shù)據(jù)更新模式下，是 一個水平顯示期間的RGB數(shù)據(jù)排列成時間序列的數(shù)據(jù)，并按照水平顯示期間的順序依次 排列。另外，在相鄰水平顯示期間彼此之間的水平回掃期間中，配置虛擬數(shù)據(jù)dRl、dGl、
dBl......，并且在相當(dāng)于最前端的水平顯示期間的標(biāo)記DO、DU D2的期間中，配置三個虛
擬數(shù)據(jù)DMY、DMY、DMY。這些虛擬數(shù)據(jù)可以是高電平，也可以是低電平。另外，圖像數(shù)據(jù)在圖3所示的保持像素存儲器30所存儲的圖像數(shù)據(jù)的顯示模式 下，將圖2的數(shù)據(jù)更新模式下的圖像數(shù)據(jù)及虛擬數(shù)據(jù)全部替換成虛擬數(shù)據(jù)DMY。標(biāo)記(第二標(biāo)記)DO是模式標(biāo)記，在高電平的情況下，指示定時發(fā)生器25以進(jìn)行 向像素存儲器30寫入圖像數(shù)據(jù)的數(shù)據(jù)更新模式，在低電平的情況下，指示定時發(fā)生器25以 進(jìn)行保持像素存儲器30所存儲的圖像數(shù)據(jù)的顯示模式。標(biāo)記(第一標(biāo)記)Dl是幀反轉(zhuǎn)標(biāo) 記，在高電平的情況下，指示定時發(fā)生器25將公共輸出Vcom設(shè)定為高電平的情況，在低電 平的情況下，指示定時發(fā)生器25將公共輸出Vcom設(shè)定為低電平的情況。即，標(biāo)記Dl是指示 每隔一幀反轉(zhuǎn)的公共輸出Vcom的極性的標(biāo)記。標(biāo)記(第三標(biāo)記)D2是全清零標(biāo)記，在高電 平的情況下，指示定時發(fā)生器25在該幀中對所有像素PIX寫入白顯示數(shù)據(jù)的情況，在低電 平的情況下，指示定時發(fā)生器25在該幀中對所有像素PIX寫入所提供的圖像數(shù)據(jù)的情況。 由此，在標(biāo)記D2為高電平時，指示對所有像素PIX的顯示進(jìn)行初始化。標(biāo)記D2通常為低電 平。串行時鐘SCLK是用于取出串行數(shù)據(jù)SI的包含標(biāo)記的各數(shù)據(jù)的同步用時鐘。下面， 舉出該串行時鐘SCLK的上升沿定時及下降沿定時的一個例子。串行時鐘SCLK的上升沿定 時對于標(biāo)記DO至D2是從各標(biāo)記的傳輸開始定時經(jīng)過了時間tsSCLK的時刻，對于圖像數(shù)據(jù) R、G、B是從各圖像數(shù)據(jù)的傳輸開始定時經(jīng)過了時間twSCLKL的時刻。tsSCLK = twSCLKL, 等于串行時鐘SCLK的低電平期間。另外，串行時鐘SCLK的下降沿定時對于標(biāo)記DO至D2 是從串行時鐘SCLK的上升沿定時經(jīng)過了時間tsSCLK的時刻，是標(biāo)記的傳輸結(jié)束定時(即 向下一標(biāo)記或數(shù)據(jù)切換的定時)，對于圖像數(shù)據(jù)R、G、B是從串行時鐘SCLK的上升沿定時經(jīng) 過了時間twSCLKH的時刻，是各圖像數(shù)據(jù)的傳輸結(jié)束定時(即向下一標(biāo)記或數(shù)據(jù)切換的定時)。tsSCLK = twSCLKH，等于串行時鐘SCLK的高電平期間。這里，串行時鐘SCLK的占空 比為50%。串行芯片選擇信號SCS是從CPU經(jīng)由串行接口總線I/F BUS向定時發(fā)生器25傳 輸串行數(shù)據(jù)SI及串行時鐘SCLK時僅在期間twSCSH中為高電平的信號。對于傳輸串行數(shù) 據(jù)SI及串行時鐘SLCK的幀來說，比該幀的串行數(shù)據(jù)SI的傳輸開始定時要提前時間tsSCS 變?yōu)楦唠娖?，比該幀的串行?shù)據(jù)SI的傳輸結(jié)束定時要延遲時間thSCS變?yōu)榈碗娖?。另外?在上述高電平期間后僅在期間twSCSL中為低電平，期間twSCSH和期間twSCSL—起構(gòu)成包 含垂直回掃期間的一幀期間tv。在圖2的數(shù)據(jù)更新模式下寫入像素存儲器30的圖像數(shù)據(jù)，在圖3的顯示模式下一 直保持。不管是在數(shù)據(jù)更新模式下還是在顯示模式下，都對串行數(shù)據(jù)SI附加標(biāo)記DO、DU D2，標(biāo)記Dl每隔一幀在高電平和低電平之間切換。因而，標(biāo)記Dl也是指示一幀開始的標(biāo)記。串并轉(zhuǎn)換部25a從這樣輸入的串行數(shù)據(jù)Si、串行時鐘SCLK及串行芯片選擇信號 SCS中，提取出各標(biāo)記D0、D1、D2、R的數(shù)據(jù)DR、G的數(shù)據(jù)DG、以及B的數(shù)據(jù)DB。標(biāo)記DO作為 模式信號MODE，標(biāo)記Dl作為幀信號D1，標(biāo)記D2作為全清零信號ACL，分別用于其它電路中 的信號生成動作。另外，將數(shù)據(jù)DR、DG、DB提供給二進(jìn)制驅(qū)動器23的數(shù)據(jù)鎖存器23b。串并轉(zhuǎn)換部25a根據(jù)串行數(shù)據(jù)Si、串行時鐘SCLK、以及串行芯片選擇信號SCS，生 成源極時鐘SCK和SCKB、以及初始信號INI。將源極時鐘SCK和SCKB提供給二進(jìn)制驅(qū)動器 23，初始信號mi用于其它電路中的信號生成動作。然后，源極起始脈沖生成部25b根據(jù)從串并轉(zhuǎn)換部25b輸入的模式信號MODE及源 極時鐘SCK和SCKB，生成第一水平顯示期間的源極起始脈沖SSP，并將其提供給二進(jìn)制驅(qū) 動器23的移位寄存器23a。該第一水平顯示期間的源極起始脈沖SSP能用模式信號MODE 向高電平的上升沿定時生成，第二水平顯示期間及其之后的水平顯示期間中，能用后述的 END-BIT保持部25c生成的第二結(jié)束位END-BIT2生成。END-BIT保持部25c根據(jù)二進(jìn)制驅(qū)動器23的移位寄存器23a的最后級的輸出，生 成第一結(jié)束位END-BITl和第二結(jié)束位END-BIT2，并將其提供給柵極驅(qū)動器控制信號生成 部25d。第一結(jié)束位END-BITl是利用虛擬的移位寄存器進(jìn)一步將移位寄存器23a的最后級 的輸出移位了預(yù)定級的信號，第二結(jié)束位END-BIT2是利用上述虛擬的移位寄存器進(jìn)一步 將第一結(jié)束位END-BITl移位了一級的信號。柵極驅(qū)動器控制信號生成部25d根據(jù)第一結(jié)束位END-BIT1、第二結(jié)束位 END-BIT2、模式信號MODE、全清零信號ACL，生成柵極時鐘GCKlB和GCK2B、柵極起始脈沖 GSP、以及柵極使能信號GEN，并將其提供給柵極驅(qū)動器24。接著，在二進(jìn)制驅(qū)動器23中，移位寄存器23a根據(jù)從定時發(fā)生器25的源極起始脈 沖生成部25b輸入的源極起始脈沖SSP、和從定時發(fā)生器25的串并轉(zhuǎn)換部25a輸入的初始 信號INI，生成各級SR的輸出。數(shù)據(jù)鎖存器23b包括第一鎖存電路23c和全清零電路23d。 第一鎖存電路23c在移位寄存器23a的各級SR的輸出定時，對從定時發(fā)生器25的串并轉(zhuǎn) 換部25a輸入的數(shù)據(jù)DR、DG、DB依次進(jìn)行鎖存，并將其輸出到對應(yīng)的源極線SL (對于RGB分 別是SLl至SL96)。全清零電路23d在串行數(shù)據(jù)SI的標(biāo)記D2為高電平的情況下，當(dāng)從定時 發(fā)生器25的串并轉(zhuǎn)換部25a輸入激活的全清零信號ACL時，向所有的源極線SL輸出白顯 示數(shù)據(jù)。
接下來，柵極驅(qū)動器24包括移位寄存器24a、多個緩沖器24b及反轉(zhuǎn)緩沖器24c。 移位寄存器24a根據(jù)從定時發(fā)生器25的柵極驅(qū)動器控制信號生成部25d輸出的柵極時鐘 GCKlB和GCK2B、柵極起始脈沖GSP、及柵極使能信號GEN、和從串并轉(zhuǎn)換部25a輸入的初始 信號INI，生成各級SR的輸出。緩沖器24b和反轉(zhuǎn)緩沖器24c成對地在每個像素行各設(shè)置 一對。一對緩沖器24b和反轉(zhuǎn)緩沖器24c的各輸入與移位寄存器24a的對應(yīng)級SR的輸出 連接，緩沖器24b的輸出與對應(yīng)的柵極線GL(GL1至GL60)連接，反轉(zhuǎn)緩沖器24c的輸出與 對應(yīng)的柵極線GLB(GLB1至GLB60)連接。接著，Vcom驅(qū)動器26根據(jù)從定時發(fā)生器25的串并轉(zhuǎn)換部25a輸入的幀信號 FRAME、電源VDD和VSS，生成公共輸出Vcom、黑極性用輸出VA及白極性用輸出VB，并將其提 供給有源區(qū)22。接下來，圖7中示出串并轉(zhuǎn)換部25a的詳細(xì)結(jié)構(gòu)例。串行數(shù)據(jù)SI依次通過串聯(lián)連接的D觸發(fā)器41、42、43，當(dāng)?shù)谌塂觸發(fā)器43的輸 出S2通過D觸發(fā)器44時，取出模式信號MODE，當(dāng)?shù)诙塂觸發(fā)器42的輸出Sl通過D觸發(fā) 器45時，取出幀信號FRAME，當(dāng)?shù)谝患塂觸發(fā)器41的輸出SO通過D觸發(fā)器46時，取出全清 零信號ACL。另外，若圖像數(shù)據(jù)以RGB的順序按照時間序列進(jìn)行排列，則當(dāng)輸出S2通過D觸 發(fā)器47時，取出數(shù)據(jù)DR，當(dāng)輸出Sl通過D觸發(fā)器48時，取出數(shù)據(jù)DG，當(dāng)輸出SO通過D觸 發(fā)器49時，取出數(shù)據(jù)DB。這里，向D觸發(fā)器41、42、43的高電平激活的時鐘端子CK輸入串行時鐘SCLK，向D 觸發(fā)器44、45、46的低電平激活的時鐘端子CK輸入具有雙輸入的NOR門55的輸出DEN，向 D觸發(fā)器47、48、49的低電平激活的時鐘端子CK輸入D觸發(fā)器51的輸出A。NOR門55的其中一個輸入與D觸發(fā)器53的輸出連接，另一個輸入與具有雙輸入的 NAND門54的輸出C連接。D觸發(fā)器53的輸入與電源VDD連接，低電平激活的時鐘端子CK 與D觸發(fā)器52的輸出B連接。NAND門54的其中一個輸入與輸出B連接，另一個輸入與輸 出A連接。D觸發(fā)器51的輸入與輸出C連接。D觸發(fā)器52的輸入與輸出A連接。向D觸 發(fā)器51、52的低電平激活的時鐘端子CK輸入串行時鐘SCLK。另外，當(dāng)D觸發(fā)器56的輸出通過反相器57時，得到源極時鐘SCKB，當(dāng)反相器57的 輸出通過反相器58時，得到源極時鐘SCK。D觸發(fā)器56的輸入與反相器57的輸出連接，高 電平激活的時鐘端子CK與輸出B連接。上述各D觸發(fā)器中，利用高電平激活的時鐘端子CK進(jìn)行正沿觸發(fā)，利用低電平激 活的時鐘端子CK進(jìn)行負(fù)沿觸發(fā)。向D觸發(fā)器44至53和56的復(fù)位端子R輸入串行芯片選擇信號SCS。初始信號 INI就是串行芯片選擇信號SCS。圖12的時序圖中，示出串行時鐘SCLK、輸出A、B、C、源極時鐘SCK、SCKB、以及輸出
DEN的波形。接下來，圖8中，示出END-BIT保持部25c的詳細(xì)結(jié)構(gòu)例。首先，二進(jìn)制驅(qū)動器23的移位寄存器23a采用置位復(fù)位觸發(fā)器串聯(lián)連接的結(jié)構(gòu)。 這里，圖示了最后兩個(第95級和第96級的)置位復(fù)位觸發(fā)器B95和B96，向置位復(fù)位觸 發(fā)器B95的置位輸入端子輸入前一級置位復(fù)位觸發(fā)器B94的輸出Q(B94)。END-BIT保持部 25c也與移位寄存器23a的最后級連接，并通過同樣的串聯(lián)連接的關(guān)系，將虛擬的置位復(fù)位
13觸發(fā)器DMY1、DMY2、DMY3、DMY4依次連接而構(gòu)成。向這些置位復(fù)位觸發(fā)器輸入下一級的輸 出作為復(fù)位信號，而向置位復(fù)位觸發(fā)器DMY4輸入用兩個反相器將本級的輸出延遲后的信 號作為復(fù)位信號。得到置位復(fù)位觸發(fā)器DMY2的輸出作為第一結(jié)束位END-BIT1，得到置位復(fù)位觸發(fā) 器DMY3的輸出作為第二結(jié)束位END-BIT2。接下來，圖9中，示出源極起始脈沖生成部25b的詳細(xì)結(jié)構(gòu)例。向具有雙輸入的NOR門61的其中一個低電平激活的輸入端子輸入模式信號MODE， 向另一個高電平激活的輸入端子輸入第二結(jié)束位END-BIT2。向D鎖存器62輸入NOR門61 的輸出，向D鎖存器63輸入D鎖存器62的輸出。向D鎖存器62的使能端子EN及D鎖存器 63的使能端子ENB輸入串并轉(zhuǎn)換部25a所生成的源極時鐘SCKB，向D鎖存器62的使能端 子ENB及D鎖存器63的使能端子EN輸入串并轉(zhuǎn)換部25a所生成的源極時鐘SCK。向具有 雙輸入的NOR門64輸入D鎖存器62的輸出和D鎖存器63的輸出。向具有雙輸入的NAND 門65輸入NOR門64的輸出和模式信號MODE，NAND門65的輸出成為源極起始脈沖SSP。接下來，圖10中示出柵極驅(qū)動器控制信號生成部25d的詳細(xì)結(jié)構(gòu)例。向D觸發(fā)器71的高電平激活的時鐘端子CK和低電平激活的時鐘端子CKB輸入 第一結(jié)束位END-BITl。向D觸發(fā)器72輸入D觸發(fā)器71的輸出。向D觸發(fā)器72的低電平 激活的時鐘端子CK和高電平激活的時鐘端子CKB輸入第二結(jié)束位END-BIT2。D觸發(fā)器72 的輸出成為D觸發(fā)器71的輸入。另外，D觸發(fā)器71和72的各輸出分別成為具有雙輸入的 NAND門73及具有雙輸入的NOR門76的兩個輸入。向具有雙輸入的NAND門74輸入NAND 門73的輸出和全清零信號ACL。向具有雙輸入的NAND門75輸入NAND門74的輸出和初始 信號INI。NAND門75的輸出成為柵極時鐘GCK2B。另外，向具有雙輸入的NAND門77輸入NOR門76的輸出和模式信號MODE。向具有 雙輸入的NAND門78輸入NAND門77的輸出和全清零信號ACL。向具有雙輸入的NAND門 79輸入NAND門78的輸出和初始信號INI。NAND門79的輸出成為柵極時鐘GCK1B。另外，向D鎖存器80輸入模式信號MODE。向D鎖存器80的使能端子EN和ENB輸 入第一結(jié)束位END-BITl。D鎖存器80的輸出成為具有雙輸入的NOR門81的高電平激活的 輸入，模式信號MODE成為NOR門81的低電平激活的輸入。向具有雙輸入的NOR門82輸入 NOR門81的輸出和全清零信號ACL。向具有雙輸入的NOR門83輸入NOR門82的輸出和初 始信號INI。NOR門83的輸出成為柵極起始脈沖GSP。另外，向具有雙輸入的NOR門84輸入第一結(jié)束位END-BITl和第二結(jié)束位 END-BIT2。向D觸發(fā)器85的低電平激活的時鐘端子CK和高電平激活的時鐘端子CKB輸入 NOR門84的輸出。向反相器86輸入D觸發(fā)器85的輸出，D觸發(fā)器85的輸入與反相器86 的輸出連接。向具有雙輸入的NOR門87輸入反相器86的輸出和全清零信號ACL。向NOR 門88輸入NOR門87的輸出和初始信號INI。NOR門88的輸出成為柵極使能信號GEN。向D觸發(fā)器71、72、85及D鎖存器80的初始端子INI輸入初始信號INI。D觸發(fā) 器71是正沿觸發(fā)型，D觸發(fā)器72和85是負(fù)沿觸發(fā)型。圖13的時序圖中，示出柵極時鐘GCK1B、GCK2B、柵極使能信號GEN、以及柵極線輸 出GL (GLl和GL2)的波形。移位1表示與第一個柵極線輸出GLl對應(yīng)的數(shù)據(jù)DR、DG、DB輸 出到源極線SL的期間，移位2表示與第二個柵極線輸出GL2對應(yīng)的數(shù)據(jù)DR、DG、DB輸出到源極線SL的期間。由于在水平顯示期間的最后用柵極使能信號GEN向像素存儲器30同時 寫入圖像數(shù)據(jù)，因此，即使在向源極線SL依次輸出數(shù)據(jù)DR、DG、DB的期間中發(fā)生源極線SL 的電位紊亂，也不易影響向像素存儲器30進(jìn)行存儲。圖11中示出Vcom驅(qū)動器的詳細(xì)結(jié)構(gòu)。幀信號FRAME經(jīng)由緩沖器，分別作為C觸點相當(dāng)?shù)拈_關(guān)SW1、SW2、SW3的控制信號 而輸入。開關(guān)SW1、SW2、SW3是依次輸出公共輸出Vcom、黑極性用輸出VA、白極性用輸出VB 的電壓的開關(guān)。每當(dāng)幀信號FRAME在高電平和低電平之間切換時，開關(guān)SW1、SW2、SW3以依 次在電源VDD、VSS、VDD的組合與電源VSS、VDD、VSS的組合之間切換的方式選擇電源。如上所述，本實施方式的顯示裝置是將圖像數(shù)據(jù)包含在串行數(shù)據(jù)內(nèi)、通過串行傳 輸提供給顯示驅(qū)動器的有源矩陣型顯示裝置，對上述串行數(shù)據(jù)附加指示一幀期間開始的第 一標(biāo)記，上述顯示驅(qū)動器利用上述串行傳輸所用的、與上述串行數(shù)據(jù)通過不同布線傳輸?shù)?串行時鐘的定時，從上述串行數(shù)據(jù)中取出上述第一標(biāo)記和上述圖像數(shù)據(jù)，利用上述串行時 鐘的定時生成定時信號，作為用于使上述顯示驅(qū)動器所具備的數(shù)據(jù)信號線驅(qū)動器的移位寄 存器工作的時鐘信號，根據(jù)上述第一標(biāo)記及作為使上述移位寄存器工作的時鐘信號的定時 信號，生成一幀期間最開始的水平期間的定時信號，并將其輸入到上述數(shù)據(jù)信號線驅(qū)動器 的移位寄存器，當(dāng)存在下一水平期間時，基于經(jīng)上述數(shù)據(jù)信號線驅(qū)動器的移位寄存器移位 了一個水平顯示期間的信號，生成上述下一水平期間的定時信號，并將其輸入到上述數(shù)據(jù) 信號線驅(qū)動器的移位寄存器，基于經(jīng)上述數(shù)據(jù)信號線驅(qū)動器的移位寄存器移位了一個水平 顯示期間的信號，生成輸入到上述顯示驅(qū)動器所具備的掃描信號線驅(qū)動器的移位寄存器的 定時信號，利用上述各水平期間的定時信號、和從上述掃描信號線驅(qū)動器輸出的掃描信號， 將上述圖像數(shù)據(jù)寫入像素。根據(jù)上述結(jié)構(gòu)，顯示驅(qū)動器利用串行時鐘的定時，從串行傳輸?shù)拇袛?shù)據(jù)中取出 第一標(biāo)記和圖像數(shù)據(jù)。然后，根據(jù)第一標(biāo)記生成一幀期間最開始的水平期間的定時信號，并 將其輸入到數(shù)據(jù)信號線驅(qū)動器的移位寄存器，對于第二個及以后的水平期間，基于經(jīng)數(shù)據(jù) 信號線驅(qū)動器的移位寄存器移位了一個水平顯示期間的信號，依次生成下一水平期間的定 時信號。從而，顯示驅(qū)動器能通過串行傳輸?shù)闹苯涌刂疲捎糜趯D像數(shù)據(jù)寫入像素的 定時信號，因此不必特意地用振蕩器等來生成，是很容易的。由此，起到以下效果即，能在驅(qū)動器IC內(nèi)容易地生成用于將圖像數(shù)據(jù)寫入像素 的定時信號。另外，如上所述，本實施方式的顯示裝置是將圖像數(shù)據(jù)包含在串行數(shù)據(jù)內(nèi)、通過串 行傳輸提供給顯示驅(qū)動器的有源矩陣型顯示裝置，對上述串行數(shù)據(jù)附加指示公共電極的電 壓極性的第一標(biāo)記，上述顯示驅(qū)動器利用上述串行傳輸所用的、與上述串行數(shù)據(jù)通過不同 布線傳輸?shù)拇袝r鐘的定時，從上述串行數(shù)據(jù)中取出上述第一標(biāo)記，進(jìn)行基于上述串行數(shù) 據(jù)的顯示，并且提供極性按照所取出的上述第一標(biāo)記的上述公共電極的電壓。根據(jù)上述結(jié)構(gòu)，顯示驅(qū)動器利用串行時鐘的定時，從串行傳輸?shù)拇袛?shù)據(jù)中取出 第一標(biāo)記，按照第一標(biāo)記決定公共電極的電壓極性并進(jìn)行顯示。從而，顯示驅(qū)動器能通過串 行傳輸?shù)闹苯涌刂苼砩晒卜崔D(zhuǎn)用的定時信號，因此，不需要振蕩器、或用于從外部對公 共反轉(zhuǎn)用的定時信號生成進(jìn)行控制的特別的控制端子。從而，能縮小顯示驅(qū)動器的電路規(guī)模。如上所述，起到以下效果S卩，可以實現(xiàn)能以較小的電路規(guī)模生成公共反轉(zhuǎn)用的定 時信號的顯示裝置。此外，在以上的例子中，將標(biāo)記DO、D1、D2配置在一幀的最前端，但并不限于此，也 可以將各標(biāo)記配置在想要對定時發(fā)生器25進(jìn)行指示的任意定時。例如，當(dāng)想要每隔水平期 間的整數(shù)倍期間切換標(biāo)記Dl的高電平和低電平時，可以將其配置在各水平期間的最前端寸。另外，在以上的例子中，使用串行芯片選擇信號SCS來生成各種定時信號，但不一 定需要這樣，例如，只要使串并轉(zhuǎn)換部25a始終處于對串行數(shù)據(jù)進(jìn)行接收的使能狀態(tài)即可。另外，在以上的例子中，說明了有源區(qū)22具備像素存儲器30的結(jié)構(gòu)，但并不限于 此，只要具有不利用標(biāo)記DO區(qū)分?jǐn)?shù)據(jù)更新模式和顯示模式這樣的結(jié)構(gòu)，本發(fā)明也可以適用 于有源區(qū)無像素存儲器的顯示裝置。另外，在以上的例子中，由于二進(jìn)制驅(qū)動器23的移位寄存器23a采用只要向第一 級的置位輸入端子輸入源極起始脈沖SSP就可以進(jìn)行移位動作的結(jié)構(gòu)，因此，通過將串并 轉(zhuǎn)換部25a所生成的源極時鐘SCK和SCKB用于源極起始脈沖生成部25b生成源極起始脈 沖SSP，起到作為使數(shù)據(jù)信號線驅(qū)動器的移位寄存器工作的時鐘信號的功能。但是，并不限 于此，數(shù)據(jù)信號線驅(qū)動器的移位寄存器也可以采用利用輸入到各級的時鐘信號來進(jìn)行移位 動作的結(jié)構(gòu)，將生成的源極時鐘SCK和SCKB用于生成源極起始脈沖SSP，并且將其輸入到數(shù) 據(jù)信號線驅(qū)動器的移位寄存器的各級從而與該移位寄存器的各級的動作相關(guān)，由此，起到 作為使數(shù)據(jù)信號線驅(qū)動器的移位寄存器工作的時鐘信號的功能。本發(fā)明并不限定于上述實施方式，在權(quán)利要求所示的范圍內(nèi)可以進(jìn)行各種變更。 即，對于在權(quán)利要求所示的范圍內(nèi)適當(dāng)變更的技術(shù)方法進(jìn)行組合而得到的實施方式，也包 含在本發(fā)明的技術(shù)范圍內(nèi)。例如，也可以適用于EL顯示裝置。工業(yè)上的實用性本發(fā)明能夠特別適用于移動終端。
權(quán)利要求
一種顯示裝置，是將圖像數(shù)據(jù)包含在串行數(shù)據(jù)內(nèi)、通過串行傳輸提供給顯示驅(qū)動器的有源矩陣型顯示裝置，其特征在于，對所述串行數(shù)據(jù)附加指示公共電極的電壓極性的第一標(biāo)記，所述顯示驅(qū)動器利用所述串行傳輸所用的、與所述串行數(shù)據(jù)通過不同布線傳輸?shù)拇袝r鐘的定時，從所述串行數(shù)據(jù)中取出所述第一標(biāo)記，進(jìn)行基于所述串行數(shù)據(jù)的顯示，并且提供極性按照所取出的所述第一標(biāo)記的所述公共電極的電壓。
2.如權(quán)利要求1所述的顯示裝置，其特征在于，像素具備存儲所述顯示驅(qū)動器所提供的所述圖像數(shù)據(jù)的像素存儲器， 在所述像素存儲器存儲所述圖像數(shù)據(jù)時，使所述串行數(shù)據(jù)包含所述像素存儲器所要存 儲的所述圖像數(shù)據(jù)在內(nèi)，并且對所述串行數(shù)據(jù)附加所述第一標(biāo)記，在顯示所述像素存儲器所存儲的所述圖像數(shù)據(jù)時，使所述串行數(shù)據(jù)包含未提供給所述 像素的虛擬數(shù)據(jù)，而不是所述像素存儲器所要存儲的所述圖像數(shù)據(jù)，并且對所述串行數(shù)據(jù) 附加所述第一標(biāo)記。
3.如權(quán)利要求2所述的顯示裝置，其特征在于，對所述串行數(shù)據(jù)附加表示其是否包含所述像素存儲器所要存儲的所述圖像數(shù)據(jù)的第 二標(biāo)記，所述顯示驅(qū)動器利用所述串行時鐘的定時，從所述串行數(shù)據(jù)中取出所述第二標(biāo)記，當(dāng) 所述第二標(biāo)記表示所述串行數(shù)據(jù)中包含所述像素存儲器所要存儲的所述圖像數(shù)據(jù)時，從所 述串行數(shù)據(jù)中取出所述圖像數(shù)據(jù)，并將其存儲到所述像素存儲器。
4.如權(quán)利要求2或3所述的顯示裝置，其特征在于，對所述串行數(shù)據(jù)附加指示是否對所有所述像素的顯示進(jìn)行初始化的第三標(biāo)記， 所述顯示驅(qū)動器利用所述串行時鐘的定時，從所述串行數(shù)據(jù)中取出所述第三標(biāo)記，當(dāng) 所述第三標(biāo)記指示對所有所述像素的顯示進(jìn)行初始化時，對所有所述像素的顯示進(jìn)行初始 化。
5.如權(quán)利要求1至4的任一項所述的顯示裝置，其特征在于， 對所述串行數(shù)據(jù)附加所述第一標(biāo)記作為表示一幀開始的定時。
6.如權(quán)利要求1至5的任一項所述的顯示裝置，其特征在于，在所述串行傳輸中，表示是否進(jìn)行顯示的串行芯片選擇信號與所述串行數(shù)據(jù)及所述串 行時鐘通過不同的布線傳輸。
7.如權(quán)利要求1至6的任一項所述的顯示裝置，其特征在于， 所述像素內(nèi)的模擬開關(guān)由CMOS電路制成。
8.如權(quán)利要求7所述的顯示裝置，其特征在于， 所述顯示驅(qū)動器在顯示面板中制作成單片。
9.如權(quán)利要求1至8的任一項所述的顯示裝置，其特征在于， 所述像素的顯示元件采用高分子分散型液晶。
10.如權(quán)利要求1至8的任一項所述的顯示裝置，其特征在于， 所述像素的顯示元件采用高分子網(wǎng)絡(luò)型液晶。
11.如權(quán)利要求1至10的任一項所述的顯示裝置，其特征在于，所述顯示驅(qū)動器所具備的生成顯示定時信號的定時發(fā)生器包括串并轉(zhuǎn)換部，該串并轉(zhuǎn) 換部從所述串行數(shù)據(jù)中提取出所述串行數(shù)據(jù)中包含的所述圖像數(shù)據(jù)，所述串并轉(zhuǎn)換部從所 述串行數(shù)據(jù)中提取出所述第一標(biāo)記。
12.如權(quán)利要求11所述的顯示裝置，其特征在于，所述顯示驅(qū)動器使用所述串行數(shù)據(jù)、所述串行時鐘、及通過所述串行傳輸而傳輸來的 表示是否進(jìn)行顯示的串行芯片選擇信號，生成源極時鐘，使用所述第一標(biāo)記和所述源極時鐘，生成提供給數(shù)據(jù)信號線驅(qū)動器的移位寄存器的源 極起始脈沖。
13.如權(quán)利要求12所述的顯示裝置，其特征在于，所述顯示驅(qū)動器基于所述第一標(biāo)記和所述源極時鐘，生成第一水平顯示期間的所述源 極起始脈沖，并將其提供給所述移位寄存器，使用所述移位寄存器的最后級的輸出，生成第二水平顯示期間及其之后的水平顯示期 間的所述源極起始脈沖，并將其提供給所述移位寄存器。
14.如權(quán)利要求13所述的顯示裝置，其特征在于，對所述串行數(shù)據(jù)附加表示其是否包含所述像素存儲器所要存儲的所述圖像數(shù)據(jù)的第 二標(biāo)記，所述串并轉(zhuǎn)換部利用所述串行時鐘的定時，從所述串行數(shù)據(jù)中提取出所述第二標(biāo)記， 所述顯示驅(qū)動器使用所述第一標(biāo)記、所述第二標(biāo)記、所述移位寄存器的最后級輸出、及 所述串行芯片選擇信號，向掃描信號線驅(qū)動器提供柵極時鐘、柵極起始脈沖、及指示是否將 所述數(shù)據(jù)信號線驅(qū)動器輸出到數(shù)據(jù)信號線的數(shù)據(jù)存儲到所述像素存儲器中的柵極使能信號。
15.一種移動終端，其特征在于，具備權(quán)利要求1至14中的任一項所述的顯示裝置，作為顯示器。
全文摘要
本發(fā)明的目的在于提供一種顯示裝置及移動終端。該顯示裝置是將圖像數(shù)據(jù)(DR、DG、DB)包含在串行數(shù)據(jù)(SI)內(nèi)、通過串行傳輸提供給顯示驅(qū)動器的有源矩陣型顯示裝置，所述串行數(shù)據(jù)(SI)中包含指示公共電極的電壓(Vcom)的極性的第一標(biāo)記(D1)，所述顯示驅(qū)動器利用串行時鐘(SCKL)的定時，從所述串行數(shù)據(jù)(SI)中取出第一標(biāo)記(D1)，生成極性按照所取出的所述第一標(biāo)記(D1)的所述公共電極的電壓(Vcom)，并且進(jìn)行基于所述圖像數(shù)據(jù)(DR、DG、DB)的顯示。由此，實現(xiàn)能以較小的電路規(guī)模生成公共反轉(zhuǎn)用的定時信號的顯示裝置。
文檔編號G02F1/133GK101918995SQ20098010305
公開日2010年12月15日 申請日期2009年1月19日 優(yōu)先權(quán)日2008年4月18日
發(fā)明者山口尚宏, 松田登, 高橋功 申請人:夏普株式會社