專利名稱：半導(dǎo)體裝置和光掩膜的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置和光掩膜，特別涉及具有到達(dá)柵極電極層和
雜質(zhì)區(qū)域這兩方的共用接觸孔(shared contact hole)的半導(dǎo)體裝置， 和用于該柵極電極層的構(gòu)圖的光掩膜。
背景技術(shù)：
具有到達(dá)柵極電極層和雜質(zhì)區(qū)域這兩方的共用接觸孔的半導(dǎo)裝置 例如在日本專利申請(qǐng)公開平9-321 152號(hào)公報(bào)、日本專利申請(qǐng)公開 2004-273642號(hào)公報(bào)、日本專利申請(qǐng)公開2004-273972號(hào)公報(bào)、以及日本 專利申請(qǐng)公開2004-327796號(hào)公報(bào)等中公開。
共用接觸孔通常具有從開口端部起位置越深開口直徑變得越小的 圓錐狀的剖面形狀。因此，在對(duì)絕緣層等的被蝕刻膜進(jìn)行蝕刻并形成共 用接觸孔時(shí)，隨著蝕刻的進(jìn)行，被蝕刻膜的蝕刻面積也變小。由于該被 蝕刻面積的縮小導(dǎo)致蝕刻的進(jìn)行被阻礙，結(jié)果是共用接觸孔不能到達(dá)活 性層(雜質(zhì)區(qū)域)，發(fā)生開口不良等的導(dǎo)通上的故障。
例如在進(jìn)行用于形成共用接觸孔的蝕刻時(shí)，在蝕刻途中，由于位于 柵才及電極層側(cè)壁的側(cè)壁隔板(sidewall spacer)的突出導(dǎo)致蝕刻一皮阻礙。 因此，在俯視中，當(dāng)沒有較大地確保從側(cè)壁隔板的端部(通過(guò)共用接觸 孔形成時(shí)的蝕刻沒有被去除的狀態(tài)下的端部)到共用接觸孔的長(zhǎng)邊方向 的緣部位置的距離時(shí)，在對(duì)側(cè)壁隔板上的襯墊(liner)氮化膜進(jìn)行蝕刻 的工序中發(fā)生殘?jiān)a(chǎn)生開口不良。

發(fā)明內(nèi)容
本發(fā)明正是基于上述問(wèn)題而完成的，其目的在于提供一種能夠抑制 共用接觸孔的開口不良的半導(dǎo)體裝置和光掩膜。
本實(shí)施方式的半導(dǎo)體裝置具備半導(dǎo)體襯底；雜質(zhì)區(qū)域；絕緣柵型 場(chǎng)效應(yīng)晶體管；以及絕緣層。半導(dǎo)體襯底具有主表面。雜質(zhì)區(qū)域在該主 表面上形成。絕緣柵型場(chǎng)效應(yīng)晶體管在半導(dǎo)體襯底上形成。絕緣層在雜 質(zhì)區(qū)域和絕緣柵型場(chǎng)效應(yīng)晶體管上形成。絕緣柵型場(chǎng)效應(yīng)晶體管包含
5在主表面上形成的一對(duì)源極/漏極區(qū)域；以及在該一對(duì)源極/漏極區(qū)域夾 著的溝道形成區(qū)域上經(jīng)由柵絕緣層形成的柵極電極層。絕緣層具有到達(dá) 柵極電極層和雜質(zhì)區(qū)域這兩方的共用接觸孔。在俯視中，柵極電極層具 有彼此相向的一方的側(cè)壁和另一方的側(cè)壁。在俯^L中，柵極電極層的共 用接觸孔到達(dá)的部分的一方的側(cè)壁，與位于柵極電才及層的溝道形成區(qū)域 上的部分的一方的側(cè)壁的假想延長(zhǎng)線相比，位于向另 一方的側(cè)壁一側(cè)偏 離的位置上。在俯視中，柵極電極層的共用接觸孔到達(dá)的部分的線寬度 的中心線，相對(duì)于位于柵極電極層的溝道形成區(qū)域上的部分的線寬度的 中心線，位于偏離的位置上。
在本實(shí)施方式中，位于中心線偏離的位置上，指的是雙方的中心線 不位于同一直線上，是包含雙方的中心線彼此平行的情況、并且包含雙 方的中心線彼此傾斜地交叉的情況的概念。
根據(jù)本實(shí)施方式的半導(dǎo)體裝置，在俯視中，柵極電極層的共用接觸 孔到達(dá)的部分的一方的側(cè)壁，與位于柵極電極層的溝道形成區(qū)域上的部 分的 一 方的側(cè)壁的假想延長(zhǎng)線相比，位于向另 一 方的側(cè)壁 一 側(cè)偏離的位 置上。因此，能夠擴(kuò)大柵極電極層的共用接觸孔到達(dá)的部分的一方的側(cè) 壁和共用接觸孔的緣部之間的距離。由此，能夠抑制在共用接觸孔形成
時(shí)的蝕刻時(shí)發(fā)生開口不良。
本發(fā)明的上述的和除此外的目的、特征、方面、以及優(yōu)點(diǎn)通過(guò)與附 圖相關(guān)地理解的關(guān)于本發(fā)明的下面的詳細(xì)的說(shuō)明就能清楚了 。


圖1是SR認(rèn)的存儲(chǔ)器單元的等價(jià)電路圖。
圖2是表示在本發(fā)明的實(shí)施方式1中的半導(dǎo)體裝置的平面布局結(jié)構(gòu) 中從下面起第一層的概略平面圖。
圖3是表示在本發(fā)明的實(shí)施方式1中的半導(dǎo)體裝置的平面布局結(jié)構(gòu) 中從下面的第二層的概略平面圖。
圖4是表示在本發(fā)明的實(shí)施方式1中的半導(dǎo)體裝置的平面布局結(jié)構(gòu) 中從下面的第三層的概略平面圖。
圖5是沿圖2 ~圖4的V-V線的概略剖面圖。
圖6是擴(kuò)大表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的共用接觸孔附 近的扭無(wú)略平面圖。圖7 ~圖15是以工序順序表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的 制造方法的概略圖，是以與圖5的剖面對(duì)應(yīng)的剖面進(jìn)行表示的圖。
圖16是概略地表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法中 使用的光掩膜的結(jié)構(gòu)的平面圖。
圖17是擴(kuò)大表示圖16的區(qū)域R的部分?jǐn)U大平面圖。
圖1 S是表示假設(shè)柵極電極層直線狀地延伸，沒有缺口的情況下的結(jié) 構(gòu)的扭無(wú)略平面圖。
圖19是用于說(shuō)明在制造圖18的結(jié)構(gòu)時(shí)發(fā)生開口不良的概略剖面圖。
制開口不良的發(fā)生的概略剖面圖。
圖21是擴(kuò)大表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的共用接觸孔附 近的積無(wú)略平面圖。
圖22是概略地表示用于制造本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置而使 用的光掩膜的結(jié)構(gòu)的部分?jǐn)U大平面圖。
近的概略平面圖。
圖24是概略地表示用于制造本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置而使 用的光掩膜的結(jié)構(gòu)的部分?jǐn)U大平面圖。
圖25是擴(kuò)大表示本發(fā)明的實(shí)施方式4的半導(dǎo)體裝置的共用接觸孔附 近的概略平面圖。
圖26是概略地表示用于制造本發(fā)明的實(shí)施方式4的半導(dǎo)體裝置而使 用的光掩膜的結(jié)構(gòu)的部分?jǐn)U大平面圖。
圖27是表示將實(shí)施方式1所示的SRAM存儲(chǔ)器單元以兩行兩列配置時(shí) 的M 0 S晶體管和共用接觸孔的結(jié)構(gòu)的概略平面圖。
圖28是表示將實(shí)施方式2所示的SRAM存儲(chǔ)器單元以兩行兩列配置時(shí) 的M 0 S晶體管和共用接觸孔的結(jié)構(gòu)的概略平面圖。
的MOS晶體管和共用^^觸孔》的結(jié)構(gòu)的概略平面:。''、、' ' 圖30是表示將實(shí)施方式4所示的SRAM存儲(chǔ)器單元以兩行兩列配置時(shí)
的M 0 S晶體管和共用接觸孔的結(jié)構(gòu)的概略平面圖。
圖31是表示存儲(chǔ)部具有SRAM存儲(chǔ)器單元的結(jié)構(gòu)的TCAM單元的電路
結(jié)構(gòu)的電路圖。圖32是表示應(yīng)用了實(shí)施方式1的結(jié)構(gòu)的TCAM單元的平面布局的平面圖。
圖33是從下層表示圖32的平面布局的平面圖，是表示通過(guò)元件隔離 結(jié)構(gòu)而電氣式地隔離了的活性區(qū)域和在該活性區(qū)域中形成的雜質(zhì)區(qū)域 的平面圖。
圖34是從下層表示圖32的平面布局的平面圖，是表示在圖33的平面 布局中追加了柵極電極層的結(jié)構(gòu)的平面圖。
圖35是從下層表示圖32的平面布局的平面圖，是表示在覆蓋柵極電 極層等的層間絕緣層上形成的共用接觸孔和通常的接觸孔的配置位置 的平面圖。
圖36是從下層表示圖32的平面布局的平面圖，是表示在圖35的層間 絕緣層上形成的導(dǎo)電層的圖案的平面圖。
圖37是表示圖32的平面布局的更上層的平面布局的平面圖，是表示 在覆蓋導(dǎo)電層的層間絕緣層上形成的通孔的配置位置的平面圖。
圖38是表示圖32的平面布局的更上層的平面布局的平面圖，是表示 在圖37的層間絕緣層上形成的導(dǎo)電層的圖案的平面圖。
圖39是表示應(yīng)用了實(shí)施方式2的結(jié)構(gòu)的TCAM單元的平面布局的平面圖。
圖40是表示應(yīng)用了實(shí)施方式3的結(jié)構(gòu)的TCAM單元的平面布局的平面圖。
圖41是表示應(yīng)用了實(shí)施方式4的結(jié)構(gòu)的TCAM單元的平面布局的平面圖。
具體實(shí)施例方式
下面，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。 實(shí)施方式l
參照?qǐng)Dl, SRAM是易失性的半導(dǎo)體存儲(chǔ)裝置，該SRAM的存儲(chǔ)器單元 例^口是全CMOS (Complementary Metal Oxide Semiconductor)型的存卡者 器單元。
在該SRAM中，在矩陣(行列)狀地配置的互補(bǔ)型數(shù)據(jù)線 (complementary data line)(位線)BL、 /BL和字線WL的交叉部上配置 有存儲(chǔ)器單元。該存儲(chǔ)器單元以一對(duì)反相電路(inverter c i rcu i t)構(gòu)成
8的觸發(fā)電路(flip flop circuit)和兩個(gè)存取晶體管(access transistor) AT1、 AT2構(gòu)成。通過(guò)該觸發(fā)電路，構(gòu)成了交叉耦合的兩個(gè) 存儲(chǔ)節(jié)點(diǎn)Nl、 N2,構(gòu)成了(High、 L0W)或(Low、 High)的雙穩(wěn)態(tài)。該存儲(chǔ) 器單元只要被提供規(guī)定的電源電壓，就能持續(xù)保持雙穩(wěn)態(tài)。
一對(duì)存取晶體管AT1、 AT2的每一個(gè)例如包括n溝道M0S晶體管(以下， 稱為nM0S晶體管)。存取晶體管ATI的源極/漏極的 一方與存儲(chǔ)節(jié)點(diǎn) (storage node) Nl電連接，源極/漏極的另 一方與位線/BL電連接。此外， 存取晶體管AT2的源極/漏極的一方與存儲(chǔ)節(jié)點(diǎn)N2電連接，源極/漏極的 另一方與位線BL電連接。此外，存取晶體管AT1、 AT2的每一個(gè)的柵極與 字線WL電連接。通過(guò)該字線WL控制存取晶體管AT1、 AT2的導(dǎo)通、非導(dǎo)通 狀態(tài)。
反相電路以一個(gè)激勵(lì)晶體管DT1 (或DT2)和一個(gè)負(fù)載晶體管LT1 (或 LT2)構(gòu)成。
一對(duì)激勵(lì)晶體管DT1、 DT2的每一個(gè)例如由nM0S晶體管構(gòu)成。 一對(duì)激 勵(lì)晶體管DT1、 DT2的每一個(gè)的源極與GND(接地電位)電連接。此外，激 勵(lì)晶體管DT1的漏極與存儲(chǔ)節(jié)點(diǎn)N1電連接，激勵(lì)晶體管DT2的漏極與存儲(chǔ) 節(jié)點(diǎn)N2電連接。進(jìn)而，激勵(lì)晶體管DT1的柵極與存儲(chǔ)節(jié)點(diǎn)N2電連接，激 勵(lì)晶體管DT2的柵極與存儲(chǔ)節(jié)點(diǎn)N1電連接。
一對(duì)負(fù)載晶體管LT1、 LT2的每一個(gè)例如由p溝道M0S晶體管(以下， 稱為pMOS晶體管)構(gòu)成。 一對(duì)負(fù)載晶體管LT1、 LT2的每一個(gè)的源極電連 接到Vdd電源電壓。此外負(fù)載晶體管LTl的漏極電連接到存儲(chǔ)節(jié)點(diǎn)Nl,負(fù) 載晶體管LT2的漏極電連接到存儲(chǔ)節(jié)點(diǎn)N2。此外，負(fù)載晶體管LT1的柵極 與存儲(chǔ)節(jié)點(diǎn)N2電連接，負(fù)載晶體管LT2的柵極與存儲(chǔ)節(jié)點(diǎn)N1電連接。
在對(duì)該存儲(chǔ)器單元寫入數(shù)據(jù)時(shí)，字線WL被選擇而存取晶體管AT1、 AT2成為導(dǎo)通狀態(tài)，通過(guò)對(duì)應(yīng)于所希望的邏輯值向位線對(duì)BL、 /BL強(qiáng)制地 施加電壓，從而設(shè)定為觸發(fā)電路的雙穩(wěn)態(tài)的任一個(gè)。此外，在從該存儲(chǔ) 器單元讀出數(shù)據(jù)時(shí)，使存取晶體管AT1、 AT2成為導(dǎo)通狀態(tài)，存儲(chǔ)節(jié)點(diǎn)N1、 N2的電位傳達(dá)到位線BL、 /BL。
在本實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)中，負(fù)載晶體管LT1的柵極電極 層和負(fù)載晶體管L T 2的漏極區(qū)域通過(guò)共用接觸孔相互電連接，負(fù)載晶體 管LT2的柵極電極層和負(fù)載晶體管LT1的漏極區(qū)域通過(guò)共用接觸孔相互 電連接。以下，對(duì)其結(jié)構(gòu)進(jìn)行說(shuō)明。
9參照?qǐng)D2和圖5，在半導(dǎo)體襯底SB的主表面上，例如形成有包括 STI (shallow Trench Isolation,淺溝槽隔離)的溝才曹隔離結(jié)構(gòu)。該溝 槽隔離結(jié)構(gòu)具有在半導(dǎo)體襯底SB的主表面形成的溝槽隔離用溝TR;和 填充該溝TR內(nèi)的由氧化硅構(gòu)成的填充物TI 。
在通過(guò)該溝槽隔離結(jié)構(gòu)被隔離的半導(dǎo)體襯底SB的主表面上形成有 多個(gè)SRAM存儲(chǔ)器單元。在一個(gè)SRAM存儲(chǔ)器單元區(qū)域MC(圖2中以虛線包圍 的區(qū)域)中，形成有一對(duì)激勵(lì)晶體管DTl、 DT2, —對(duì)存取晶體管AT1、 AH、 以及一對(duì)負(fù)載晶體管LT1、 LT2。
一對(duì)激勵(lì)晶體管DT1、 DT2和一對(duì)存取晶體管AT1、 AT2的每一個(gè)例如 由nM0S晶體管構(gòu)成，在半導(dǎo)體襯底SB的主表面的p型阱區(qū)(well region) PW1、 PW2上形成。此外， 一對(duì)負(fù)載晶體管LT1、 LT2的每一個(gè)例 如由pMOS晶體管構(gòu)成，在半導(dǎo)體襯底SB的主表面的n型阱區(qū)NW內(nèi)形成。
激勵(lì)晶體管DT1具有成為 一對(duì)源極/漏極區(qū)域的 一對(duì)n型雜質(zhì)區(qū)域 NIR、 NIR;和柵極電極層GE1。 一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR的每一個(gè)在p
GEl在一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR夾著的溝道形成區(qū)域上，夾著柵極絕緣 層(未圖示)而形成。
激勵(lì)晶體管DT2具有成為 一對(duì)源極/漏極區(qū)域的 一對(duì)n型雜質(zhì)區(qū)域 NIR、 NIR;和柵極電極層GE2。 一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR的每一個(gè)在p
GE2在一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR夾著的溝道形成區(qū)域上，夾著柵極絕緣 層(未圖示)而形成。
存取晶體管ATI具有成為 一對(duì)源極/漏極區(qū)域的 一對(duì)n型雜質(zhì)區(qū)域 NIR、 NIR;和柵極電極層GE3。 一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR的每一個(gè)在p
GE3在一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR夾著的溝道形成區(qū)域上，夾著柵極絕緣 層(未圖示)而形成。
存取晶體管AT2具有成為一對(duì)源極/漏極區(qū)域的一對(duì)n型雜質(zhì)區(qū)域 NIR、 NIR;和柵極電極層GE4。 一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR的每一個(gè)在p
GE4在一對(duì)n型雜質(zhì)區(qū)域NIR、 NIR夾著的溝道形成區(qū)域上，夾著柵極絕緣 層(未圖示)而形成。負(fù)載晶體管LT1具有成為一對(duì)源極/漏極區(qū)域的一對(duì)p型雜質(zhì)區(qū)域 PIR、 PIR;和柵極電極層GE1。 一對(duì)p型雜質(zhì)區(qū)域PIR、 PIR的每一個(gè)在n
GEl在一對(duì)p型雜質(zhì)區(qū)域PIR、 PIR夾著的溝道形成區(qū)域CHN1上，夾著柵極 絕緣層GI而形成。
負(fù)載晶體管LT2具有成為 一對(duì)源極/漏極區(qū)域的 一對(duì)p型雜質(zhì)區(qū)域 PIR、 PIR;和柵極電極層GE2。 一對(duì)p型雜質(zhì)區(qū)域PIR、 PIR的每一個(gè)在n 型阱區(qū)NW內(nèi)的半導(dǎo)體襯底SB的主表面上相互隔開而形成。柵極電極層 GE2在一對(duì)p型雜質(zhì)區(qū)域PIR、 PIR夾著的溝道形成區(qū)域CHN2上，夾著柵極 絕緣層GI而形成。
激勵(lì)晶體管DT1的漏極區(qū)域和存取晶體管AT 1的 一對(duì)源極/漏極區(qū)域 的一方由同一n型雜質(zhì)區(qū)域NIR形成。此外，激勵(lì)晶體管DT2的漏極區(qū)域 和存取晶體管AT2的一對(duì)源極/漏極區(qū)域的一方由同一n型雜質(zhì)區(qū)域NIR 形成。
激勵(lì)晶體管D T1的柵極電極層G E1和負(fù)載晶體管L T1的柵極電極層 GE1由彼此相同的導(dǎo)電層形成。此外激勵(lì)晶體管DT2的柵極電極層GE2和 負(fù)載晶體管LT2的柵極電極層GE2由彼此相同的導(dǎo)電層形成。
主要參照?qǐng)D5，以與這些晶體管DT1、 DT2、 AT1、 AT2、 LT1、 LT2的 每 一 個(gè)的柵極電極層、源極/漏極區(qū)域相接的方式形成硅化物層 (silicide layer)SCL。此外，以覆蓋這些晶體管DT1、 DT2、 AT1、 AT2、 LT1、 LT2的每一個(gè)的柵極電極層、源極/漏極區(qū)域等的方式在半導(dǎo)體襯 底SB上依次層疊形成有襯墊氮化膜(liner nitride film)LN和層間絕緣 層IIl。這里，層間絕緣層II1例如由氧化硅構(gòu)成。在襯墊氮化膜LN和層 間絕緣層II1上，形成有多個(gè)接觸孔CH1 ~ CH8和多個(gè)共用接觸孔SC1、 SC2。
主要參照?qǐng)D2，具體地，在襯墊氮化膜LN和層間絕緣層II1中，形成 有到達(dá)激勵(lì)晶體管DT1、 DT2的每一個(gè)的源極區(qū)域的接觸孔CH1、 CH2。此 外在襯墊氮化膜LN和層間絕緣層II1中，形成有到達(dá)存取晶體管AT1、 AT2 的每一個(gè)的一對(duì)源極/漏極區(qū)域的一方(激勵(lì)晶體管DT1、 DT2的每一個(gè)的 漏極區(qū)域)的接觸孔CH3、 CH4。此外在襯墊氮化膜LN和層間絕緣層II1中， 形成有到達(dá)存取晶體管AT1、 AT2的每一個(gè)的一對(duì)源極/漏極區(qū)域的另一 方的接觸孔CH5、 CH6。此外，在襯墊氮化膜LN和層間絕緣層II1上，形
ii成有到達(dá)負(fù)載晶體管LT1、 LT2的每一個(gè)的源極區(qū)域的接觸孔CH7、 CH8。
此外，在襯墊氮化膜LN和層間絕緣層II1中，形成有到達(dá)負(fù)載晶體 管LT1的柵極電極層GE1和負(fù)載晶體管LT2的漏極區(qū)域這兩方的共用接觸 孔SC1。此外，在襯墊氮化膜LN和層間絕緣層II1中，形成有到達(dá)負(fù)載晶 體管LT2的柵極電極層GE2和負(fù)載晶體管LT1的漏極區(qū)域這兩方的共用接 觸孔SC2。
主要參照?qǐng)D5，在上述多個(gè)接觸孔CHll CH18和共用接觸孔SC1、 SC2 的每一個(gè)的內(nèi)部中填充有導(dǎo)電層PL1 (圖5)。在層間絕緣層II1上依次層 疊形成有絕緣層BL1和層間絕緣層I12。這里，絕緣層BL1例如由氮化硅、 碳化硅、碳氧化硅、或碳氮化硅構(gòu)成，層間絕緣層II2例如由氧化硅構(gòu) 成。在該絕緣層BL1和層間絕緣層II2上形成有多個(gè)貫通孔，在多個(gè)貫通 孔的每一個(gè)的內(nèi)部埋入有多個(gè)導(dǎo)電層(第 一金屬層)CL1的每一個(gè)。通過(guò) 該多個(gè)導(dǎo)電層CL1構(gòu)成導(dǎo)電層圖案。
主要參照?qǐng)D2，通過(guò)該導(dǎo)電層CLl,從而共用接觸孔SC1內(nèi)的導(dǎo)電層 PL1和接觸孔CH4內(nèi)的導(dǎo)電層PL1電連接。由此負(fù)載晶體管LT1的柵極電極 層GE1、負(fù)載晶體管LT2的漏極區(qū)域、激勵(lì)晶體管DT2的漏極區(qū)域、和存 取晶體管AT2的一對(duì)源極/漏極區(qū)域的 一方電連接
此外，通過(guò)導(dǎo)電層CLl,共用接觸孔SC2內(nèi)的導(dǎo)電層PL1和接觸孔CH3 內(nèi)的導(dǎo)電層PL1電連接。由此，負(fù)載晶體管LT2的柵極電極層GE2、負(fù)載 晶體管LT1的漏極區(qū)域、激勵(lì)晶體管DT1的漏極區(qū)域、和存取晶體管AT1
的 一 對(duì)源極/漏極區(qū)域的 一 方電連接。
此外接觸孔CH1、 CH2、 CH5 CH8的每一個(gè)的內(nèi)部的導(dǎo)電層PL1也個(gè) 別地與導(dǎo)電層CL1電連接。
主要參照?qǐng)D5，在層間絕緣層II2上，依次層疊形成有絕緣層BL2和 層間絕緣層I13。這里，絕緣層BL2例如由氮化硅、碳化硅、碳氧化硅、 或碳氮化硅構(gòu)成，層間絕緣層II3例如由氧化硅構(gòu)成。在該絕緣層BL2和 層間絕緣層II3中形成有多個(gè)通孔VHll ~ VH18 ,以與多個(gè)通孔(via hole)VHll ~ VH18的每一個(gè)連通的方式在層間絕緣層II3的表面上形成 有導(dǎo)電層埋入用的溝。
在多個(gè)通孔VHll ~ VH18的每一個(gè)中埋入有導(dǎo)電層PL2。此外在多個(gè) 導(dǎo)電層埋入用的溝的每一個(gè)中，埋入有多個(gè)導(dǎo)電層(第二金屬層)CL2的 每一個(gè)。通過(guò)該多個(gè)導(dǎo)電層CL2形成有導(dǎo)電層圖案。主要參照?qǐng)D3，經(jīng)由通孔VH13和接觸孔CH5與讀取晶體管AT1的一對(duì) 源極/漏極區(qū)域的另一方電連接的導(dǎo)電層CL2作為位線/BL發(fā)揮功能。此 外，經(jīng)由通孔VH14和接觸孔CH6與存取晶體管AT2的一對(duì)源極/漏極區(qū)域 的另一方電連接的導(dǎo)電層CL2作為位線BL發(fā)揮功能。此外，經(jīng)由通孔VH15 和接觸孔CH7與負(fù)載晶體管LT1的源極區(qū)域電連接、并且經(jīng)由通孔VH16和 接觸孔CH8與負(fù)載晶體管LT2的源極區(qū)域電連接的導(dǎo)電層CL2作為電源線 Vdd發(fā)揮功能。這些位線BL、 /BL和電源線Vdd以沿著圖中的縱方向彼此
并行的方式延伸。
此外通孔VHll、 VH12、 VH17、 VH18的每一個(gè)的內(nèi)部的導(dǎo)電層PU也 個(gè)別地與導(dǎo)電層CL2電連接。
主要參照?qǐng)D5，在層間絕緣層II3上，依次層疊形成有絕緣層BL3和 層間絕緣層I14。這里，絕緣層BL3例如由氮化硅、碳化硅、碳氧化硅、 或碳氮化硅構(gòu)成，層間絕緣層II4例如由氧化硅構(gòu)成。在該絕緣層BL3和 層間絕緣層II4中形成有多個(gè)通孔VH21 ~ VH24,以與多個(gè)通孔VH21 ~ VH24的每一個(gè)連通的方式在層間絕緣層II4的表面上形成有導(dǎo)電層嵌入 用的溝。
在多個(gè)通孔VH21 VH24的每一個(gè)中埋入有導(dǎo)電層(未圖示)。此外在 多個(gè)導(dǎo)電層埋入用的溝的每一個(gè)中，埋入有多個(gè)導(dǎo)電層(第三金屬 層)CL3的每一個(gè)。通過(guò)該多個(gè)導(dǎo)電層CL3形成有導(dǎo)電層圖案。
主要參照?qǐng)D4，經(jīng)由通孔VH21、通孔VH11和接觸孔CH1與激勵(lì)晶體管
孔VH22、通孔VH12和接觸孔CH2與激勵(lì)晶體管DT2的源極區(qū)域電連接的導(dǎo) 電層CL3作為G冊(cè)線發(fā)揮功能。此外，經(jīng)由通孔VH23、通孔VH17和接觸孔 CH9與存取晶體管AT1的柵極電極層GE3電連接、并且經(jīng)由通孔VH24、通 孔VH18和接觸孔CH10與存取晶體管AT2的柵極電4及層GE3電連接的導(dǎo)電 層CL3作為字線WL發(fā)揮功能。這些GND線和字線W 1以沿著圖中的橫方向并 4亍的方式延伸。
接著，對(duì)本實(shí)施方式的半導(dǎo)體裝置中的共用接觸孔附近的結(jié)構(gòu)進(jìn)行 詳細(xì)地說(shuō)明。
參照?qǐng)D6，共用接觸孑LSC1到達(dá)負(fù)載晶體管LT1的柵極電極層GE1和負(fù) 載晶體管LT2的漏極區(qū)域(p型雜質(zhì)區(qū)域)PIR這兩方。此外，共用接觸孔 SC2到達(dá)負(fù)載晶體管LT2的柵極電極層GE2和負(fù)載晶體管LT1的漏極區(qū)域
13(p型雜質(zhì)區(qū)域)PIR這兩方。
在俯視中，柵極電極層GE1具有彼此相向的一方的側(cè)壁E1、 E2和另 一方的側(cè)壁E3、 E4。在俯視中,柵極電極層的GE1共用接觸孔SC1到達(dá)的 部分的一方的側(cè)壁E2，與位于柵極電極層GE1的負(fù)載晶體管LT1的溝道形 成區(qū)域C腿l上的部分的一方的側(cè)壁El的有i想延長(zhǎng)線相比，位于向另一方 的側(cè)壁E3、 E4—側(cè)偏離的位置上。此外在俯一見中，柵極電極層GE1的共 用接觸孔到達(dá)的部分的線寬度D1的中心線(C2-C2線)，相對(duì)于位于柵極 電極層GE1的上述溝道形成區(qū)域CHN1上的部分的線寬度D2的中心線 (C1-C1線)，位于向另一方的側(cè)壁E4—側(cè)偏離的位置上。因此，線寬度 D1變得比線寬度D2短。此外，線寬度D1和線寬度D2以與一方的側(cè)壁E1和 一方的側(cè)壁E3垂直方向的線寬度來(lái)定義。
相對(duì)于上述一方的側(cè)壁El的^f〖i想延長(zhǎng)線Ela的一方的側(cè)壁E2的位置 偏離，是通過(guò)在柵極電極層GE1的共用接觸孔SC1到達(dá)的部分上設(shè)置了缺 口而產(chǎn)生的。也就是說(shuō)，在俯視中，柵極電極層GE1的共用接觸孔SC1到 達(dá)的部分具有如下缺口 ，即該部分的一方的側(cè)壁E2相對(duì)于一方的側(cè)壁E1 的假想延長(zhǎng)線Ela向另一方的側(cè)壁E3—側(cè)后退的方式的缺口 。
此外， 一方的側(cè)壁E2和一方的側(cè)壁E1實(shí)質(zhì)上平行。此外，柵極電極 層GE1的共用接觸孔SC1到達(dá)的部分的另一方的側(cè)壁E4和柵極電極層GE1 的溝道形成區(qū)域C麗1的部分的另一方的側(cè)壁E3實(shí)質(zhì)上位于同一直線上。 此外，在俯視中，優(yōu)選負(fù)載晶體管LT2的漏極區(qū)域(p型雜質(zhì)區(qū)域)PIR的 端部和一方的側(cè)壁E2的最短距離L是5nm以上。
此外，柵極電極層GE2也具有與柵極電極層GE1同樣的結(jié)構(gòu)。
參照?qǐng)D7，在半導(dǎo)體襯底SB上形成p型阱PWl、 PW2, n型阱NW。此外 在半導(dǎo)體襯底SB的主表面上形成溝槽隔離用溝TR，通過(guò)在該溝TR內(nèi)埋入 氧化硅構(gòu)成的填充物TI,形成由STI構(gòu)成的溝槽隔離結(jié)構(gòu)。
參照?qǐng)D8，在半導(dǎo)體襯底SB的主表面上形成柵極絕緣層GI和柵極電 極用導(dǎo)電層GE。在該柵極電極用導(dǎo)電層GE上例如涂敷正型的光刻膠PR。
光掩膜PM的圖案被曝光到該光刻膠PR。該光掩膜PM具有透過(guò)曝光 的光的襯底TS;和在該襯底TS上形成的用于遮蔽曝光的光透過(guò)的遮光圖 案(例如是鉻膜)LS。在該曝光之后，顯影光刻膠PR。
參照?qǐng)D9，通過(guò)上述顯影，被照射曝光的光的光刻膠PR的區(qū)域被除去，光刻膠PR被構(gòu)圖。以該光刻膠PR的圖案為掩膜，對(duì)柵極電極用導(dǎo)電 層GE施加獨(dú)刻。由此，柵極電極用導(dǎo)電層被構(gòu)圖，形成柵極電極層GE1 GE4。之后，通過(guò)灰化(ashing)等除去光刻膠PR的圖案。
參照?qǐng)DIO,通過(guò)將柵極電極層GE1 GE4等作為掩膜對(duì)雜質(zhì)進(jìn)行離子 注入等，在半導(dǎo)體襯底SB的主表面上形成源極/漏極區(qū)域的低濃度區(qū)域。 這時(shí)，分別注入n型雜質(zhì)和p型雜質(zhì)，形成n型的低濃度區(qū)域和p型的低濃 度區(qū)域PIRL。
參照?qǐng)D11 ，以覆蓋柵極電極層GE1 ~ GE4上的方式形成側(cè)壁隔板用的 絕緣層。作為該絕緣層的材料，僅使用氧化硅，或在形成氧化硅后形成 氮化硅也可。之后，實(shí)施整個(gè)面的深腐蝕直到半導(dǎo)體襯底SB的主表面露 出，在柵極電極層GE1 GE4的每一個(gè)側(cè)壁上殘存?zhèn)缺诟舭逵玫慕^緣層， 形成側(cè)壁隔板SW。
通過(guò)將該側(cè)壁隔板SW和柵極電極層GE1 ~ GE4等作為掩膜對(duì)雜質(zhì)進(jìn) 行離子注入等，在半導(dǎo)體襯底SB的主表面上形成源極/漏極區(qū)域的高濃 度區(qū)域。這時(shí)，分別注入n型雜質(zhì)和p型雜質(zhì)，形成n型的高濃度區(qū)域和p 型的高濃度區(qū)域PIRH。
這樣，通過(guò)n型低濃度區(qū)域和高濃度區(qū)域，形成具有LDD(Lightly Doped Drain,輕摻雜漏極)結(jié)構(gòu)的n型的源極/漏極區(qū)域。此外，通過(guò)p 型低濃度區(qū)域P I RL和高濃度區(qū)域PIRH,形成具有LDD結(jié)構(gòu)的p型的源極/ 漏極區(qū)域PIR。
參照?qǐng)D12,在半導(dǎo)體襯底SB的主表面的整個(gè)面上形成高熔點(diǎn)金屬 層，通過(guò)施加熱處理，在柵極電極層GE1 GE4上和半導(dǎo)體襯底SB的主表 面上形成硅化物層SCL。之后，除去沒有成為硅化物的高熔點(diǎn)金屬層的 部分。這里，高熔點(diǎn)金屬的材料可以使用Ni、 Co、 Pt、 Pd、 Hf、 V、 Er、 Ir、 Yb或從中選擇的兩種以上的材料。
參照?qǐng)D13,以覆蓋柵極電極層GE1 GE4、側(cè)壁隔板SW等的方式，在 半導(dǎo)體襯底SB的主表面上依次層疊形成襯墊氮化膜LN和由氧化硅構(gòu)成 的層間絕緣層IIl。
參照?qǐng)D14,在村墊氮化膜LN和層間絕緣層II1上，使用照相制版技 術(shù)和蝕刻技術(shù)形成共用接觸孔SC1、 SC2、接觸孔CH1 CH10等。
這里，共用接觸孔SC1，以到達(dá)負(fù)載晶體管LT1的柵極電極層GE1和成。此外，共用接觸孔SC2，以到達(dá)負(fù)載晶體管LT2的柵極電極層GEZ和成。
參照?qǐng)D15,以將共用接觸孔SC1、 SC2、接觸孔CH1 ~ CH10等埋入的 方式，例如通過(guò)CVD (Chemical Vapor Deposition,化學(xué)氣相沉積)法在 層間絕緣層II1上形成鵠(W)構(gòu)成的導(dǎo)電層。之后，對(duì)導(dǎo)電層進(jìn)行深腐蝕 直到層間絕緣層II1的表面露出。由此，埋入共用接觸孔SC1、 SC2、接 觸孔CH1 ~CH10,形成作為接觸插塞層的導(dǎo)電層PL1。
之后，反復(fù)絕緣層的形成和導(dǎo)電層的形成，制造圖5所示的本實(shí)施
方式的半導(dǎo)體裝置。
接著，對(duì)圖8所述的光掩膜的結(jié)構(gòu)進(jìn)行說(shuō)明。
主要參照?qǐng)D16，在用于對(duì)正型光刻膠進(jìn)行曝光并對(duì)柵極電極層進(jìn)行 構(gòu)圖的光掩膜PM中，以遮光部LS1、 LS2等位于與柵極電極的圖案對(duì)應(yīng)的 位置上的方式形成遮光圖案LS。此外，在正型的情況下，遮光部的尺寸 以相對(duì)于柵極電極層的設(shè)計(jì)值變得稍大的方式進(jìn)行設(shè)計(jì)。因此，相對(duì)于 4冊(cè)才及電極層的設(shè)計(jì)值GE1D、 GE2D，遮光圖案LS的各遮光部LS1 、 LS2的尺 寸設(shè)定得較大。特別是由于在各遮光部LS1、 LS2的每一個(gè)的端部上曝光 的光的蔓延(diffraction)變多，所以在遮光部LS1、 LS2的端部(第三圖 案部分)LSlc、 LS2c中，與其它的部分相比，相對(duì)于柵極電極層的設(shè)計(jì) 值GE1D、 GE2D的圖案尺寸的擴(kuò)大量變大。
在本實(shí)施方式中，遮光部LS1至少具有第一圖案部分LSla;第二 圖案部分LSlb;以及第三圖案部分LSlc。第一圖案部分LSla對(duì)應(yīng)于在負(fù) 載晶體管LT1的溝道形成區(qū)域CHN1上形成的柵極電極層GE1的部分。第三 圖案部分LSlc對(duì)應(yīng)于柵極電極層GEl的共用接觸孔SCl—側(cè)的端部的部 分。此外第二圖案部分LSlb對(duì)應(yīng)于被上述第一圖案部分LSla和第三圖案 部分LSlc夾著的柵極電極層GEl的部分，并且對(duì)應(yīng)于柵極電極層GE1的形 成了缺口的部分。
主要參照?qǐng)D17,在俯視中，遮光部LS1具有彼此相向的一方的側(cè)壁 Ell、 E12A、 E12B和另一方的側(cè)壁E13、 E14A、 E14B。在俯一見中，第二圖 案部分LSlb的一方的側(cè)壁E12A,與第一圖案部分LSla的一方的側(cè)壁Ell 的假想延長(zhǎng)線Ella相比，位于向遮光部LS1的另一方的側(cè)壁一側(cè)的E13、 E14A、 E14B—側(cè)偏離的位置上。此外在俯一見中，第二圖案部分LSlb的線寬度(2 x W12)的中心線(C12-C12線)，相對(duì)于第一圖案部分LSla的線寬 度(2 x W11)的中心線(C11-Cll線)，位于向另一方的側(cè)壁E13、 E14A、 EMB
一側(cè)偏離的位置上。
此外， 一方的側(cè)壁E12A與第三圖案部LSlc的一方的側(cè)壁EUB相比，
位于另一方側(cè)壁E13、 E14A、 E14B—側(cè)的位置上。
根據(jù)本實(shí)施方式，如圖6所示，在俯視中，柵極電極層GE1的一方的 側(cè)壁E2相對(duì)于一方的側(cè)壁El的假想延長(zhǎng)線Ela，位于另一方側(cè)壁E3—側(cè) 的位置上。由此，能夠抑制在共用接觸孔SC1的形成時(shí)發(fā)生開口不良。 以下，對(duì)其進(jìn)刊-說(shuō)明。
假如，如圖18所示，假設(shè)柵極電極層GE1、 GE2的每一個(gè)直線狀地延 伸，不具有缺口的情況。在該情況下，在共用接觸孔形成途中的沿圖18 的XIX-XIX線的概略剖面如圖19所示。參照?qǐng)D19,共用接觸孔通常具有 從開口端部起位置越深開口直徑變得越小的圓錐狀的剖面形狀。因此， 在共用接觸孔SC2貫通層間絕緣層II1到達(dá)襯墊氮化膜LN時(shí)，在共用接觸 孔SC2的底部中露出的襯墊氮化膜LN的蝕刻面積也變小。
此外，在進(jìn)行用于共用接觸孔SC2的形成的蝕刻時(shí)，存在位于柵極 電極層GE1的側(cè)壁上的側(cè)壁隔板SW的突出。因此，沿著側(cè)壁隔板SW的襯 墊氮化膜LN的部分的下端部和共用接觸孔SC2的長(zhǎng)邊方向的緣部的下端 部的距離W1變小。
進(jìn)而由于掩膜的疊合誤差，在共用接觸孔SC2的形成位置從圖19中 以虛線表示的位置起偏離到實(shí)線所示的位置上的情況下，上述距離W1進(jìn) 一步變小。
像這樣在上述距離W1變小的情況下，由于微負(fù)載效應(yīng)，在該距離W1 的部分上產(chǎn)生層間絕緣層111的殘?jiān)Ｔ谠摖顟B(tài)下對(duì)襯墊氮化膜LN進(jìn)行 蝕刻時(shí)，發(fā)生開口不良。
相對(duì)于此，在本實(shí)施方式中，如圖6所示，在俯一見中，在柵極電極 層GE1的共用接觸孔SC1到達(dá)的部分中，該部分的一方的側(cè)壁E2相對(duì)于一 方的側(cè)壁El的假想延長(zhǎng)線Ela向另一方的側(cè)壁E3 —側(cè)后退。關(guān)于柵極電 極層GE2的共用接觸孔SC2到達(dá)的部分也是同樣。由此，如圖20所示，能 夠使沿著側(cè)壁隔板SW的襯墊氮化膜LN的部分的下端部和共用接觸孔SC1 的長(zhǎng)邊方向的緣部的下端部的距離W2比圖19所示的情況增大。因此，在 該距離W2的部分上難以產(chǎn)生殘?jiān)?，能夠抑制共用接觸孔SC1形成時(shí)的開
17口不良。
此外，關(guān)于共用接觸孔SC2也是同樣，能夠抑制開口不良發(fā)生。 實(shí)施方式2
參照?qǐng)D21，本實(shí)施方式的結(jié)構(gòu)與實(shí)施方式l的結(jié)構(gòu)相比，不同點(diǎn)是 一方的側(cè)壁E2相對(duì)于一方的側(cè)壁E1是傾斜地交叉。具體而言， 一方的側(cè) 壁E2相對(duì)于一方的側(cè)壁El的假想延長(zhǎng)線Ela，以越離開溝道形成區(qū)域 CHN1越向另一方側(cè)壁E4—側(cè)后退的方式傾斜， 一方的側(cè)壁E2相對(duì)于一方 的側(cè)壁El的假想延長(zhǎng)線Ela形成角度6 l并交叉。
此外在俯視中，柵極電極層GE1的共用接觸孔SC1到達(dá)的部分的線寬 度D1的中心線(C2-C2線)，相對(duì)于位于柵極電極層GE1的溝道形成區(qū)域 C麗1上的部分的線寬度D2的中心線(C卜Cl線)，位于向另一方的側(cè)壁E4 一側(cè)偏離的位置上。此外，線寬度D1的中心線(C2-C2線)相對(duì)于線寬度 D2的中心線(C1-Cl線)傾斜。再有，線寬度D1和線寬度D2以與一方的側(cè) 壁E1和一方的側(cè)壁E3垂直方向的線寬度定義。
相對(duì)于上述一方的側(cè)壁El的々i想延長(zhǎng)線Ela的一方的側(cè)壁E2的位置 偏離，是通過(guò)在柵極電極層GE1的共用接觸孔SC1到達(dá)的部分上設(shè)置了缺 口而產(chǎn)生的。也就是說(shuō)，在俯視中，柵極電極層GE1的共用接觸孔SC1到 達(dá)的部分具有如下缺口 ，即一方的側(cè)壁E2相對(duì)于一方的側(cè)壁El的^f叚想延 長(zhǎng)線Ela向另一方的側(cè)壁E3—側(cè)后退并傾斜的缺口 。
此外，柵極電極層GE1的共用接觸孔SC1到達(dá)的部分的另一方的側(cè)壁 E4,和4冊(cè)極電極層GE1的溝道形成區(qū)域CHN1上的部分的另 一方的側(cè)壁E3 實(shí)質(zhì)上位于同一直線上。此外，在俯視中，優(yōu)選負(fù)載晶體管LT2的漏極 區(qū)域(p型雜質(zhì)區(qū)域)PIR的端部和一方的側(cè)壁E2的最短距離L是5nm以上。
此外，柵極電極層GE2也具有與柵極電極層GE1同樣的結(jié)構(gòu)。
關(guān)于除此之外的結(jié)構(gòu)，由于與實(shí)施方式l的結(jié)構(gòu)大致相同，對(duì)同一 要素賦予同一附圖標(biāo)記，不重復(fù)其說(shuō)明。
接著，對(duì)用于形成上述柵極電極層的光掩膜的結(jié)構(gòu)進(jìn)行說(shuō)明。
參照?qǐng)D22,在俯^L中，本實(shí)施方式的光掩膜的遮光部LS1具有彼此 相向的一方的側(cè)壁Ell、 E12A、 E12B和另一方的側(cè)壁E13、 E14A、 E14B。 在俯視中，第二圖案部分LSlb的一方的側(cè)壁E12,與第一圖案部分LSla 的一方的側(cè)壁Ell的^f叚想延長(zhǎng)線Ella相比，位于向另 一方的側(cè)壁一側(cè)
18E13、 E14A、 E14B—側(cè)偏離的位置上。此外在俯—見中，第二圖案部分LSlb 的線寬度(2 x W12)的中心線(C12-C12線)，相對(duì)于第一圖案部分LSla的 線寬度(2 xWll)的中心線(C11-Cll線)，位于向另一方的側(cè)壁E13、 E14A、 E14B—側(cè)偏離的位置上。
此外，與一方的側(cè)壁E12相比位于遮光部LS1的前端側(cè)的第三圖案部 LSlc的一方的側(cè)壁E12B,與第二圖案部LSlb的一方的側(cè)壁E12A相比，進(jìn) 一步向另一方的側(cè)壁E13、 EMA、 EMB—側(cè)后退。
關(guān)于除此之外的結(jié)構(gòu)，由于與實(shí)施方式l的結(jié)構(gòu)大致相同，所以對(duì) 同一要素賦予同一附圖標(biāo)記，不重復(fù)其說(shuō)明。
根據(jù)本實(shí)施方式，如圖21所示，在俯視中，在柵極電極層GE1的共 用接觸孔SC1到達(dá)的部分中，該部分的一方的側(cè)壁E2相對(duì)于一方的側(cè)壁 El的^f叚想延長(zhǎng)線Ela向另一方的側(cè)壁E3—側(cè)后退。由此，與實(shí)施方式l同 樣，能夠抑制在共用接觸孔SC 1的形成時(shí)發(fā)生開口不良。
此外，關(guān)于共用接觸孔SC2也是同樣，能夠抑制幵口不良發(fā)生。
實(shí)施方式3
在上述實(shí)施方式1和2中，已經(jīng)說(shuō)明了柵極電極層GE1 (或GE2)的共用 接觸孔SC1 (或SC2)到達(dá)的部分的另一方的側(cè)壁E4，和位于柵極電極層 GE1 (或GE2)的溝道形成區(qū)域C麗1 (或C腦2)上的部分的另 一方的側(cè)壁E3 在同一直線上的情況。但是，本發(fā)明在另一方的側(cè)壁E4和另一方的側(cè)壁 E3位于不同的直線的情況下也能夠應(yīng)用。因此，在實(shí)施方式3和4中說(shuō)明 另一方的側(cè)壁E4和另一方的側(cè)壁E3在不同的直線的情況。
參照?qǐng)D23,本實(shí)施方式的結(jié)構(gòu)與實(shí)施方式l的結(jié)構(gòu)相比，不同點(diǎn)是 另一方的側(cè)壁E4和另一方的側(cè)壁E3位于不同的直線上。
在本實(shí)施方式中，柵極電極層GE1的共用接觸孔SC1到達(dá)的部分的另 一方的側(cè)壁E4，相對(duì)于柵極電極層GE1的溝道形成區(qū)域CHN1上的部分的 另一方的側(cè)壁E3實(shí)質(zhì)上平行地延伸，并且相對(duì)于該另一方的側(cè)壁E3、位 于向一方的側(cè)壁E2 —側(cè)的相反側(cè)偏離的位置上。此外，柵極電極層GE1 的共用接觸孔SCl到達(dá)的部分的線寬度Dl,和柵極電極層GE1的溝道形成 區(qū)域CHN1上的部分的線寬度D2相同也可，不同也可。再有，線寬度D1和 線寬度D2以與一方的側(cè)壁E1和一方的側(cè)壁E3垂直方向的線寬度定義。
此外，柵極電極層GE2也具有與柵極電極層GE1同樣的結(jié)構(gòu)。
19關(guān)于除此之外的結(jié)構(gòu)，由于與實(shí)施方式l的結(jié)構(gòu)大致相同，所以對(duì) 同一要素賦予同一附圖標(biāo)記，不重復(fù)其說(shuō)明。
接著，對(duì)用于形成上述柵極電極層的光掩膜的結(jié)構(gòu)進(jìn)行說(shuō)明。
參照?qǐng)D24,在俯視中，本實(shí)施方式的光掩膜的遮光部LS1具有彼此 相向的一方的側(cè)壁Ell、 E12A、 E12B和另一方的側(cè)壁E13、 E14A、 E14B。 在俯視中，第二圖案部分LSlb的一方的側(cè)壁E12A，與第一圖案部分LSla 的一方的側(cè)壁Ell的假想延長(zhǎng)線Ella相比，位于向遮光部LS1的另一方的 側(cè)壁一側(cè)E13 —側(cè)偏離的位置上。此外在俯視中，第二圖案部分LSlb的 線寬度(2 x W12)的中心線(C12-C12線)，相對(duì)于第一圖案部分LSla的線 寬度(2 x Wll)的中心線(C11-Cll線)，位于向另一方的側(cè)壁E13—側(cè)偏離 的位置上。
此外，第二圖案部LSlb的一方的側(cè)壁E12A，相對(duì)于比該一方的側(cè)壁 E12A位于遮光部LSl的前端側(cè)的第三圖案部LSlc的一方的側(cè)壁E12B，向 另一方的側(cè)壁E14A、 E14B—側(cè)后退。
此外，另一方的側(cè)壁E14A與另一方的側(cè)壁E13相比，位于向一方的 側(cè)壁E12A的相反側(cè)偏離的位置上。此外，另一方的側(cè)壁E14B與另一方的 側(cè)壁E14A相比，位于向一方的側(cè)壁E12A、 E12B的相反側(cè)偏離的位置上。
關(guān)于除此之外的結(jié)構(gòu)，由于與實(shí)施方式l的結(jié)構(gòu)大致相同，所以對(duì) 同一要素賦予同一附圖標(biāo)記，不重復(fù)其說(shuō)明。
根據(jù)本實(shí)施方式，如圖23所示，在俯視中，在柵極電極層GE1的共 用接觸孔SC1到達(dá)的部分中，該部分的一方的側(cè)壁E2相對(duì)于一方的側(cè)壁 El的々i想延長(zhǎng)線Ela向另一方的側(cè)壁E3—側(cè)后退。由此，與實(shí)施方式l同 樣，能夠抑制在共用接觸孔SC 1的形成時(shí)發(fā)生開口不良。
此外，關(guān)于共用接觸孔SC2也是同樣，能夠抑制開口不良發(fā)生。
實(shí)施方式4
參照?qǐng)D25，本實(shí)施方式的結(jié)構(gòu)與實(shí)施方式2的結(jié)構(gòu)相比，不同點(diǎn)是 另一方的側(cè)壁E4和另一方的側(cè)壁E3在不同的直線上，以及一方的側(cè)壁E2 和另 一方的側(cè)壁E4的每一個(gè)相對(duì)于一方的側(cè)壁E1和另 一方的側(cè)壁E3的 每一個(gè)傾存牛。
在本實(shí)施方式中，柵極電極層GE1的共用接觸孔SC1到達(dá)的部分的一 方的側(cè)壁E2，相對(duì)于柵極電極層GE1的溝道形成區(qū)域CHN1上的部分的一方的側(cè)壁El,以越從溝道形成區(qū)域CHN1離開越向另一方的側(cè)壁E4—側(cè)后 退的方式傾斜。
此外柵極電極層GE1的共用接觸孔SC1到達(dá)的部分的另一方的側(cè)壁 E4 ，相對(duì)于柵極電極層GE1的溝道形成區(qū)域C麗1上的部分的另 一方的側(cè) 壁E3，以越從溝道形成區(qū)域CHN1離開越向一方的側(cè)壁E2的相反側(cè)后退的 方式傾斜。此外，柵極電極層GE1的共用接觸孔SC1到達(dá)的部分的線寬度 D1,和柵極電極層GE1的溝道形成區(qū)域C腦1上的部分的線寬度D2相同也 可，不同也可。再有，線寬度D2以與一方的側(cè)壁E1和一方的側(cè)壁E3垂直 方向的線寬度定義，線寬度D1以與一方的側(cè)壁E2和一方的側(cè)壁E4垂直方
向的線寬度定義。
此外，柵極電極層GE2也與柵極電極層GE1具有同樣的結(jié)構(gòu)。
關(guān)于除此之外的結(jié)構(gòu)，由于與實(shí)施方式2的結(jié)構(gòu)大致相同，對(duì)同一 要素賦予同一附圖標(biāo)記，不重復(fù)其說(shuō)明。接著，對(duì)用于形成上述柵極電極層的光掩膜的結(jié)構(gòu)進(jìn)行說(shuō)明。
參照?qǐng)D26，本實(shí)施方式的光掩膜的遮光部LSl,在俯視中，具有 彼此相向的一方的側(cè)壁Ell、 E12A、 E12B和另一方的側(cè)壁E13、 E14A E14C。在俯視中，第二圖案部分LSlb的一方的側(cè)壁E12A,與第一圖案部 分LSla的一方的側(cè)壁Ell的假想延長(zhǎng)線Ella相比，位于向遮光部LS1的另 一方的側(cè)壁一側(cè)E13 —側(cè)偏離的位置上。此外在俯;現(xiàn)中，第二圖案部分 LSlb的線寬度(2 x W12)的中心線(C12-C12線)，相對(duì)于第一圖案部分 LSla的線寬度(2 x Wll)的中心線(C11-C11線)，位于向另一方的側(cè)壁E13 一側(cè)偏離的位置上。
此外，比一方的側(cè)壁E12A位于遮光部LS1的前端側(cè)的第三圖案部 LSlc的一方的側(cè)壁E12B,與第二圖案部LSlb的一方的側(cè)壁E12A相比，進(jìn) 一步向另一方的側(cè)壁E13—側(cè)后退。
此外，另一方的側(cè)壁E14A與另一方的側(cè)壁E13相比，位于向一方的 側(cè)壁E12A—側(cè)的相反側(cè)偏離的位置上。此外，另一方的側(cè)壁E14C與另一 方的側(cè)壁E14A相比，位于向一方的側(cè)壁E12A —側(cè)的相反側(cè)偏離的位置 上。此外，另一方的側(cè)壁E14B與另一方的側(cè)壁E14C相比，位于向一方的 側(cè)壁E12 A的 一 側(cè)的相反側(cè)偏離的位置上。
關(guān)于除此之外的結(jié)構(gòu)，由于與實(shí)施方式l的結(jié)構(gòu)大致相同，對(duì)同一 要素賦予同一附圖標(biāo)記，不重復(fù)其說(shuō)明。根據(jù)本實(shí)施方式，如圖25所示，在俯視中，在柵極電極層GE1的共 用接觸孔SC1到達(dá)的部分中，該部分的一方的側(cè)壁E2相對(duì)于一方的側(cè)壁 El的假想延長(zhǎng)線Ela向另一方的側(cè)壁E3—側(cè)后退。由此，與實(shí)施方式l同 樣，能夠抑制在共用接觸孔SC1的形成時(shí)開口不良發(fā)生。
此外，關(guān)于共用接觸孔SC2也是同樣，能夠抑制開口不良發(fā)生。
在本實(shí)施方式中，說(shuō)明了共用接觸孔到達(dá)一方的負(fù)載晶體管的柵極 電極層和另 一 方的負(fù)載晶體管的漏極區(qū)域的結(jié)構(gòu)，但是是共用接觸孔到 達(dá)其它的晶體管的柵極電極層和其它的雜質(zhì)區(qū)域的結(jié)構(gòu)也可。
此外，雖然作為具有共用接觸孔的元件說(shuō)明了SRAM,但是只要具有 共用接觸孔，本發(fā)明也可以應(yīng)用于SRAM以外的元件。
此外，雖然對(duì)構(gòu)成SRAM的各晶體管是MOS晶體管的情況進(jìn)行了說(shuō)明， 但本發(fā)明并不限定于M0S晶體管，能夠應(yīng)用于絕緣柵型場(chǎng)效應(yīng)晶體管。
(多個(gè)SRAM存儲(chǔ)器單元的配置)
圖27所示的各存儲(chǔ)器單元MC的結(jié)構(gòu)與圖2 ~圖6所示的存儲(chǔ)器單元 的結(jié)構(gòu)大致相同。
參照?qǐng)D27,圖27中在X方向上相鄰的存儲(chǔ)器單元MC的每一個(gè)，具有
相對(duì)于彼此之間的假想的單元邊界線而彼此線對(duì)稱的平面布局。而且， 在該X方向上相鄰的存儲(chǔ)器單元MC彼此共有柵極電極層GE3和GE4的一 方。也就是說(shuō)，在X方向上相鄰的一方的存儲(chǔ)器單元MC的柵極電極層GE3 和另一方的存儲(chǔ)器單元MC的柵極電極層GE3成為整體的導(dǎo)電層，或在X方 向上相鄰的一方的存儲(chǔ)器單元MC的柵極電極層GE4和另一方的存儲(chǔ)器單 元MC的柵極電極層GE4成為整體的導(dǎo)電層
此外，在圖27中在Y方向上相鄰的存儲(chǔ)器單元MC的每一個(gè)，具有相 對(duì)于彼此之間的假想的單元邊界線而彼此線對(duì)稱的平面布局。而且，在 該Y方向上相鄰的存儲(chǔ)器單元MC中，存取晶體管ATl的源極/漏極區(qū)域 NIR、負(fù)載晶體管LT2的源極區(qū)域PIR、以及激勵(lì)晶體管DT2的源極區(qū)域NIR 的每一個(gè)通過(guò)單一的雜質(zhì)區(qū)域構(gòu)成，或存取晶體管AT2的源極/漏極區(qū)域 NIR、負(fù)載晶體管LT1的源極區(qū)域PIR、以及激勵(lì)晶體管DT1的源極區(qū)域NIR 的每一個(gè)通過(guò)單一的雜質(zhì)區(qū)域構(gòu)成。
此外在Y方向上相鄰的存儲(chǔ)器單元MC中，柵極電極層GE2的另一方的 側(cè)壁E3、 E4在俯一見中彼此相向，或柵極電極層GE1的另一方的側(cè)壁E3、
22E4在俯一見中彼此相向
以柵極電極層GE2的另 一方的側(cè)壁E3 、 E4在俯視中彼此相向的方式 在Y方向上相鄰的一對(duì)存儲(chǔ)器單元MC中的一方的存儲(chǔ)器單元MC的柵極電 極層GE2的一方的側(cè)壁E1、和另一方的存儲(chǔ)器單元MC的柵極電極層GE2的 一方的側(cè)壁El的間隔LE2a,比該一方的存儲(chǔ)器單元MC的柵極電極層GE2 的一方的側(cè)壁E2、和另一方的存儲(chǔ)器單元MC的柵極電極層GE2的一方的 側(cè)壁E2的間隔LEla大。
此外，以柵極電極層GE1的另一方的側(cè)壁E3、 E4在俯視中彼此相向 的方式在Y方向上相鄰的一對(duì)存儲(chǔ)器單元MC中的一方的存儲(chǔ)器單元MC的 柵極電極層GE1的一方的側(cè)壁E1、和另一方的存儲(chǔ)器單元MC的柵極電極 層GE1的一方的側(cè)壁E1的間隔，也比該一方的存儲(chǔ)器單元MC的柵極電極 層GE1的一方的側(cè)壁E2、和另一方的存儲(chǔ)器單元MC的柵極電極層GE1的一 方的側(cè)壁E2的間隔大。
再有，除此之外的存儲(chǔ)器單元MC的結(jié)構(gòu)與圖2 圖6所述的存儲(chǔ)器單
元的結(jié)構(gòu)大致相同，因此省略其說(shuō)明。
此外，如圖28所示上述的以兩行兩列配置的SRAM存儲(chǔ)器單元的結(jié)構(gòu) 也能夠同樣地應(yīng)用到的實(shí)施方式2的結(jié)構(gòu)中，此外如圖"所示也能夠同 樣地應(yīng)用到的實(shí)施方式3的結(jié)構(gòu)中，此外如圖30所示也能夠同樣地應(yīng)用 到的實(shí)施方式4的結(jié)構(gòu)中。
再有，在圖29和圖30所示的結(jié)構(gòu)中，以柵極電極層GE2的另一方的 側(cè)壁E3、 E4在俯視中彼此相向的方式，在Y方向上相鄰的一對(duì)存儲(chǔ)器單 元MC中的一方的存儲(chǔ)器單元MC的柵極電極層GE2的另一方的側(cè)壁E3、和 另 一方的存儲(chǔ)器單元MC的柵極電極層GE2的另 一方的側(cè)壁E3的間隔 LE2b，比該一方的存儲(chǔ)器單元MC的柵極電極層GE2的另一方的側(cè)壁E4和 另 一 方的存儲(chǔ)器單元MC的柵極電極層GE2的 一方的側(cè)壁E4的間隔LEIb 大。
此外，以柵極電極層GE1的另一方的側(cè)壁E3、 E4在俯視中彼此相向 的方式，在Y方向上相鄰的一對(duì)存儲(chǔ)器單元MC中的一方的存儲(chǔ)器單元MC 的柵極電極層GE1的另一方的側(cè)壁E3、和另一方的存儲(chǔ)器單元MC的柵極 電極層GE1的另一方的側(cè)壁E3的間隔，也比該一方的存儲(chǔ)器單元MC的柵 極電極層GE1的另一方的側(cè)壁E4和另一方的存儲(chǔ)器單元MC的柵極電極層 G E1的另 一 方的側(cè)壁E 4的間隔大。如上所述，在多個(gè)SRAM存儲(chǔ)器單元的配置結(jié)構(gòu)中，通過(guò)將實(shí)施方式 1 ~ 4的任一個(gè)的柵極電極層的形狀組合，如圖27 - 30所示，在俯-魄中， 在柵極電極層GE1的共用接觸孔SC1到達(dá)的部分中，該部分的一方的側(cè)壁 E2相對(duì)于一方的側(cè)壁E1的假想延長(zhǎng)線向另 一方的側(cè)壁E3 —側(cè)后退。由 此，能夠抑制在共用接觸孔SC 1的形成時(shí)發(fā)生開口不良。
此外，關(guān)于共用接觸孔SC2也是同樣，能夠抑制開口不良發(fā)生。
(向內(nèi)容可尋址存儲(chǔ)器的應(yīng)用)
上述的實(shí)施方式l ~ 4的結(jié)構(gòu)，也能夠應(yīng)用到在存儲(chǔ)部具有SRAM存儲(chǔ) 器單元的結(jié)構(gòu)的內(nèi)容可尋址存儲(chǔ)器單元(CAM: Content Addressable Memory)。下面，作為內(nèi)容可尋址存儲(chǔ)器單元，以容納3值數(shù)據(jù)的內(nèi)容可 尋址存儲(chǔ)器單元、即TCAM(Ternary CAM)為例進(jìn)行說(shuō)明。
首先關(guān)于TCAM單元的電路結(jié)構(gòu)及其工作進(jìn)行說(shuō)明。
參照?qǐng)D31, TCAM單元包含數(shù)據(jù)存儲(chǔ)部MR,容納檢索候補(bǔ)數(shù)據(jù)；以 及檢索部SR,比較該檢索候補(bǔ)數(shù)據(jù)和檢索數(shù)據(jù)SL、 /SL，按照該比較結(jié) 果驅(qū)動(dòng)匹配線(match line)ML。
數(shù)據(jù)存儲(chǔ)部MR包含兩個(gè)存儲(chǔ)器單元(X1單元和Y1單元)。該X1單元和 Y1單元具有SRAM存儲(chǔ)器單元的結(jié)構(gòu)。由于X1單元和Y1單元雙方具有彼此 相同的結(jié)構(gòu)，并且具有與圖1所述的SRAM存儲(chǔ)器單元相同的結(jié)構(gòu)，所以 在圖31中的X1單元和Y1單元中，對(duì)與圖1的SRAM存儲(chǔ)器單元對(duì)應(yīng)的部分
賦予相同的附圖標(biāo)記，省略其說(shuō)明。
在該TCAM單元中，通過(guò)利用兩個(gè)存儲(chǔ)器單元X1、 Yl，從而能夠容納 3值數(shù)據(jù)。
檢索部SR包含對(duì)X1單元設(shè)置的M0S晶體管TQ1和TQ2;對(duì)應(yīng)于Y1單 元設(shè)置的M0S晶體管TQ3和TQ4。 M0X晶體管TQ1和TQ2在匹配線ML和接地節(jié) 點(diǎn)之間串聯(lián)連接。M0S晶體管TQ1的柵極與X1單元的存儲(chǔ)節(jié)點(diǎn)N2連結(jié)。MOS 晶體管TQ2在柵極接收檢索候補(bǔ)數(shù)據(jù)位SL。
M0S晶體管TQ3和TQ4串聯(lián)連接到匹配線ML和接地節(jié)點(diǎn)之間。MOS晶體 管TQ3的柵極與Y1單元的存儲(chǔ)節(jié)點(diǎn)N2連結(jié)。MOS晶體管T(H在柵極接收檢 索數(shù)據(jù)的反轉(zhuǎn)位/SL。
X1單元和Y1單元能夠按照字線驅(qū)動(dòng)信號(hào)WLX和WLY,個(gè)別地設(shè)定該存 儲(chǔ)數(shù)據(jù)。如下所述，該TCAM單元實(shí)現(xiàn)3值狀態(tài)。(1) 在X1單元的存儲(chǔ)節(jié)點(diǎn)N2為H電平(邏輯高電平)、Yl單元的存儲(chǔ) 節(jié)點(diǎn)N2為L(zhǎng)電平(邏輯低電平)時(shí)
在該情況下，如果檢索數(shù)據(jù)位(以下，僅稱為檢索數(shù)據(jù))SL是H電平 的話，M0S晶體管TQ1和TQ2—起導(dǎo)通，匹配線ML放電。在X1單元中容納 檢索候補(bǔ)數(shù)據(jù)的反轉(zhuǎn)數(shù)據(jù)。因此，在該狀態(tài)中，是未命中狀態(tài)(miss hit state)。另一方面，如果檢索數(shù)據(jù)SL是L電平的話，M0S晶體管TQ2是非 導(dǎo)通狀態(tài)，此外M0S晶體管TQ3也是非導(dǎo)通狀態(tài)。因此，在該狀態(tài)下匹配 線ML不放電，維持預(yù)充電電壓電平。該狀態(tài)是檢索數(shù)據(jù)和存儲(chǔ)數(shù)據(jù)一致 的命中狀態(tài)(hit state)。
(2) 在X1單元的存儲(chǔ)節(jié)點(diǎn)N1為L(zhǎng)電平、Y1單元的存儲(chǔ)節(jié)點(diǎn)N2為H電平
時(shí)
在該情況下，如果檢索數(shù)據(jù)SL是H電平的話，補(bǔ)充的檢索數(shù)據(jù)/SL是 H電平。因此，MOS晶體管TQ3和TQ4—起導(dǎo)通，匹配線ML放電。檢索數(shù)據(jù) /SL是補(bǔ)充的檢索數(shù)據(jù)。因此，在該狀態(tài)中，是未命中狀態(tài)。另一方面， 如果檢索數(shù)據(jù)SL是H電平的話，補(bǔ)充的檢索數(shù)據(jù)/SL是L電平。因此，MOS 晶體管TQ4變?yōu)榉菍?dǎo)通狀態(tài)，此外M0S晶體管TQ1也是非導(dǎo)通狀態(tài)。因此， 匹配線ML維持預(yù)充電電壓狀態(tài)。因此，該狀態(tài)是命中狀態(tài)。
(3) 在X1單元和Y1單元的存儲(chǔ)節(jié)點(diǎn)N2均是L電平時(shí) 在該狀態(tài)中，M0S晶體管TQ1和TQ3均是非導(dǎo)通狀態(tài)。因此，匹配線
ML與檢索數(shù)據(jù)SL的邏輯值無(wú)關(guān)，維持預(yù)充電電壓電平。因此，通過(guò)該狀 態(tài)能夠?qū)z索數(shù)據(jù)SL實(shí)現(xiàn)"自由選取狀態(tài)(don't care state)"。
(4) 在X1單元和Y1單元的存儲(chǔ)節(jié)點(diǎn)N2均是H電平時(shí) 在該狀態(tài)下，按照檢索數(shù)據(jù)SL的邏輯值，M0S晶體管TQ1和TQ2的路
徑、和MOS晶體管TQ3和TQ4的路徑的一方導(dǎo)通，匹配線ML放電。因此， 與檢索數(shù)據(jù)無(wú)關(guān)總是被指定為未命中狀態(tài)，因此該狀態(tài)通常被作為禁止 狀態(tài)。
如上所述，該TCAM單元能夠?qū)Π瑺顟B(tài)(1)的H數(shù)據(jù)存儲(chǔ)、狀態(tài)(2) 的L數(shù)據(jù)存儲(chǔ)、以及狀態(tài)(3)的自由選取狀態(tài)的3值數(shù)據(jù)進(jìn)行存儲(chǔ)。
接著，對(duì)將實(shí)施方式l的結(jié)構(gòu)應(yīng)用到圖31所示的電路結(jié)構(gòu)中的TCAM 單元的平面布局進(jìn)行說(shuō)明。
圖33表示通過(guò)元件隔離結(jié)構(gòu)被電氣式隔離的活性區(qū)域和在該活性 區(qū)域中形成的雜質(zhì)區(qū)域。圖34表示在圖33的平面布局中追加了柵極電極層的結(jié)構(gòu)。圖35表示在覆蓋柵極電極層等的層間絕緣層上形成的共用接 觸孔和通常的接觸孔的配置位置。圖36表示在圖35的層間絕緣層上形成 的導(dǎo)電層的圖案。
參照?qǐng)D32和圖33,通過(guò)在形成有p型阱區(qū)PWl、 PW2和n型阱區(qū)NW的半
導(dǎo)體襯底的表面上有選擇地形成元件隔離結(jié)構(gòu)，從而在半導(dǎo)體襯底的表 面上多個(gè)活性區(qū)域互相電氣式隔離。在位于p型阱區(qū)PWl、 PW2內(nèi)的各活 性區(qū)域中形成有n型雜質(zhì)區(qū)域NIR,在位于n型阱區(qū)冊(cè)內(nèi)的各活性區(qū)域中
形成有P型雜質(zhì)區(qū)域PIR。
N型雜質(zhì)區(qū)域NIR構(gòu)成nMOS晶體管的源極/漏極區(qū)域，在一對(duì)n型雜質(zhì) 區(qū)域NIR之間夾著p型溝道形成區(qū)域C麗。此外，p型雜質(zhì)區(qū)域PIR構(gòu)成pMOS 晶體管的源極/漏極區(qū)域，在一對(duì)p型雜質(zhì)區(qū)域PIR之間夾著n型溝道形成 區(qū)域CHN1或CHN2。
參照?qǐng)D32和圖34,在溝道形成區(qū)域CHN、 CHN1、 CHN2上分別形成有 柵極電極層GE1 GE6。數(shù)據(jù)存儲(chǔ)部MR中的X1單元和Y1單元內(nèi)的柵極電極 層GE1 ~ GE4的平面形狀和平面布局與圖2所述的實(shí)施方式1的SRAM存儲(chǔ) 器單元同樣。
在檢測(cè)部SR中，通過(guò)一對(duì)n型雜質(zhì)區(qū)域NIR和柵極電才及層GE2構(gòu)成 nMOS晶體管TQl,通過(guò)一對(duì)n型雜質(zhì)區(qū)域NIR和柵極電極層GE5構(gòu)成nM0S晶 體管TQ2。此外，通過(guò)一對(duì)n型雜質(zhì)區(qū)域NIR和4冊(cè)極電極層GE2構(gòu)成nMOS晶 體管TQ3，通過(guò)一對(duì)n型雜質(zhì)區(qū)域NIR和柵極電極層GE6構(gòu)成nM0S晶體管 TQ4。
nM0S晶體管TQl的柵極電極層GE2通過(guò)與Xl單元的負(fù)載晶體管LT2和 激勵(lì)晶體管DT2的各柵極電極層GE2是整體的導(dǎo)電層而形成。此外，nMOS 晶體管TQ3的柵極電極層GE2通過(guò)與X2單元的負(fù)載晶體管LT2和激勵(lì)晶體 管DT2的各柵極電極層GE2是整體的導(dǎo)電層形成。
參照?qǐng)D32和圖35，以覆蓋元件隔離結(jié)構(gòu)、活性區(qū)域和柵極電極層上 的方式形成層間絕緣層(未圖示)，在該層間絕緣層中形成有共用接觸孔 SC1、 SC2和通常的接觸孔CH1 ~ CH15。
數(shù)據(jù)存儲(chǔ)部MR中的X1單元和Y1單元內(nèi)的共用接觸孔SC1、 SC2和通常 的接觸孔CH1 ~ CH10的平面布局與圖2所述的實(shí)施方式l的SRAM存^f渚器單 元同樣。
在檢索部SR中接觸孔CH11到達(dá)nMOS晶體管TQ1的源極/漏極區(qū)域
26NIR,接觸孔CH12到達(dá)nMOS晶體管TQ3的源極/漏極區(qū)域NIR。此外，接觸 孔CH13到達(dá)nMOS晶體管TQ2的柵極電極層GE5，接觸孔CH14到達(dá)nMOS晶體 管TQ4的柵極電極層GE6。此外，接觸孔CH15到達(dá)以nMOS晶體管TQ3和TQ4 共有的源極/漏極區(qū)域NIR 。
參照?qǐng)D32和圖36，在形成有共用接觸孔SC1、 SC2和接觸孔CH1 ~ CH10 的層間絕緣層上形成有構(gòu)圖為規(guī)定形狀的導(dǎo)電層CL1 。
數(shù)據(jù)存儲(chǔ)部MR中的X1單元和Y1單元內(nèi)的導(dǎo)電層CL1的平面形狀和平 面布局與圖2所述的實(shí)施方式1的SRAM存儲(chǔ)器單元同樣。
在才企索部SR中，以電連接單元X1的接觸孔CH2和接觸孔CH11的方式 形成有導(dǎo)電層CL1。此外，以電連接單元X2的接觸孔CH2和接觸孔CH12的 方式形成有導(dǎo)電層CL1。
此外，與接觸孔CH13電連接的導(dǎo)電層CL1、與接觸孔CH14電連接的 導(dǎo)電層CLl,與和接觸孔CH15電連接的導(dǎo)電層CL1相互隔離地形成。
圖37和圖38是依次表示在圖32的平面布局的更上層的平面布局的 平面圖。再有，圖37表示在覆蓋導(dǎo)電層的層間絕緣層上形成的通孔的配 置位置。圖38表示在圖37的層間絕緣層上形成的導(dǎo)電層的圖案。
參照?qǐng)D37,以覆蓋導(dǎo)電層CL1上的方式形成有層間絕緣層(未圖示)， 在該層間絕緣層上形成有通孔VHll、 VH13~ 18和VH31 ~ 35。
數(shù)據(jù)存儲(chǔ)部MR中的Xl單元和Yl單元內(nèi)的通孔VHll、 VH13 ~ 18的平面 布局與圖3所示的實(shí)施方式1的SRAM存儲(chǔ)器單元同樣。
在檢索部SR中，通孔VH31到達(dá)用于電連接接觸孔CH11和接觸孔CH2 的導(dǎo)電層CL1。通孔VH32到達(dá)用于電連接接觸孔CH12和接觸孔CH2的導(dǎo)電 層CL1。通孔VH33到達(dá)用于電連接到接觸孔CH13的導(dǎo)電層CL1，通孔VH34 到達(dá)用于電連接到接觸孔CH14的導(dǎo)電層CL1，通孔VH35到達(dá)用于電連接 到接觸孔CH15的導(dǎo)電層CL1。
參照?qǐng)D38,在形成有通孔VHll ~ 18和VH31 ~ 35的層間絕緣層上形成 有構(gòu)圖為規(guī)定形狀的導(dǎo)電層CL2。
數(shù)據(jù)存儲(chǔ)部MR中的X1單元和Y1單元內(nèi)的導(dǎo)電層CL2的平面形狀和平 面布局與圖3所述的實(shí)施方式1的SRAM存儲(chǔ)器單元同樣。
在檢索部SR中，形成有由電連接到通孔VH33的導(dǎo)電層CL2構(gòu)成的檢 索數(shù)據(jù)線SL。此外，形成有由電連接到通孔VH34的導(dǎo)電層CL2構(gòu)成的補(bǔ) 充的檢索數(shù)據(jù)線/SL。檢索數(shù)據(jù)線SL和補(bǔ)充的檢索數(shù)據(jù)線/SL彼此平行地延伸。
此外，與電連接到通孔VH31的導(dǎo)電層CL2和電連接到通孔VH32的導(dǎo) 電層CL2，與電連接到通孔VH35的導(dǎo)電層CL2相互隔離地形成。
這樣，構(gòu)成了將實(shí)施方式l的結(jié)構(gòu)應(yīng)用到圖31所示的電路結(jié)構(gòu)的 TCAM單元的平面布局。
此外，對(duì)上述的TCAM單元的平面布局結(jié)構(gòu)，也同樣能夠應(yīng)用圖39所 示的實(shí)施方式2的結(jié)構(gòu)，此外也同樣能夠應(yīng)用圖40所示的實(shí)施方式3的結(jié) 構(gòu)，此外也同樣能夠應(yīng)用圖41所示的實(shí)施方式4的結(jié)構(gòu)。
如上所述，在內(nèi)容可尋址存儲(chǔ)器單元的結(jié)構(gòu)中，通過(guò)對(duì)實(shí)施方式l ~ 4的任一個(gè)的柵極電極層的形狀進(jìn)行組合，如圖32和圖39 41所示，在 俯視中，在柵極電極層GE1的共用接觸孔SC1到達(dá)的部分中，該部分的一 方的側(cè)壁E2相對(duì)于一方的側(cè)壁E1的假想延長(zhǎng)線向另 一方的側(cè)壁E3 —側(cè) 后退。由此，能夠抑制在共用接觸孔SC1形成時(shí)的蝕刻時(shí)發(fā)生開口不良。
此外，關(guān)于共用接觸孔SC2也是同樣，能夠抑制發(fā)生開口不良。
本發(fā)明特別有利于應(yīng)用到具有到達(dá)柵極電極層和雜質(zhì)區(qū)域雙方的 共用接觸孔的半導(dǎo)體裝置和用于該柵極電極層的構(gòu)圖的光掩膜。
對(duì)本發(fā)明詳細(xì)地進(jìn)行了說(shuō)明，但這只是為了舉例表示，并不是限定， 可以很明確地理解本發(fā)明的范圍是通過(guò)本發(fā)明的技術(shù)方案所要求的范 圍來(lái)解釋的。
權(quán)利要求
1. 一種半導(dǎo)體裝置，其中，具備半導(dǎo)體襯底(SB)，具有主表面；雜質(zhì)區(qū)域(PIR)，在所述主表面上形成；絕緣柵型場(chǎng)效應(yīng)晶體管(LT1，LT2)，在所述半導(dǎo)體襯底上形成；絕緣層(II1)，在所述雜質(zhì)區(qū)域和所述絕緣柵型場(chǎng)效應(yīng)晶體管上形成，所述絕緣柵型場(chǎng)效應(yīng)晶體管包含一對(duì)源極/漏極區(qū)域(PIR)，在所述主表面上形成；以及柵極電極層(GE1，GE2)，經(jīng)由柵極絕緣層(GI)在所述一對(duì)源極/漏極區(qū)域夾著的溝道形成區(qū)域(CHN1，CHN2)上形成，所述絕緣層具有到達(dá)所述柵極電極層和所述雜質(zhì)區(qū)域這兩方的共用接觸孔(SC1，SC2)，所述柵極電極層在俯視中具有彼此相向的一方的側(cè)壁(E1，E2)和另一方的側(cè)壁(E3，E4)，在俯視中，所述柵極電極層的所述共用接觸孔到達(dá)的部分的所述一方的側(cè)壁(E2)，與位于所述柵極電極層的所述溝道形成區(qū)域上的部分的所述一方的側(cè)壁(E1)的假想延長(zhǎng)線(E1a)相比，位于向所述另一方的側(cè)壁(E3，E4)一側(cè)偏離的位置上，并且，在俯視中，所述柵極電極層的所述共用接觸孔到達(dá)的部分的線寬度的中心線(C2-C2)，相對(duì)于位于所述柵極電極層的所述溝道形成區(qū)域上的部分的線寬度的中心線(C1-C1)，位于偏離的位置上。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，所述共用接觸孔(SC1， SC2)到達(dá)的部分的所述柵極電極層(GE1, GE2)的所述另一方的側(cè)壁(E4),與所述溝道形成區(qū)域(CHN1, CHN2 ) 上的所述柵極電極層(GE1, GE2)的所述另一方的側(cè)壁(E3)位于同一 直線上。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，所述共用接觸孔到達(dá)的部分的所述柵極電極層的所述另 一 方的側(cè) 壁(E4),與所述溝道形成區(qū)域上的所述柵極電極層的所述另一方的側(cè) 壁(E3)位于不同的直線上。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，在俯視中，所述共用接觸孔到達(dá)的部分的所述柵極電極層的所述一 方的側(cè)壁(E2),相對(duì)于所述溝道形成區(qū)域上的所述柵極電極層的所述一方的側(cè)壁(El )平行。
5. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，在俯視中，所述共用接觸孔到達(dá)的部分的所述柵極電極層的所述一 方的側(cè)壁(E2),相對(duì)于所述溝道形成區(qū)域上的所述柵極電極層的所述 一方的側(cè)壁(El )傾斜。
6. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，分別包含所述雜質(zhì)區(qū)域及所述絕緣柵型場(chǎng)效應(yīng)晶體管的第一和第 二存儲(chǔ)器單元，以所述第一存儲(chǔ)器單元的所述柵極電極層的所述另一方 的側(cè)壁、和所述第二存儲(chǔ)器單元的所述柵極電極層的所述另一方的側(cè)壁 在俯視中為相向的方式彼此相鄰地配置，位于所述第一存儲(chǔ)器單元的所述柵極電極層的所述溝道形成區(qū)域 上的部分的所述一方的側(cè)壁(El)、和位于所述第二存儲(chǔ)器單元的所述 柵極電極層的所述溝道形成區(qū)域上的部分的所述一方的側(cè)壁(El)的間 隔(LE2a),比所述第一存儲(chǔ)器單元的所述柵極電極層(GE1, GE2 )的 所述共用接觸孔(SCI, SC2)到達(dá)的部分的所述一方的側(cè)壁(E2)、和 所述第二存儲(chǔ)器單元的所述柵極電極層的所述共用接觸孔到達(dá)的部分 的所述一方的側(cè)壁(E2)的間隔(LEla)大。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，所述雜質(zhì)區(qū)域和所述絕緣柵型場(chǎng)效應(yīng)晶體管構(gòu)成內(nèi)容可尋址存儲(chǔ) 器單元。
8. —種光掩膜(PM),在權(quán)利要求l所述的半導(dǎo)體裝置的制造方法 中用于所述柵極電極層(GE1, GE2)的構(gòu)圖，其中，具有襯底(TS),透過(guò)曝光的光；遮光膜圖案(LS),在所述襯 底上形成，遮蔽所述曝光的光的透過(guò)，所述遮光膜圖案具有第一圖案部分(LSla, LS2a),對(duì)應(yīng)于在所 述溝道區(qū)域(C麗l, CHN2)上形成的所述柵極電極層的部分；以及第二 圖案部分(LSlb, LS2b),與所述第一圖案部分相比位于所述共用接觸 孔(SC1， SC2 ) —側(cè)，在俯視中，所述遮光膜圖案具有彼此相向的一方的側(cè)壁(Ell, E12A) 和另一方的側(cè)壁(E13, E14A),在俯視中，所述第二圖案部分的所述一方的側(cè)壁(E12A),與所述 第一圖案部分的所述一方的側(cè)壁(E11)的假想延長(zhǎng)線(Ella)相比，位于向所述遮光膜圖案的所述另一方的側(cè)壁(E13、 E14A) —側(cè)偏離的 位置上，并且，在俯視中，所述第二圖案部分的線寬度的中心線(C12-C12)，相 對(duì)于所述第一圖案部分的線寬度的中心線(C11-C11)，位于偏離的位 置上。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置和光掩膜，其中，共用接觸孔(SC1，SC2)到達(dá)柵極電極層(GE1，GE2)和漏極區(qū)域PIR這兩方。在俯視中，柵極電極層(GE1，GE2)的一方的側(cè)壁E2與一方的側(cè)壁(E1)的假想延長(zhǎng)線(E1a)相比位于向另一方的側(cè)壁(E4)一側(cè)偏離的位置上。在俯視中，柵極電極層(GE1，GE2)的共用接觸孔(SC1，SC2)到達(dá)的部分的線寬度(D1)的中心線(C2-C2)，相對(duì)于位于柵極電極層(GE1，GE2)的溝道形成區(qū)域(CHN1，CHN2)上的部分的線寬度(D2)的中心線(C1-C1)，位于偏離的位置上。由此，能夠得到可以抑制共用接觸孔的開口不良的半導(dǎo)體制造和光掩膜。
文檔編號(hào)G03F1/00GK101471345SQ20081018863
公開日2009年7月1日 申請(qǐng)日期2008年12月25日 優(yōu)先權(quán)日2007年12月28日
發(fā)明者竹內(nèi)雅彥 申請(qǐng)人:株式會(huì)社瑞薩科技