專利名稱：信號傳送電路、顯示數(shù)據處理裝置和顯示裝置的制作方法
技術領域：
本發(fā)明涉及一種用于傳送信號的電路、顯示數(shù)據處理裝置以及包括該信號 傳送電路的顯示裝置。
背景技術：
通常，提供用于信號配線連接電路的緩沖電路以在電路之間精確地傳送信 號的邏輯電平或者防止電流回流。緩沖電路與高電平電源配線以及低電平電源 配線連接。將要傳送的信號輸入到緩沖電路的輸入端子。而且，將信號將要被 傳送到的電路連接到從緩沖電路的輸出端子延伸的信號配線。例如，在顯示面 板驅動裝置中，將顯示數(shù)據信號輸入至緩沖電路的輸入端子，同時，將用于以 預定時序鎖存顯示數(shù)據信號的鎖存電路的多個級連接到從緩沖電路的輸出端 子延伸的信號配線。在該緩沖電路中，當輸入至輸入端子的信號從低電平走向高電平時，將電 流從高電平電源配線提供至緩沖電路的輸出端子。因此，緩沖電路的負載電容 (信號配線的電容、連接至信號配線的電路的電容等)被充電，從而傳送高電 平信號。相反，當輸入信號從高電平走向低電平時，將電流從緩沖電路的輸出端子提取(extract)到低電平電源配線。因此，緩沖電路的負載電容被放電， 從而傳送低電平信號。而且，高電平電源配線和低電平電源配線也都具有電阻。因此，當由緩沖 電路執(zhí)行充電操作時，在高電平電源配線中產生電壓下降(所謂的IR下降)。 當由緩沖電路執(zhí)行放電操作時，在低電平電源配線中產生電壓增加。因此，由 于由緩沖電路執(zhí)行的充電或者放電操作而在電源配線中產生電壓變化。近年來，隨著電路封裝密度增加，集成電路中的信號配線數(shù)量或者連接到 各條信號配線的電路數(shù)量趨于增加。例如，對顯示面板的較高分辨率存在日益 增加的需求。在顯示面板驅動裝置中，用于傳送顯示數(shù)據信號的信號配線數(shù)量 或者連接到信號配線的鎖存電路數(shù)量增加。因此，緩沖電路的負載電容增加，
從而需要提高緩沖電路的電流驅動性能(即，需要增加流經緩沖電路的充電或 放電電流量)。因此，由于緩沖電路的充電或者放電而產生的電源配線的電壓 變化量增加，這將導致電磁千擾(EMI)惡化。另外，由于電源配線的電壓變 化量大，很難增加運行頻率。特別地，在諸如液晶顯示器、有機電致發(fā)光顯示器、無機電致發(fā)光顯示器、FED (場發(fā)光顯示器)、表面?zhèn)鲗щ娮影l(fā)射器顯示器(SED) 、 PDP (等離子體 顯示面板)等的顯示面板中，由于強調EMI很重要，所以強烈希望解決上述問 題。發(fā)明內容為了解決上述問題，本發(fā)明的目的是降低電源配線的電壓變化。根據本發(fā)明的一個方面，一種用于傳送輸入至輸入節(jié)點的信號的信號傳送 電路，包括第一輸入/輸出電路和第二輸入/輸出電路，其均具有連接至輸入節(jié) 點的輸入端子，從第一輸入/輸出電路的輸出端子延伸的第一信號配線，從第 二輸入/輸出電路的輸出端子延伸的第二信號配線，提供第一電壓的第一電源 配線，以及提供低于第一電壓的第二電壓的第二電源配線。第一和第二輸入/ 輸出電路均根據輸入信號的極性選擇第一和第二電源配線中的任何一個以輸 出輸出信號，并且具有下述特性中的任何一個，即輸出與輸入信號極性相同的 輸出信號的第一特性，以及輸出與輸入信號極性相反的輸出信號的第二特性。 第一和第二輸入/輸出電路具有彼此不同的特性。在該信號傳送電路中，當改變輸入至輸入節(jié)點的信號極性時，第一和第二 輸入/輸出電路執(zhí)行彼此相反的操作。例如，第一輸入/輸出電路執(zhí)行充電操作， 而第二輸入/輸出電路執(zhí)行放電操作。因此，由第一和第二輸入/輸出電路引起 的電壓變化分別出現(xiàn)在不同的電源配線中。從而，負載電容的充電和放電由執(zhí) 行各自的反向操作的第一和第二輸入/輸出電路共同分擔，從而使得降低第一 和第二電源配線的電壓變化成為可能。根據本發(fā)明的另一方面， 一種用于傳送輸入至輸入節(jié)點的信號的信號傳送 電路，包括第一輸入/輸出電路和第二輸入/輸出電路，其均具有連接至輸入節(jié) 點的輸入端子，從第一輸入/輸出電路的輸出端子延伸的第一信號配線，從第 二輸入/輸出電路的輸出端子延伸的第二信號配線，為第一信號配線設置的第
三輸入/輸出電路，提供第一電壓的第一電源配線，以及提供低于第一電壓的 第二電壓的第二電源配線。第一、第二和第三輸入/輸出電路均根據輸入信號 的極性選擇第一和第二電源配線中的任何一個以輸出輸出信號。第一和第二輸 入/輸出電路具有下述特性中的任何一個，即輸出與輸入信號極性相同的輸出 信號的第一特性，以及輸出與輸入信號極性相反的輸出信號的第二特性。第一 和第二輸入/輸出電路具有相同的特性。第三輸入/輸出電路具有第二特性。在該信號傳送電路中，當改變輸入至輸入節(jié)點的信號極性時，第三輸入/ 輸出電路執(zhí)行與第一和第二輸入/輸出電路相反的操作。從而負載電容的充電 和放電由第一、第二和第三輸入/輸出電路共同分擔，從而使得降低第一、第 二和第三電源配線的電壓變化成為可能。根據本發(fā)明的另一方面， 一種用于傳送輸入至輸入節(jié)點的信號的信號傳送 電路，包括具有連接至輸入節(jié)點的輸入端子的第一輸入/輸出電路，從第一輸 入/輸出電路的輸出端子延伸的信號配線，為信號配線設置的第二輸入/輸出電 路，提供第一電壓的第一電源配線，以及提供低于第一電壓的第二電壓的第二 電源配線。第一和第二輸入/輸出電路均根據輸入信號的極性選擇第一和第二 電源配線中的任何一個以輸出輸出信號。第一輸入/輸出電路具有下述特性中 的任何一個，即輸出與輸入信號極性相同的輸出信號的第一特性，以及輸出與 輸入信號極性相反的輸出信號的第二特性。第二輸入/輸出電路具有第二特性。在該信號傳送電路中，當改變輸入至輸入節(jié)點的信號極性時，第二輸入/ 輸出電路執(zhí)行與第一輸入/輸出電路相反的操作。因此負載電容的充電和放電 由第一和第二輸入/輸出電路共同分擔，從而使得降低第一和第二電源配線的 電壓變化成為可能。


圖1是根據本發(fā)明第一實施例的信號傳送電路的結構圖；圖2是圖1的緩沖電路和反相電路的示例性結構圖；圖3是描述圖1的信號傳送電路的操作的信號波形圖；圖4是圖1的信號傳送電路的變型圖；圖5是描述圖4的信號傳送電路操作的信號波形圖；圖6是根據本發(fā)明第二實施例的信號傳送電路的結構圖； 圖7是描述圖6的信號傳送電路操作的信號波形圖；圖8是圖6的信號傳送電路的變型圖；圖9是根據本發(fā)明第三實施例的信號傳送電路的結構圖；圖10是描述圖9的信號傳送電路操作的信號波形圖；圖11是根據本發(fā)明第四實施例的信號傳送電路的結構圖；圖12是圖11的控制信號發(fā)生電路的示例性結構圖；圖13是描述圖11的信號傳送電路操作的信號波形圖；圖14是根據本發(fā)明第五實施例的信號傳送電路的結構圖；圖15是描述圖14的控制信號發(fā)生電路的示例性結構圖；圖16是描述圖14的信號傳送電路操作的信號波形圖；圖17是描述采用各實施例的信號傳送電路的示例性顯示裝置圖；圖18是描述鎖存電路和電平移位電路之間的連接圖；圖19是示出圖18的電平移位電路的示例性結構圖。
具體實施方式
下面將參考附圖對本發(fā)明的實施例進行說明。 (第一實施例)圖l示出了根據本發(fā)明第一實施例的信號傳送電路的結構。這里，信號傳 送電路1用作將顯示數(shù)據信號DATA傳送給顯示面板驅動裝置中的鎖存電路12 的數(shù)據總線。該信號傳送電路1包括緩沖電路101、反相電路102、信號配線 L1和L2、高電平電源配線H朋以及低電平電源配線LLL。緩沖電路101和反 相電路102都具有輸入端子，該輸入端子連接至輸入有顯示數(shù)據信號DATA的 輸入節(jié)點Nl。信號配線Ll從緩沖電路101的輸出端子延伸，而信號配線L2 從反相電路102的輸出端子延伸。因此，信號傳送電路1的信號通路從作為分 叉點的輸入節(jié)點Nl被分叉為信號配線Ll和L2。高電平電源配線H冊為例如 從提供高電平電壓的高電平電源端子延伸的鋁配線。低電平電源配線LLL為例 如從提供低于高電平電壓的低電平電壓的低電平電源端子延伸的鋁配線。在圖1中，除信號傳送電路外，顯示面板驅動裝置還包括多個移位電路 11、多個鎖存電路12以及多個鎖存電路13。移位電路11構成移位寄存器。各移位電路11與內部時鐘信號CLK同步，
順序地將脈沖信號從前一級傳送到下一級。因此，起始脈沖信號STE被順序移位。各鎖存電路12與來自相應的移位電路11的脈沖信號同步，鎖存來自與之 連接的信號配線的顯示數(shù)據信號DATA。各鎖存電路13與第二鎖存信號SSS同 步，鎖存由相應的鎖存電路12保持的顯示數(shù)據信號DATA，并輸出表示一個像 素的亮度等級的數(shù)字信號0UT。因此，從所有鎖存電路13同時輸出數(shù)字信號 0UT。而且，盡管在圖l中沒有示出，但在一般的顯示面板驅動裝置中，對于 各鎖存電路13，還設置有電平移位電路和數(shù)模轉換電路。電平移位電路轉換 來自相應的鎖存電路13的數(shù)字信號OUT的電壓電平。數(shù)模轉換電路輸出具有 下述電壓值的灰度級電壓，該電壓值取決于來自相應的電平移動電路的數(shù)字信 號。因此，從顯示面板驅動裝置并行地輸出多個灰度級電壓。要注意的是，在圖1中，為了簡化起見，假設顯示面板驅動裝置包括100 級移位電路11、 100級鎖存電路12和100級鎖存電路13。還假設第1級到第 50級鎖存電路12與信號配線Ll連接，第51級到第100級鎖存電路12與信 號配線L2連接。而且，為了將由反相電路102反相的顯示數(shù)據信號DATA返回 到原始極性，還為第51級到第100級鎖存電路12的每一級設置反相電路14。圖2示出了圖1的緩沖電路101和反相電路102的內部結構。緩沖電路 101包括兩個反向部分111和112。將晶體管電容，例如，主要是反相部分112 的柵電容等增加至反相部分111的輸出端。另一方面，將信號配線L1的配線 電容或者與信號配線Ll連接的鎖存電路12的電容增加至反相部分112的輸出 端。反向部分lll的負載電容(由反相部分lll充電或者放電的電容)要小于 反向部分112的負載電容，因此，將反向部分lll的電流驅動性能(在充電或 者放電期間流過的充電或者放電電流量)設計得比反向部分U2的電流驅動性 能小。特別地，包括在反向部分lll中的晶體管111P和111N具有比包括在反 向部分112中的晶體管112P和111N小的W/L (溝道寬度和溝道長度的比率)。 因此，在緩沖電路101中，充電或者放電電流或者直通電流主要產生在反相部 分112中。接下來，參考圖3說明圖1的信號傳送電路1的操作。 當顯示數(shù)據信號DATA從低電平轉向高電平時，緩沖電路101執(zhí)行充電操 作。特別地，在緩沖電路101中，將電流從高電平電源配線HHH提供給緩沖電 路101的輸出端在，從而緩沖電路101的負載電容(信號配線Ll的配線電容
以及與信號配線L1連接的鎖存電路12的電容)被充電。因而，緩沖電路101的輸出S101從低電平轉向高電平。而且，電源配線HHH的電壓VH由于充電操 作而變化。另一方面，反相電路102執(zhí)行放電操作。特別地，在反相電路102 中，將電流從反相電路102的輸出端子提取到低電平電源配線LLL，從而反相 電路102的負載電容(信號配線L2的配線電容以及與信號配線L2連接的鎖存 電路12的電容)被放電。因而，反相電路102的輸出S102從高電平轉向低電 平。而且，低電平電源配線LLL的電壓VL由于放電操作而變化。
相反，當顯示數(shù)據信號DATA從高電平轉向低電平時，緩沖電路101執(zhí)行 放電操作，而反相電路102執(zhí)行充電操作。
當以這種方式轉變顯示數(shù)據信號DATA的極性(邏輯電平)時，緩沖電路 101和反相電路102執(zhí)行彼此相反的操作。換言之，由緩沖電路101引起的電 壓變化和由反相電路102引起的電壓變化發(fā)生在彼此不同的各自的電源配線 中。
而且，整個信號通路的負載電容被分配給緩沖電路101和反相電路102。 因此，能夠使緩沖電路101和反相電路102中每一個的電流驅動性能小于利用 單個緩沖電路或者單個反相電路為整個信號通路的負載電容充電或者放電時 的電流驅動性能，從而能夠減小由緩沖電路101和反相電路102引起的電源配 線的電壓變化。例如，當緩沖電路101和反相電路102具有相等的負載電容時， 緩沖電路101和反相電路102中每一個的電流驅動性能能夠減半，因此電源配 線HHH和LLL中每一個的電壓變化量能夠減半。
如上所述，負載電容的充電和放電由緩沖電路101和反相電路102共同分 擔，并且緩沖電路101和反相電路102執(zhí)行彼此相反的操作，從而使得降低電 源配線朋H和LLL中每一個的電壓變化成為可能。因此，能夠減小EM工，從而 能夠增加運行頻率。此外，由于能夠抑制電源布線的電壓變化，所以能夠使電 源配線HHH和LLL都更薄。
(第一實施例的變型)如圖4所示，信號傳送電路1還可以包括反相電路103和104。反相電路 103為信號配線Ll設置，反相電路104為信號配線L2設置。要注意的是，這 里假設第26級至50級鎖存電路12連接至緩沖電路101和反相電路103之間 的信號配線Ll，第51級至75級鎖存電路12連接至反相電路102和104之間
的信號配線L2。而且，為了將被反相電路103反相的顯示數(shù)據信號DATA返回 到原始極性，為第1級到第25級鎖存電路12中的每一個設置反相電路14。 另一方面，由于由反相電路104將被反相電路102反相的顯示數(shù)據信號DATA 返回到原始極性，所以不為第76級到第100級鎖存電路12中的任何一個設置 反相電路14。其它部件與圖1中的類似。因此，通過進一步設置反相電路103和104，每一級的負載電容被進一步 降低。例如，當緩沖電路101以及反相電路102、 103和104具有相等的負載 電容時，每一級的負載電容為整個信號通路負載電容的1/4。換言之，緩沖電 路101以及反相電路102、103和104中每一個的電路驅動性能能夠降低到1/4 倍。接下來參考圖5說明圖4的信號傳送電路1的操作。當顯示數(shù)據信號DATA從低電平轉向高電平時，緩沖電路101的輸出S101 從低電平轉向高電平，從而反相電路103執(zhí)行放電操作。因此，反相電路103 的輸出S103從高電平轉向低電平。另一方面，反相電路102的輸出S102從高 電平轉向低電平，從而反相電路104執(zhí)行充電操作。因而，反相電路104的輸 出S104從低電平轉向高電平。而且，當顯示數(shù)據信號DATA從高電平轉向低電 平時，緩沖電路101執(zhí)行放電操作，并且此后，反相電路103執(zhí)行充電操作。 另一方面，反相電路102執(zhí)行充電操作，并且此后，反相電路104執(zhí)行放電操 作。因而，基本上是在反相電路102開始充電或者放電操作的同時，緩沖電路 101開始充電或者放電操作。另一方面，由于反相電路102中的延遲或者反相 電路102和104之間的信號配線L2中的配線延遲，反相電路104開始充電或 者放電操作相對于反相電路102的操作具有延遲。特別地，當顯示數(shù)據信號 DATA的極性改變時，緩沖電路101和反相電路104執(zhí)行相同的操作，但是這 些操作以不同的時序開始。因此，由緩沖電路101和反相電路104引起的電壓 變化發(fā)生在相同的電源配線中，但電壓變化的峰值不具有相同的時序。這同樣 適用于反相電路102和103。如上所述，當負載電容的充電和放電還被反相電路103和104共同分擔時， 電壓變化能夠分布在相同的電源配線中，從而使得電源配線朋H和LLL中每一 個的電壓變化進一步降低成為可能。
與圖1的結構相比，在圖4的信號傳送電路1中，能夠降低緩沖電路101以及反相電路102、 103和104中每一個的電流驅動性能，因此能夠減小每一 電路的尺寸。特別地，即使在形成緩沖電路101和反相電流102的區(qū)域小從而 不使緩沖電路101和反相電路102的電流驅動性能足夠大時，通過在不用的區(qū) 域中形成反相電路103和104能夠補充電流驅動性能。要注意的是，如果設置反相電路103和104中的至少一個，則電壓變化能 夠分布在相同的電源配線中。而且，當反相電路103和104被替換成緩沖電路 時，能夠獲取類似的效果。特別地，通過將輸入/輸出電路增加給信號配線Ll 和L2或者二者之一，能夠獲取上述效果。這里，輸入/輸出電路指的是緩沖電 路和反相電路，它們根據輸入至該電路的輸入端子的信號極性而選擇電源配線 朋H和LLL中的任何一個，并且輸出輸出信號。而且，可以為信號配線L1和 L2設置單級輸入/輸出電路和多級輸入/輸出電路。隨著輸入/輸出電路級數(shù)的 增加，能夠減少每級的負載電容。此外，為信號配線Ll和L2設置的輸入/輸 出電路的級數(shù)可以相同或者不同。 (第二實施例)圖6示出了根據本發(fā)明第二實施例的信號傳送電路的結構圖。信號傳送電 路2包括緩沖電路201而不是圖4的反相電路102。而且，從緩沖電路201輸 出的顯示數(shù)據信號DATA不被反相，從而不為第51級到第75級鎖存電路12 中的任何一級設置反相電路14。另一方面，為了使被反相電路104反相的顯 示數(shù)據信號DATA返回到原始極性，為第76級到第100級鎖存電路12中的每 一個設置反相電路14。其它部件與圖4中的相同。接下來，參考圖7對圖6的信號傳送電路2的操作進行說明。 當顯示數(shù)據信號DATA從低電平轉向高電平時，緩沖電路201的輸出S201 從低電平轉向高電平，從而反相電路104執(zhí)行放電操作。因而，反相電路104 的輸出S104從高電平轉向低電平。而且，當顯示數(shù)據信號DATA從高電平轉向 低電平時，緩沖電路201執(zhí)行放電操作，并且此后，反相電路104執(zhí)行充電操 作。由于由緩沖電路101和201以及反相電路103和104中每一個執(zhí)行的充電 或者放電操作，電源配線H朋的電壓VH和電源配線LLL的電壓VL發(fā)生變化。 這里，由緩沖電路101和201引起的電壓變化在同一電源配線中基本上同時發(fā)
生。但是，與將單級緩沖電路或者單級反相電路用于為整個信號通路的負載電 容充電或者放電時相比，每一級的負載電容要小些。因此，即使疊加由緩沖電 路101和201引起的電壓變化，該電壓變化量也小。這同樣適用于反相電路102和104。如上所述，負載電容的充電和放電由緩沖電路101和201以及反相電路 103和104共同分擔，并且反相電路103和104執(zhí)行的操作與緩沖電路101和 201的相反，從而能夠減小電源配線HHH和LLL的電壓變化。要注意的是，如果設置反相電路103和104中的至少一個，能夠獲得減小 電壓變化的效果。而且，即使當緩沖電路101和201中的每一個被替換成反相 電路時，也能夠獲取相似的效果。此外，如圖8所示，除了反相電路103和104之外，還可以將反相電路 202和203分別增加至信號配線L1和L2。而且，可以增加緩沖電路。 (第三實施例)圖9示出了根據本發(fā)明第三實施例的信號傳送電路的結構圖。信號傳送電 路3包括緩沖電路301、信號配線L3和反相電路302。緩沖電路301的輸入端 子與輸入節(jié)點Nl相連接。信號配線L3從緩沖電路301的輸出端子延伸。反相 電路302為信號配線L3設置。其它部分與圖1中的類似。接下來，參考圖10對圖9的信號傳送電路3的操作進行說明。 當顯示數(shù)據信號DATA的極性改變時，反相電路302開始與緩沖電路301 相反的操作，其滯后于由緩沖電路301執(zhí)行的充電或者放電操作。因此，緩沖 電路301的輸出S301被改變，并且此后，反相電路302的輸出S302被改變。 在這種情況下，由緩沖電路301和反相電路302引起的電壓變化發(fā)生在各自不 同的電源配線中。而且，信號配線L3被反相電路302分割開來。因此，與將單級緩沖電路 或者單級反相電路用于使信號配線Ll充電或者放電時相比，能夠使緩沖電路 301和反相電路302的電壓變化小一些。如上所述，負載電容的充電和放電由緩沖電路301和反相電路302共同分 擔，并且反相電路302執(zhí)行與緩沖電路301相反的操作，從而能夠減小電源配 線HHH和LLL的電壓變化。要注意的是，即使當緩沖電路301被替換成反相電路時，反相電路302
執(zhí)行反相操作，從而使得獲取類似的效果成為可能。而且，可以將緩沖電路或 者反相電路增加至信號配線L3。 (第四實施例)圖11示出了根據本發(fā)明第四實施例的信號傳送電路的結構圖。除圖1的部件之外，信號傳送電路4還包括控制信號發(fā)生電路401和邏輯電路402。 邏輯電路402 (控制電路)具有信號供給模式和電壓固定模式，在信號供給模 式下將顯示數(shù)據信號DATA傳遞到輸入節(jié)點Nl，以及在電壓固定模式下將輸入 節(jié)點N1處的電壓固定在低電平。根據來自控制信號發(fā)生電路401的控制信號 S401對運行模式進行切換。圖12示出了圖11的控制信號發(fā)生電路401的示例性結構?？刂菩盘柊l(fā)生 電路401包括延遲部分411和觸發(fā)器412。由例如一組觸發(fā)器形成的延遲部分 411將從第100級移位電路11輸出的脈沖信號P100延遲幾個時鐘，并輸出該 結果作為復位信號Q411。觸發(fā)器412使其自己的輸出(控制信號S401)與起 始脈沖信號STR同步地轉為高電平，并且當復位信號Q411轉到高電平時，使 該控制信號S401轉到低電平。接下來，參考圖13對圖11的信號傳送電路4的操作進行說明。 在時刻tl，起始脈沖信號STR被輸入到第一級移位電路11和控制信號發(fā) 生電路401，從而控制信號S401從低電平轉向高電平，并且因此，邏輯電路 402將顯示數(shù)據信號DATA傳遞到輸入節(jié)點Nl。從而，經由緩沖電路101和反 相電路102將顯示數(shù)據信號DATA分別傳送到信號配線Ll和L2。第一級鎖存 電路12與來自第一級移位電路11的脈沖信號Pl同步地鎖存顯示數(shù)據信號 DATA。在時刻tl到時刻t2的時間周期期間，與內部時鐘信號CLK同步地從第一 級移位電路11按順序傳送起始脈沖信號STR。分別從第2級到第99級移位電 路11連續(xù)地輸出脈沖信號P2,…P99。在時刻t2，從第100級移位電路11 輸出脈沖信號PIOO。從而，第1級到第100級鎖存電路12完成對顯示數(shù)據信 號DATA的鎖存。當從第100級移位電路11輸出脈沖信號P100開始經過了幾個時鐘時(時 刻t3)，復位信號Q411上升，從而在控制信號發(fā)生電路401中，控制信號S401 從高電平轉向低電平。因此，邏輯電路402將輸入節(jié)點N1處的電壓固定在低電平。接著，在時刻t4，將起始脈沖信號STR再次輸入到第一級移位電路11和 控制信號發(fā)生電路401，從而重復時刻tl到t3的步驟。如上所述，通過在信號無需被傳送到信號配線Ll和L2中的每一個的時間 周期期間固定輸入節(jié)點Nl處的電壓，可以防止緩沖電路101和反相電路102 的誤操作，從而能夠減少緩沖電路101和反相電路102中的電流消耗。要注意的是，在控制信號發(fā)生電路401中，可以取代起始脈沖信號STR 而將與起始脈沖信號STR相關的信號(特別的，從輸出脈沖信號P100到輸入 起始脈沖信號STR的期間上升的脈沖信號)輸入到觸發(fā)器412的時鐘端子。而 且，可以將來自第100級移位電路11的脈沖信號P100直接輸入到觸發(fā)器412 的復位端子，而不經由延遲部分411。此外，還可以設置計數(shù)器電路，以使來 自計數(shù)器電路的信號而不是來自移位電路11的脈沖信號輸入到觸發(fā)器412。 特別地，在100級鎖存電路12中一級也沒有執(zhí)行鎖存處理(在圖13中，從脈 沖信號P100下降到脈沖信號Pl上升的時間周期)的整個或者部分時間周期期 間，邏輯電路402可以轉向電壓固定模式。要注意的是，在第1級鎖存電路 12開始鎖存處理到第100級鎖存電路12完成鎖存處理的時間周期期間，邏輯 電路402的運行模式需要被設置為信號供給模式。而且，控制信號發(fā)生電路401的結構不局限于圖12的結構。例如，在控 制信號發(fā)生電路401中，即使用RS鎖存電路代替觸發(fā)器412，也能夠產生控 制信號S401。而且，即使用選擇性地輸出顯示數(shù)據信號DATA和低電平電源配 線LLL的電壓的選擇電路替換邏輯電路402，也能夠獲得類似的效果。特別地， 這樣的選擇電路在控制信號S40為高電平的時間周期期間選擇并且輸出顯示 數(shù)據信號DATA，而在控制信號S401為低電平的時間周期期間選擇并且輸出低 電平電源配線LLL的電壓。此外，本實施例的控制信號發(fā)生電路401和邏輯電路402也可以應用于圖 4、 6、 8和9的信號傳送電路。(第五實施例)圖14示出了根據本發(fā)明第五實施例的信號傳送電路的結構圖。除圖1 的部件之外，信號傳送電路5還包括控制信號發(fā)生電路501以及邏輯電路502A 和502B。
邏輯電路502A (第一控制電路)具有信號供給模式和電壓固定模式，在 信號供給模式下將輸入至輸入節(jié)點N1的信號傳遞給緩沖電路101的輸入端子， 并且在電壓固定模式下將緩沖電路101的輸入端子處的電壓固定在低電平。根 據來自控制信號發(fā)生電路501的控制信號S501A對運行模式進行切換。邏輯電路502B (第二控制電路)具有信號供給模式和電壓固定模式，在 信號供給模式下將輸入至輸入節(jié)點N1的信號傳遞給反相電路102的輸入端子， 并且在電壓固定模式下將反相電路102的輸入端子處的電壓固定在低電平。根 據來自控制信號發(fā)生電路501的控制信號S501B對運行模式進行切換。圖15示出了圖14的控制信號發(fā)生電路501的示例性結構。除圖12的部 件之外，控制信號發(fā)生電路501還包括觸發(fā)器511。觸發(fā)器511使其自己的輸 出(控制信號S501A)與起始脈沖信號STR同步地轉為高電平，并且當接收到 從第53級移位電路11輸出的脈沖信號P53時，使該控制信號S501A轉到低電 平。而且這里，觸發(fā)器412從第48級移位電路11接收脈沖信號P48，而不是 起始脈沖信號STR。并且使其自己的輸出(控制信號S501B)與脈沖信號P48 同歩地轉為高電平。接下來，參考圖16對圖14的信號傳送電路5的操作進行說明。在時刻tl，將起始脈沖信號STR輸入到第一級移位電路11和控制信號發(fā) 生電路501，使得控制信號S501A從低電平轉向高電平，并且因此，邏輯電路 502A將顯示數(shù)據信號DATA傳遞到緩沖電路101。從而，經由緩沖電路101將 顯示數(shù)據信號DATA傳送到信號配線Ll。另一方面，由于控制信號S501B保持 在低電平，所以邏輯電路502B繼續(xù)將反相電路102的輸入端子處的電壓固定 在低電平。在時刻t2，第48級移位電路11輸出脈沖信號P48，使得控制信號S501B 從低電平轉向高電平，并且因此，邏輯電路502B將顯示數(shù)據信號DATA傳遞到 反相電路102。從而，經由反相電路102也將顯示數(shù)據信號DATA傳送到信號 配線L2。在時刻t3,第50級移位電路11輸出脈沖信號P50，使得第50級鎖存電 路12執(zhí)行鎖存操作。從而，連接到信號配線Ll的50級鎖存電路12都完成了 鎖存處理。接下來，在時刻t4，第51級移位電路11輸出脈沖信號P51，使得第51
級鎖存電路12與脈沖信號P51同步地鎖存來自信號配線L2的顯示數(shù)據信號 DATA。在時刻t5，第53級移位電路11輸出脈沖信號P53，使得控制信號S501A 從高電平轉向低電平，并且因此，邏輯電路502A將緩沖電路101的輸入端子 處的電壓固定在低電平。在時刻t6，第100級移位電路11輸出脈沖信號PIOO。從而，第1級到第 100級鎖存電路12都完成了對顯示數(shù)據信號DATA的鎖存。在時刻t7,在控制信號發(fā)生電路501中，復位信號Q411上升，使得控制 信號S501B從高電平轉向低電平。從而，邏輯電路502B將反相電路102的輸 入端子處的電壓固定在低電平。接下來，在時刻t8，將起始脈沖信號STR重新輸入到第一級移位電路11 和控制信號發(fā)生電路501，重復時刻U到t7的處理。如上所述，在無需將信號傳送到信號配線L1期間，邏輯電路502A將緩沖 電路101的輸入端子處的電壓固定在低電平，同時在無需將信號傳送到信號配 線L2期間，邏輯電路502B將反相電路102的輸入端子處的電壓固定在低電平。 因此，可以延長將緩沖電路101和反相電路102中每一個的輸入端子固定在低 電平的時間周期，以能夠進一步降低緩沖電路101和反相電路102中每一個的 電流消耗。要注意的是，在第1級到第50級鎖存電路12 (即連接到信號配線Ll的 鎖存電路12)中一級也沒有執(zhí)行鎖存處理(在圖16中，從脈沖信號P50上升 到脈沖信號P1下降的時間周期)的整個或者部分時間周期期間，邏輯電路502A 可以處于電壓固定模式。要注意的是，在第1級鎖存電路12開始鎖存處理到 第50級鎖存電路12完成鎖存處理期間，邏輯電路502A的運行模式需要設置 為信號供給模式。而且，在第51級到第100級鎖存電路12 (即，連接到信號配線L2的鎖 存電路12)中一級也沒有執(zhí)行鎖存處理(在圖16中，從脈沖信號P100下降 到脈沖信號P51上升的時間周期期間)的整個或者部分時間周期期間，邏輯電 路502B可以處于電壓固定模式。要注意的是，在第51級鎖存電路12開始鎖 存處理到第200級鎖存電路12完成鎖存處理的時間周期期間，邏輯電路502B 的運行模式需要設置為信號供給模式。
此外，本實施例的控制信號發(fā)生電路501以及邏輯電路502A和502B可以 應用于圖4、 6和8的信號傳送電路。 (其它實施例)在上述各實施例中，優(yōu)選使輸出具有與輸入至輸入節(jié)點N1的顯示數(shù)據信 號DATA相同極性的輸出信號的輸入/輸出電路(圖1中的緩沖電路101，圖4 的緩沖電路101和反相電路104)的整體電流驅動性能，以及輸出具有與輸入 至輸入節(jié)點Nl的顯示數(shù)據信號DATA相反極性的輸出信號的輸入/輸出電路(圖 l中的反相電路102，圖4中的反相電路102、 103)的整體電流驅動性能彼此 相等。利用這一結構，可以使通過充電操作從電源配線朋H提供的電流量和通 過放電操作提取到電源配線LLL的電流量彼此相等，以使電源配線HHH和LLL 的電壓變化量最小。盡管在上述每一實施例中假定信號傳送電路傳送顯示數(shù)據信號DATA，但 是信號傳送電路也可以用作傳送內部時鐘信號CLK或者第二鎖存信號SSS的電 路。特別地，如果將具有相同結構的信號傳送電路應用到傳送顯示數(shù)據信號 MTA的數(shù)據信號配線以及傳送內部時鐘信號CLK的時鐘信號配線，則能夠使 顯示數(shù)據信號DATA和內部時鐘信號CLK之間的延遲差值小，使鎖存電路12 能夠正確地鎖存顯示數(shù)據信號DATA。而且，如圖17所示，上述每一實施例的信號傳送電路并不局限于顯示面 板驅動電路，其也可以應用于包含顯示面板驅動裝置的顯示裝置。在圖17中， 顯示裝置除兩個信號傳送電路1以及顯示面板驅動裝置23A和23B之外，還包 括電源電路21、控制器22、掃描驅動器24以及顯示面板25。電源電路21向 每個部件提供電源電壓?？刂破?2輸出控制信號CTRL (例如，第二鎖存信號 SSS)，用于與顯示數(shù)據信號DATA—起控制顯示面板驅動裝置23A和23B。顯 示面板驅動裝置23A和23B由控制器22控制，以將具有取決于顯示數(shù)據信號 DATA的電壓值的灰度級電壓提供至顯示面板25。這里，驅動顯示面板25的負 載由顯示面板驅動裝置23A和23B共同分擔。在這一顯示裝置中，信號傳送電 路1用作用于傳送來自控制器22的顯示數(shù)據信號DATA的數(shù)據總線，或者用作 用于傳送控制信號CTRL的控制配線。而且，除圖l的部件之外，信號傳送電 路1還包括反相電路102a，以使由反相電路102反相的信號恢復到原始極性 (注意，未示出電源配線HHH和LLL)。
盡管在上述每一實施例中，將反相電路14設置在鎖存電路12和13之間以使顯示數(shù)據信號DATA恢復到原始極性，但本發(fā)明并不局限于此。如圖18 所示，可以修改鎖存電路13到電平移位電路15的連接(注意，未示出電源配 線HHH和LLL)。在圖18中，第1級到第50級電平移位電路15都在其正極 性端子H處接收與電平移位電路15相對應的鎖存電路13的未被反相的輸出， 并且在其負極性端子L處接收鎖存電路13的被反相的輸出。另一方面，第51 級到第100級電平移位電路15都在其正極性端子H處接收與該電平移位電路 15相對應的鎖存電路13的被反相的輸出，并且在其負極性端子L處接收鎖存 電路13的未被反相的輸出。電平移位電路15具有例如圖19中所示的結構。 利用這一結構，使顯示數(shù)據信號DATA恢復到原始極性。如上所述，本發(fā)明的信號傳送電路能夠降低電源配線的電壓變化，從而使 得例如抑制EMI成為可能。因此，本發(fā)明的信號傳送電路作為用于驅動顯示面 板(例如，液晶面板等)的顯示面板驅動裝置、包括該顯示面板驅動裝置的顯 示裝置等特別有用。20
權利要求
1.一種用于傳送輸入至輸入節(jié)點的信號的信號傳送電路，包括第一輸入/輸出電路和第二輸入/輸出電路，其均具有連接至輸入節(jié)點的輸入端子；從第一輸入/輸出電路的輸出端子延伸的第一信號配線；從第二輸入/輸出電路的輸出端子延伸的第二信號配線；用于提供第一電壓的第一電源配線；以及用于提供低于第一電壓的第二電壓的第二電源配線，其中第一和第二輸入/輸出電路均根據輸入信號的極性選擇第一和第二電源配線中的任何一個以輸出輸出信號，并且具有下述特性中的任何一個，即輸出與輸入信號極性相同的輸出信號的第一特性，以及輸出與輸入信號極性相反的輸出信號的第二特性，該第一和第二輸入/輸出電路具有彼此不同的特性。
2. 根據權利要求1所述的信號傳送電路，其特征在于，還包括 P個(P為自然數(shù))輸入/輸出電路，其中P個輸入/輸出電路都具有第一和第二特性中的任何一個，并且都為 第一和第二信號配線中的任何一個而設置。
3. —種用于傳送輸入至輸入節(jié)點的信號的信號傳送電路，包括 第一輸入/輸出電路和第二輸入/輸出電路，其均具有連接至輸入節(jié)點的輸入端在；從第一輸入/輸出電路的輸出端子延伸的第一信號配線； 從第二輸入/輸出電路的輸出端子延伸的第二信號配線； 為第一信號配線設置的第三輸入/輸出電路； 用于提供第一電壓的第一電源配線；以及 用于提供低于第一電壓的第二電壓的第二電源配線，其中第一、第二和第三輸入/輸出電路均根據輸入信號的極性選擇第一和 第二電源配線中的任何一個以輸出輸出信號，第一和第二輸入/輸出電路具有下述特性中的任何一個，即輸出與輸入信 號極性相同的輸出信號的第一特性，以及輸出與輸入信號極性相反的輸出信號 的第二特性，該第一和第二輸入/輸出電路具有相同的特性，并且第三輸入/輸出電路具有第二特性。
4. 根據權利要求3所述的信號傳送電路，其特征在于，還包括 P個(P為自然數(shù))輸入/輸出電路，其中P個輸入/輸出電路都具有第一和第二特性中的任何一個，并且都為 第一和第二信號配線中的任何一個而設置。
5. 根據權利要求1或3所述的信號傳送電路，其特征在于，還包括 第一控制電路，設置在輸入節(jié)點和第一輸入/輸出電路的輸入端子之間，能夠切換信號供給模式和電壓固定模式，其中在所述信號供給模式下將輸入至 輸入節(jié)點的信號傳輸?shù)降谝惠斎?輸出電路的輸入端子，而在所述電壓固定模 式下固定第一輸入/輸出電路的輸入端子處的電壓；第二控制電路，設置在輸入節(jié)點和第二輸入/輸出電路的輸入端子之間， 能夠切換信號供給模式和電壓固定模式，其中在所述信號供給模式將輸入至輸 入節(jié)點的信號傳送到第二輸入/輸出電路的輸入端子，而在所述電壓固定模式 下固定第二輸入/輸出電路的輸入端子處的電壓。
6. —種用在驅動顯示面板的驅動裝置中用于捕獲顯示數(shù)據信號的顯示數(shù)據處理裝置，包括如權利要求5所述的信號傳送電路； 多個串聯(lián)連接的移位電路；和與多個移位電路相對應的多個鎖存電路， 其中，將顯示數(shù)據信號輸入至輸入節(jié)點， 第一級移位電路接收起始脈沖信號，并且多個移位電路中的每一個按順序地將脈沖信號從前一級傳送至下一級；多個鎖存電路中的每一個與第一和第二信號配線中的任何一個連接，并且 與來自相對應的移位電路的脈沖信號同步地鎖存?zhèn)魉椭猎撔盘柵渚€的顯示數(shù) 據信號，在連接至第一信號配線的鎖存電路中一個也沒有執(zhí)行鎖存處理的整個或 者部分時間周期期間，第一控制電路處于電壓固定模式，在連接至第二信號配線的鎖存電路中一個也沒有執(zhí)行鎖存處理的整個或 者部分時間周期期間，第二控制電路處于電壓固定模式。
7. —種顯示裝置，包括包括如權利要求6所述的顯示數(shù)據處理裝置的顯示面板驅動裝置；和 由該顯示面板驅動裝置驅動的顯示面板。
8. —種用于傳送輸入至輸入節(jié)點的信號的信號傳送電路，包括 具有連接至輸入節(jié)點的輸入端子的第一輸入/輸出電路； 從第一輸入/輸出電路的輸出端子延伸的信號配線； 為信號配線設置的第二輸入/輸出電路； 用于提供第一電壓的第一電源配線；以及 用于提供低于第一電壓的第二電壓的第二電源配線，其中，第一和第二輸入/輸出電路均根據輸入信號的極性選擇第一和第二 電源配線中的任何一個以輸出輸出信號，第一輸入/輸出電路具有下述特性中的任何一個，即輸出與輸入信號極性 相同的輸出信號的第一特性，以及輸出與輸入信號極性相反的輸出信號的第二 特性，并且第二輸入/輸出電路具有第二特性。
9. 根據權利要求8所述的信號傳送電路，其特征在于，還包括 P個(P為自然數(shù))輸入/輸出電路，其中P個輸入/輸出電路都具有第一和第二特性中的任何一個，并且都為 信號配線而設置。
10. 根據權利要求l、 3和8中任何一個所述的信號傳送電路，其特征在 于，還包括-控制電路，能夠切換將信號供給到輸入節(jié)點的信號供給模式和固定輸入節(jié) 點處的電壓的電壓固定模式。
11. 一種在驅動顯示面板的驅動裝置中用于捕獲顯示數(shù)據信號的顯示數(shù)據 處理裝置，包括如權利要求10所述的信號傳送電路； 多個串聯(lián)連接的移位電路；和 與多個移位電路相對應的多個鎖存電路， 其中，將顯示數(shù)據信號輸入至輸入節(jié)點，第一級移位電路接收起始脈沖信號，并且多個移位電路中的每一個按順序 將脈沖信號從前一級傳送至下一級；　多個鎖存電路中的每一個與信號配線連接，并且與來自相對應的移位電路 的脈沖信號同步地鎖存?zhèn)魉椭猎撔盘柵渚€的顯示數(shù)據信號，在多個鎖存電路中一個也沒有執(zhí)行鎖存處理的整個或者部分時間周期期 間，控制電路處于電壓固定模式。
12. —種顯示裝置，包括:包括如權利要求11所述的顯示數(shù)據處理裝置的顯示面板驅動裝置；和 由該顯示面板驅動裝置驅動的顯示面板。
13. 根據權利要求l、 2、 3、 4、 8和9中任何一個所述的信號傳送電路， 其中，輸出具有與輸入至輸入節(jié)點的信號相同極性的輸出信號的一個或者多個 輸入/輸出電路的整體電流驅動性能與輸出具有與輸入至輸入節(jié)點的信號相反 極性的輸出信號的輸入/輸出電路的整體電流驅動性能相等。
全文摘要
本發(fā)明公開了一種信號傳送電路、顯示數(shù)據處理裝置和顯示裝置，該信號傳送電路包括均具有連接至輸入節(jié)點的輸入端子的第一和第二輸入/輸出電路。第一電源配線提供第一電壓。第二電源配線提供第二電壓。第一和第二輸入/輸出電路均根據輸入信號的極性選擇第一和第二電源配線中的任何一個以輸出輸出信號。第一和第二輸入/輸出電路均具有下述特性中0的任何一個，即輸出與輸入信號極性相同的輸出信號的第一特性，以及輸出與輸入信號極性相反的輸出信號的第二特性。該第一和第二輸入/輸出電路具有彼此不同的特性。
文檔編號G02F1/133GK101158761SQ20071015131
公開日2008年4月9日 申請日期2007年9月24日 優(yōu)先權日2006年9月29日
發(fā)明者松本和也, 濱橋義久, 石川智也, 飯冢潤 申請人:松下電器產業(yè)株式會社