專利名稱：半導(dǎo)體集成電路以及液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到能夠有效地應(yīng)用于包括用來輸出高電位差信號(hào)的輸出電路的半導(dǎo)體集成電路(IC)的技術(shù)，更具體地說是涉及到能夠有效地應(yīng)用于包含用來將施加的信號(hào)輸出到例如液晶屏的電路的液晶顯示驅(qū)動(dòng)用IC(液晶控制驅(qū)動(dòng)器)的技術(shù)。
背景技術(shù)：
近年來，作為諸如移動(dòng)電話和PDA(個(gè)人數(shù)字助理)之類的便攜式電子設(shè)備的顯示單元，采用了其中多個(gè)顯示象素通常被例如二維矩陣排列的點(diǎn)陣式液晶屏，且這種設(shè)備中包含構(gòu)造成半導(dǎo)體集成電路的液晶顯示控制器(液晶控制驅(qū)動(dòng)器IC)，用來控制和驅(qū)動(dòng)此液晶顯示屏。
此液晶控制驅(qū)動(dòng)器IC內(nèi)的內(nèi)部邏輯電路等通常能夠以低達(dá)5V或以下的電壓工作，而液晶屏顯示驅(qū)動(dòng)要求高達(dá)20-40V的電壓。因此，除了內(nèi)部邏輯電路以5V或以下的電壓工作之外，液晶控制驅(qū)動(dòng)器IC配備有以從電源電壓提升的電壓而工作的驅(qū)動(dòng)電路和輸出電路。
眾所周知，除了被施加圖象信號(hào)的信號(hào)線之外，點(diǎn)陣式液晶屏還配備有沿與信號(hào)線相交叉的方向配置并順序驅(qū)動(dòng)到選擇電平的掃描線，還在信號(hào)線與掃描線的交叉點(diǎn)處配備有象素。因此，用來驅(qū)動(dòng)液晶屏的相關(guān)技術(shù)的液晶顯示驅(qū)動(dòng)用IC通常已經(jīng)配備有用來輸出施加到信號(hào)線(數(shù)據(jù)線)的電壓的驅(qū)動(dòng)電路(源驅(qū)動(dòng)器)以及用來輸出施加到掃描線的電壓的驅(qū)動(dòng)電路(公共驅(qū)動(dòng)器)。
然而，近年來，作為TFT液晶屏，已經(jīng)提供了安裝TFT構(gòu)成的掃描線驅(qū)動(dòng)電路和數(shù)據(jù)線驅(qū)動(dòng)電路的TFT液晶屏。例如，在專利文獻(xiàn)1中就公開了上述結(jié)構(gòu)的液晶屏。用來驅(qū)動(dòng)配備有掃描線驅(qū)動(dòng)電路的液晶屏的顯示器的液晶顯示驅(qū)動(dòng)用IC的優(yōu)點(diǎn)是不再需要掃描線驅(qū)動(dòng)電路，因而能夠減小芯片尺寸。
日本未審專利公開No.2004-163600近年來，由于顯示器尺寸和顯示器精度的改進(jìn)而提供了幾百條掃描線。順便說一下，掃描線驅(qū)動(dòng)電路由于是用來順序選擇和驅(qū)動(dòng)掃描線的電路，故可以由諸如移位寄存器之類的比較簡(jiǎn)單的電路構(gòu)成。
當(dāng)這種掃描線驅(qū)動(dòng)電路被提供在液晶顯示驅(qū)動(dòng)用IC中時(shí)，液晶顯示驅(qū)動(dòng)用IC被要求提供用來輸出對(duì)應(yīng)于掃描線數(shù)目的幾百個(gè)驅(qū)動(dòng)信號(hào)的電路。同時(shí)，當(dāng)掃描線驅(qū)動(dòng)電路被提供在液晶屏中時(shí)，提供用來輸出幾個(gè)(通常是3-6個(gè))與水平同步信號(hào)和幀同步信號(hào)同步的掃描線驅(qū)動(dòng)電路的工作定時(shí)信號(hào)和時(shí)鐘信號(hào)的電路，就足夠了。
而且，在任何情況下，從液晶顯示驅(qū)動(dòng)用IC施加到液晶屏的信號(hào)是振幅大于普通IC的例如20到-10V的信號(hào)，且用來輸出這種信號(hào)的電路由耐較高電壓即抗壓性更高的元件構(gòu)成。但抗壓性更高的元件的缺點(diǎn)是工作速度低于抗壓性低的元件的工作速度。因此，內(nèi)部電路由抗壓性低的元件構(gòu)成來實(shí)現(xiàn)低功耗和高工作速度，且電路被設(shè)計(jì)成以較低的電源電壓工作。但同時(shí)利用抗壓性較高的元件和抗壓性較低的元件的半導(dǎo)體集成電路在制造工藝中是復(fù)雜的，導(dǎo)致成本上升。
當(dāng)掃描線驅(qū)動(dòng)電路如上所述被提供在液晶顯示驅(qū)動(dòng)用IC中時(shí)，要求提供用來輸出幾百個(gè)驅(qū)動(dòng)信號(hào)的電路。但當(dāng)掃描線驅(qū)動(dòng)電路被提供在液晶屏中時(shí)，當(dāng)電路被提供在用來輸出幾個(gè)信號(hào)的液晶顯示驅(qū)動(dòng)用IC中就足夠了。但若對(duì)少數(shù)元件利用抗壓性較高的元件來構(gòu)成用來輸出這種幾個(gè)信號(hào)的電路而使用抗壓性高的工藝，則成本性能顯著地變壞。

發(fā)明內(nèi)容
本發(fā)明的目的是，在包含用來輸出電位差高的信號(hào)的輸出電路的半導(dǎo)體集成電路中，例如在用來驅(qū)動(dòng)其上例如安裝了掃描線驅(qū)動(dòng)電路的液晶屏的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路中，用抗壓性低的元件來構(gòu)成輸出電路，并實(shí)現(xiàn)低的制造成本而不用抗壓性高的工藝。
本發(fā)明的另一目的是，借助于在包括用來輸出高電壓差信號(hào)的輸出電路的半導(dǎo)體集成電路中，例如在用來驅(qū)動(dòng)其上例如安裝了掃描線驅(qū)動(dòng)電路的液晶屏的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路中，用抗壓性低的元件構(gòu)成輸出電路，來改善輸出電路的工作速度和降低功耗。
從本發(fā)明說明書及其附圖的描述中，本發(fā)明的上述目的、其它目的、以及新穎特點(diǎn)將變得明顯。
本申請(qǐng)所公開的典型發(fā)明概括如下。
亦即，在包括由一對(duì)串聯(lián)連接在一對(duì)電源電壓端子之間的輸出晶體管構(gòu)成的輸出級(jí)中，一個(gè)或二個(gè)或多個(gè)晶體管被額外串聯(lián)連接在一對(duì)輸出晶體管之間，以便降低施加在輸出晶體管的漏與源之間的電壓。而且，還提供了用來設(shè)定電位的開關(guān)元件，以便在輸出晶體管被截止時(shí)，準(zhǔn)備將二個(gè)電源電壓的中間電位施加到截止?fàn)顟B(tài)的輸出晶體管的基體材料。
根據(jù)上述方法，由于有可能用高于內(nèi)部電路中的電源電壓的電源電壓來終止施加較高電壓到用來輸出較高電壓差的信號(hào)的輸出電路中的輸出晶體管，故能夠用抗壓性比較低的元件來構(gòu)成此輸出電路。因此，可以制作無須使用高抗壓性工藝而構(gòu)成輸出電路的晶體管，從而實(shí)現(xiàn)了低的制造成本。
而且，抗壓性低的晶體管的開態(tài)電阻小于抗壓性高的晶體管的開態(tài)電阻，且閾值電壓較低。因此，借助于用抗壓性較低的晶體管構(gòu)成輸出級(jí)，能夠改善輸出阻抗特性。結(jié)果就能夠改善輸出電路的工作速度，還能夠降低功耗。
此外，在包含信號(hào)線(源線)驅(qū)動(dòng)電路來驅(qū)動(dòng)內(nèi)部邏輯電路以便驅(qū)動(dòng)安裝掃描線驅(qū)動(dòng)電路的液晶屏的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路中，由抗壓性(例如20V)高于形成內(nèi)部邏輯電路的元件的元件來構(gòu)成信號(hào)線驅(qū)動(dòng)電路。因此，當(dāng)有可能用抗壓性(20V)低于構(gòu)成相關(guān)技術(shù)的芯片上掃描線驅(qū)動(dòng)電路的元件的抗壓性(例如40V)的元件來構(gòu)成掃描線驅(qū)動(dòng)電路時(shí)，可以用抗壓性等于構(gòu)成信號(hào)線驅(qū)動(dòng)電路的元件的抗壓性的元件來構(gòu)成掃描線驅(qū)動(dòng)電路。
因此，即使當(dāng)較施加到構(gòu)成內(nèi)部邏輯電路的元件的電壓更高的電壓(20V)被施加到構(gòu)成掃描線驅(qū)動(dòng)電路的元件時(shí)，也能夠防止元件的擊穿，從而就不再要求使用僅僅用于構(gòu)成掃描線驅(qū)動(dòng)電路的元件的高抗壓性工藝(20V抗壓性工藝)。亦即，與用來形成20V和40V二種抗壓性的元件的工藝相比，工藝能夠更簡(jiǎn)單。
本發(fā)明申請(qǐng)所公開的典型發(fā)明的示例性優(yōu)點(diǎn)如下。
亦即，本發(fā)明能夠提供下列優(yōu)點(diǎn)，即能夠得到低的制造成本，能夠改善輸出電路的工作速度，以及還能夠借助于在包括用來輸出高電壓差的信號(hào)的輸出電路的半導(dǎo)體集成電路中用抗壓性低的元件構(gòu)成輸出電路而降低功耗并實(shí)現(xiàn)制造而不使用高抗壓性工藝。


圖1是方框圖，示出了一種液晶顯示系統(tǒng)的示意結(jié)構(gòu)，此液晶顯示系統(tǒng)包含其中能夠有效地應(yīng)用本發(fā)明的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(液晶控制驅(qū)動(dòng)器IC)以及用此驅(qū)動(dòng)器IC驅(qū)動(dòng)的液晶屏；圖2是方框圖，示出了用其中有效地應(yīng)用本發(fā)明的液晶控制驅(qū)動(dòng)器驅(qū)動(dòng)的TFT液晶屏的結(jié)構(gòu)；圖3是電路結(jié)構(gòu)圖，示出了其中有效地應(yīng)用本發(fā)明的液晶控制驅(qū)動(dòng)器IC中柵信號(hào)緩沖器的一種實(shí)施方案；圖4A-4D是定時(shí)圖，示出了圖3柵信號(hào)緩沖器中信號(hào)和節(jié)點(diǎn)的電位變化；圖5A和5B是剖面圖，示出了用于優(yōu)選實(shí)施方案的液晶控制驅(qū)動(dòng)器IC的元件(MOSFET)的結(jié)構(gòu)，其中，圖5A示出了抗壓性高的元件的結(jié)構(gòu)，而圖5B示出了抗壓性低的元件的結(jié)構(gòu)；圖6是一種電路，示出了柵信號(hào)緩沖器中的電平移位器電路的一個(gè)具體例子；而圖7A-7C是解釋圖，示出了用于優(yōu)選實(shí)施方案的電平移位器電路的輸入信號(hào)和輸出信號(hào)的電位變化。
具體實(shí)施例方式
下面參照附圖來解釋本發(fā)明的優(yōu)選實(shí)施方案。
圖1示出了一種液晶顯示系統(tǒng)的示意結(jié)構(gòu)，此液晶顯示系統(tǒng)包含其中應(yīng)用了本發(fā)明的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(液晶控制驅(qū)動(dòng)器IC)100以及用此驅(qū)動(dòng)器IC驅(qū)動(dòng)的液晶屏200。如圖1所示，用本實(shí)施方案液晶控制驅(qū)動(dòng)器IC 100驅(qū)動(dòng)的液晶屏200配備有由移位寄存器等構(gòu)成用來順序驅(qū)動(dòng)屏上各掃描線的柵信號(hào)發(fā)生電路(掃描線驅(qū)動(dòng)電路)210。
液晶控制驅(qū)動(dòng)器IC 100包含用來產(chǎn)生和輸出待要施加到源線的數(shù)據(jù)信號(hào)的源驅(qū)動(dòng)器電路110、用來輸出施加到柵信號(hào)發(fā)生電路210的信號(hào)的柵信號(hào)緩沖器120、以及用來產(chǎn)生和輸出施加到液晶屏公共電極的信號(hào)的公共驅(qū)動(dòng)電路130。柵信號(hào)緩沖器120產(chǎn)生和輸出諸如用來控制柵信號(hào)發(fā)生電路210的定時(shí)信號(hào)和時(shí)鐘信號(hào)之類的信號(hào)ASW1-3，以便與水平同步信號(hào)和幀同步信號(hào)同步工作產(chǎn)生柵信號(hào)。雖然沒有特殊的限制，但在本實(shí)施方案中，信號(hào)ASW1-3被定義為振幅在+20V到-10V之間變化的信號(hào)。信號(hào)ASW1-3中的一個(gè)是定時(shí)信號(hào)，用來開始移位寄存器的移位操作并給出順序轉(zhuǎn)移的數(shù)據(jù)“1”，而其余二個(gè)信號(hào)是包括180度相位差的移位時(shí)鐘。
而且，本實(shí)施方案的液晶控制驅(qū)動(dòng)器IC 100還配備有液晶驅(qū)動(dòng)用電源電路160以及升壓電路170，液晶驅(qū)動(dòng)用電源電路160用來產(chǎn)生用于源驅(qū)動(dòng)電路110和柵信號(hào)緩沖器120的液晶灰度電壓和作為灰度電壓的參考電壓的恒定電壓，升壓電路170用來產(chǎn)生用于電源電路160、驅(qū)動(dòng)電路110和130、輸出緩沖器120的提升電壓。
此外，驅(qū)動(dòng)器IC 100還配備有控制寄存器180和控制器190，控制寄存器180用來規(guī)定液晶驅(qū)動(dòng)用電源電路160產(chǎn)生的灰度電壓的振幅和特性，控制器190用來產(chǎn)生內(nèi)部電路的控制信號(hào)并借助于從芯片外部的微計(jì)算機(jī)接收命令和顯示數(shù)據(jù)而處理顯示數(shù)據(jù)。雖然在圖1中未示出，但還按需要提供了RAM(隨機(jī)存取存儲(chǔ)器)，用來儲(chǔ)存饋?zhàn)酝獠课⒂?jì)算機(jī)的顯示數(shù)據(jù)。
接著，參照?qǐng)D2來解釋其中應(yīng)用了本發(fā)明的液晶控制驅(qū)動(dòng)器IC所驅(qū)動(dòng)的TFT液晶屏200的結(jié)構(gòu)。
借助于在類似玻璃襯底的透明襯底上按彼此正交的方向配置作為其上施加圖象信號(hào)的多個(gè)信號(hào)線的源信號(hào)線(源電極)SL1、SL2、SL3、...以及作為以預(yù)定周期被順序選擇和驅(qū)動(dòng)的多條掃描線的柵線(柵電極)GL1、GL2、...，形成了圖2的液晶屏。柵線(柵電極)GL1、GL2、...與柵信號(hào)發(fā)生電路210連接，且選擇電平的驅(qū)動(dòng)電壓被順序施加到任何一個(gè)柵線。而且，各象素被配置在源線SL1、SL2、SL3、...與柵線GL1、GL2、...之間的各交叉點(diǎn)處。
各個(gè)象素由作為選擇元件的TFT(薄膜晶體管)以及象素電容CL構(gòu)成，此TFT(薄膜晶體管)在柵端子處與任何一個(gè)柵線連接并在源端子處與任何一個(gè)源線連接，象素電容CL連接在TFT的漏端子與各象素的公共對(duì)置電極之間，用來提供液晶中心電位(COM電位)VCOM。這些象素分別被提供在源線與柵線的交叉點(diǎn)處，以便形成有源矩陣型屏。
借助于將電壓施加到保持在與選擇用TFT的漏端子連接的象素電容CL的一個(gè)電極(象素電極)與對(duì)置電極之間的液晶，以便根據(jù)象素電極電位與COM電位之間的電位差，通過液晶極化系數(shù)的變化而改變象素的亮度，從而執(zhí)行灰度顯示。而且，由于當(dāng)DC電壓被連續(xù)施加時(shí)液晶變壞，故借助于在液晶中心電位VCOM附近交替地選擇正電位和負(fù)電位作為施加到源線和柵線的電壓來執(zhí)行交流驅(qū)動(dòng)。
圖3示出了其中應(yīng)用本發(fā)明的液晶控制驅(qū)動(dòng)器IC中的柵信號(hào)緩沖器120的實(shí)施方案。在圖3中，其柵處有記號(hào)о的MOSFET(絕緣柵型場(chǎng)效應(yīng)晶體管)表示P溝道型MOSFET，而其柵處沒有記號(hào)о的MOSFET表示N溝道型MOSFET。
本實(shí)施方案的柵信號(hào)緩沖器120由推挽型輸出級(jí)和輸出控制邏輯電路121構(gòu)成，此推挽型輸出級(jí)由MOSFET Q1-Q4構(gòu)成，輸出控制邏輯電路121用來產(chǎn)生施加到MOSFET Q1-Q4的柵端子的信號(hào)SWP2、SWP1、SWN1、SWN2。輸出級(jí)中的MOSFET Q1-Q4被串聯(lián)連接在其上施加高達(dá)例如20V的高電源電壓VGH的電源端子與其上施加低達(dá)-10V的低電源電壓VGL的電源端子之間。輸出控制邏輯電路121具有電平移位器的功能，用來接收諸如饋?zhàn)詢?nèi)部邏輯的邏輯電壓VDD-地GND(例如5V-0V)之類振幅的信號(hào)IN，并將接收的信號(hào)轉(zhuǎn)換成振幅適合于各個(gè)MOSFET的信號(hào)。
進(jìn)行連接，使高電源電壓VGH被施加到輸出級(jí)的Q1-Q4中的MOSFET Q2的基體材料(襯底或阱區(qū))，且低電源電壓VGL被施加到Q5的基體材料。同時(shí)，Q1和Q2的連接節(jié)點(diǎn)N1處的電位被施加到MOSFET Q1的基體材料，且Q3和Q4的連接節(jié)點(diǎn)N2處的電位被施加到MOSFET Q3的基體材料。
而且，本實(shí)施方案中的柵信號(hào)緩沖器120配備有由MOSFET Q5和Q6構(gòu)成用來設(shè)定MOSFET Q1和Q2連接節(jié)點(diǎn)N1的電位的電位設(shè)定裝置122以及由MOSFET Q7和Q8構(gòu)成用來設(shè)定MOSFET Q3和Q4連接節(jié)點(diǎn)N2的電位的電位設(shè)定裝置123。MOSFET Q5和Q6是傳輸門，由并聯(lián)連接的P溝道MOSFET和N溝道MOSFET構(gòu)成，以便使電位下降量更小，并被并聯(lián)連接在高電源電壓VH與連接節(jié)點(diǎn)N1之間。而且，MOSFET Q7和Q8也構(gòu)成傳輸門，并被并聯(lián)連接在Q3和Q4的連接節(jié)點(diǎn)N2與電源電壓VL之間。高電源電壓VH被設(shè)定為例如10V之類的電位，而低電源電壓VL被設(shè)定為例如0V之類的電位。
此外，電源電壓VGH被施加到Q1和Q5的基體材料(阱區(qū))，而電源電壓VGL被施加到Q4和Q8的基體材料。因此，基體材料與漏區(qū)之間的PN結(jié)被正向偏置，從而防止泄漏電流流動(dòng)。
圖4A-4B示出了圖3的柵信號(hào)緩沖器的操作定時(shí)。當(dāng)圖4A的振幅為VDD-0V的信號(hào)IN被輸入到輸出控制邏輯電路121時(shí)，就根據(jù)信號(hào)IN的升降而產(chǎn)生如圖4B所示而改變的柵控制信號(hào)SWP1-SWN3。SWP1-SWN3中的信號(hào)SWP1被施加到MOSFET Q1的柵端子，而信號(hào)SWP2被施加到MOSFET Q2的柵端子。而且，SWN1被施加到MOSFET Q3的柵端子，而信號(hào)SWN2被施加到MOSFETQ4的柵端子。此外，SWP1被施加到用來設(shè)定高電平側(cè)電位的MOSFET Q5和Q6的柵端子，而SWN1被施加到用來設(shè)定低電平側(cè)電位的MOSFET Q7和Q8的柵端子。
圖4B的柵控制信號(hào)SWP1-SWN3示出了相應(yīng)MOSFET的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)，未示出電位。亦即，當(dāng)相應(yīng)的MOSFET是P溝道型時(shí)，柵控制信號(hào)的低電平對(duì)應(yīng)于導(dǎo)通狀態(tài)，而柵控制信號(hào)的高電平對(duì)應(yīng)于截止?fàn)顟B(tài)。此外，當(dāng)相應(yīng)的MOSFET是N溝道型時(shí)，柵控制信號(hào)的高電平對(duì)應(yīng)于導(dǎo)通狀態(tài)，而柵控制信號(hào)的低電平對(duì)應(yīng)于截止?fàn)顟B(tài)。而且，即使當(dāng)晶體管與Q1和Q2那樣是同一種導(dǎo)電類型的，由于施加到源和漏的電壓不同，柵控制信號(hào)的電平也根據(jù)這些電壓而改變。
當(dāng)輸入信號(hào)IN從低電平改變到高電平時(shí)，Q1-Q4中遠(yuǎn)離輸出節(jié)點(diǎn)N0的MOSFET Q4首先被圖4B所示改變的柵控制信號(hào)SWP1、SWP2、SWN1、SWN2截止。隨后，最靠近輸出節(jié)點(diǎn)N0的MOSFETQ3被截止，然后Q1被導(dǎo)通。最后，更遠(yuǎn)離輸出節(jié)點(diǎn)N0的Q2被導(dǎo)通。因此，能夠防止Q1-Q4被同時(shí)導(dǎo)通，從而防止穿通電流流動(dòng)。
而且，液晶控制驅(qū)動(dòng)器IC配備有升壓電路170，用來產(chǎn)生用于驅(qū)動(dòng)電路110和柵信號(hào)緩沖器120的提升電壓。用升壓電路170來產(chǎn)生高于內(nèi)部電源電壓VDD(5V)的電源電壓VGH(20V)和VH(10V)。當(dāng)關(guān)注節(jié)點(diǎn)N1的電位VN1時(shí)，如圖4D所示，電壓VGH在定時(shí)t4改變成VH。在此定時(shí)，節(jié)點(diǎn)N1的電荷被用來產(chǎn)生電壓VH的升壓電路(電荷泵)吸收。在輸出級(jí)由一對(duì)串聯(lián)連接的MOSFET(Q1和Q4或Q2和Q3)構(gòu)成的相關(guān)技術(shù)的電路中，輸出節(jié)點(diǎn)N0處的電位改變等于VGH-VGL，且不用升壓電路來吸收節(jié)點(diǎn)N0的電荷。因此，本實(shí)施方案輸出級(jí)的功耗能夠比相關(guān)技術(shù)電路的功耗降低得更多。
而且，在遠(yuǎn)離輸出節(jié)點(diǎn)N0的Q4被截止的定時(shí)t1，用于電位設(shè)定的MOSFET Q7和Q8被柵控制信號(hào)SWN3導(dǎo)通。而且，在遠(yuǎn)離輸出節(jié)點(diǎn)N0的Q2被導(dǎo)通的定時(shí)t3，用于電位設(shè)定的MOSFET Q5和Q6被柵控制信號(hào)SWP3截止。在t1與t3之間的定時(shí)t2，更靠近輸出節(jié)點(diǎn)N0的Q3被截止，而Q1在定時(shí)t2被導(dǎo)通。
因此，如圖4C所示，緩沖器的輸出OUT從電源電壓VGL逐步改變到VL、VH、VGH，從而能夠防止更高的電壓被施加到MOSFETQ1-Q4的源漏之間。當(dāng)柵信號(hào)緩沖器120的輸入信號(hào)IN從高電平改變到低電平時(shí)，以相反于上述的順序(定時(shí)t4-t6)執(zhí)行操作。
此外，在高電平中的MOSFET Q1和Q2被截止的周期T1中，用于電位設(shè)定的MOSFET Q5和Q6被導(dǎo)通。因此，節(jié)點(diǎn)N1處的電位VN1被設(shè)定為VH，且小于VGH-VGL(＝30V)的電壓VH-VGL(＝20V)被施加到Q1的源漏之間，而電壓VGH-VH(＝10V)被施加到Q2的源漏之間。
同樣，在低電平中的MOSFET Q3和Q4被截止的周期T2中，用于電位設(shè)定的MOSFET Q7和Q8被導(dǎo)通。因此，節(jié)點(diǎn)N2處的電位VN2被設(shè)定為VL，且小于VGH-VGL(＝30V)的電壓VGH-VL(＝20V)被施加到Q3的源漏之間，而電壓VL-VGL(＝10V)被施加到Q4的源漏之間。
如上所述，僅僅20V的最大電壓被施加到輸出級(jí)MOSFETQ1-Q4的源漏之間。相反，在不采用本發(fā)明的包括由一對(duì)串聯(lián)連接的MOSFET構(gòu)成的輸出級(jí)的緩沖器中，大約30V的電壓被施加到輸出MOSFET的源漏之間。
為此目的，可以用抗壓性低于其中不采用本實(shí)施方案的包括由一對(duì)串聯(lián)連接的MOSFET所形成的現(xiàn)有類型輸出級(jí)的緩沖器元件的抗壓性的元件，來構(gòu)成本實(shí)施方案輸出級(jí)中的MOSFET Q1-Q4。更具體地說，當(dāng)不采用本實(shí)施方案時(shí)，必須采用圖5A所示結(jié)構(gòu)的抗壓性較高的MOSFET作為輸出緩沖器輸出級(jí)的元件。但當(dāng)采用本實(shí)施方案時(shí)，可以采用例如圖5B所示結(jié)構(gòu)中的抗壓性比較低的MOSFET。
在圖5A和5B中，參考號(hào)101表示單晶硅襯底；102表示成為溝道區(qū)的N阱區(qū)；104表示成為源-漏區(qū)的擴(kuò)散區(qū)；105表示用于元件隔離的絕緣膜；106表示柵絕緣膜；而107表示多晶硅柵電極。借助于在阱區(qū)103上形成成為源-漏區(qū)的擴(kuò)散層104，然后在柵電極107與擴(kuò)散層104之間提供絕緣膜105a，通過柵電極107與遠(yuǎn)離端部的區(qū)域之間更長(zhǎng)的距離，圖5A的元件被設(shè)計(jì)來提供更高的抗壓性。如從圖5A和圖5B的比較中可以理解的那樣，圖5A的高抗壓性元件占據(jù)的面積大于圖5B的低抗壓性元件所占據(jù)的面積。因此，通過應(yīng)用本實(shí)施方案，能夠減小輸出緩沖器占據(jù)的面積。
而且，雖然從附圖看不明顯，但圖5A的高抗壓性元件被制作成柵絕緣膜106的厚度比圖5B的抗壓性較低的元件的柵絕緣膜厚度更大。因此，當(dāng)采用圖5A的抗壓性較高的元件時(shí)，僅僅為此目的而要求形成厚的柵絕緣膜的工藝，從而與這種要求一樣提高了制造成本。此外，提供在柵電極107與擴(kuò)散層104之間的絕緣膜105a通常用不同于用于元件隔離的絕緣膜105的工藝來形成。因此，在采用抗壓性較高的元件的情況下，需要一種用來形成絕緣膜105a的工藝。
確切地說，當(dāng)如圖1的實(shí)施方案那樣?xùn)判盘?hào)發(fā)生電路210被提供在液晶屏側(cè)中時(shí)，僅僅幾個(gè)信號(hào)(在本實(shí)施方案中是3個(gè)信號(hào))被施加到柵信號(hào)發(fā)生電路210，驅(qū)動(dòng)器IC 100可能需要較少的緩沖器。因此，從制造成本的觀點(diǎn)出發(fā)，不推薦采用圖5A的高抗壓性元件作為此元件來形成較少的緩沖器，也不推薦增加工藝來形成這種元件。
而且，即使當(dāng)圖5B的低抗壓性元件被考慮時(shí)，此元件也具有比形成工作于5V電源電壓的內(nèi)部邏輯的元件(未示出)更高的抗壓性。借助于在阱區(qū)103上形成成為源-漏區(qū)的擴(kuò)散層104，通過柵電極107與端部之間更長(zhǎng)的距離，圖5B的元件被設(shè)計(jì)來提供更高的抗壓性。
為了得到更高的抗壓性，柵絕緣膜105最好被形成得厚于構(gòu)成內(nèi)部邏輯的元件的柵絕緣膜。但即使在此情況下，由于在圖1實(shí)施方案的驅(qū)動(dòng)器IC中，源線驅(qū)動(dòng)電路110被構(gòu)成來輸出振幅約為20V的信號(hào)，故形成源線驅(qū)動(dòng)電路110的元件也必須被選擇為抗壓性高于形成內(nèi)部邏輯的元件的抗壓性。因此，利用能夠以相同于形成源線驅(qū)動(dòng)電路110的元件的工藝來形成的元件作為構(gòu)成圖3輸出緩沖器的元件，可以避免工藝數(shù)目的增加。
圖6示出了用于柵信號(hào)緩沖器120的輸出控制邏輯電路121的電平移位電路的一個(gè)具體電路例子。本實(shí)施方案的電平移位電路配備有這樣一種結(jié)構(gòu)，其中，由MOSFET Q21-Q24構(gòu)成的CMOS鎖存電路LT2被連接在由MOSFET Q11-Q14構(gòu)成的作為其前級(jí)的CMOS鎖存電路LT1的下級(jí)中。而且，電平移位電路根據(jù)輸出級(jí)MOSFET Q1-Q4的柵控制信號(hào)SWP1-SWN4中的輸出信號(hào)而從VGH、VH、VL、VGL選擇所需的二個(gè)電源電壓。
如圖7A-7C所示，各信號(hào)從而被轉(zhuǎn)換成不同電位和振幅的柵控制信號(hào)SWP1-SWN3。在圖7A-7C中，左邊的波形是轉(zhuǎn)換之前的信號(hào)，而右邊的波形是轉(zhuǎn)換之后的信號(hào)。在柵控制信號(hào)SWP1和SWN1的情況下，如圖7A所示，信號(hào)VDD-GND被轉(zhuǎn)換成信號(hào)VH-VL。而且，在柵控制信號(hào)SWP2和SWP3的情況下，如圖7B所示，信號(hào)VDD-GND被轉(zhuǎn)換成信號(hào)VGH-VL。此外，在柵控制信號(hào)SWN2和SWN3的情況下，如圖7C所示，信號(hào)VDD-GND被轉(zhuǎn)換成信號(hào)VH-VGL。
已經(jīng)具體地解釋了本發(fā)明的優(yōu)選實(shí)施方案，但本發(fā)明不局限于其實(shí)施方案，在不偏離其要點(diǎn)的范圍內(nèi)，可以作出各種改變和修正。例如，在實(shí)施方案中，由MOSFET Q5、Q6、Q7、Q8構(gòu)成的傳輸門被用作電位設(shè)定裝置122和123。但也可以用一個(gè)MOSFET，例如Q5和Q8，來構(gòu)成電位設(shè)定裝置122和123。
而且，可以用已經(jīng)根據(jù)電源電壓VGH-VH和VL-VGL恰當(dāng)?shù)卦O(shè)定在正向電壓的二極管來代替MOSFET Q5、Q6、Q7、Q8作為開關(guān)元件。此處，當(dāng)正向電壓小于電源電壓VGH-VH和VL-VGL的二極管被用來代替MOSFET時(shí)，也可以采用多個(gè)串聯(lián)連接的二極管。
此外，本發(fā)明還能夠被應(yīng)用于包括連接到外部總線的三態(tài)輸出緩沖器的半導(dǎo)體集成電路。在此情況下，圖3的輸出控制邏輯電路121由輸入待要輸出的信號(hào)和控制信號(hào)來規(guī)定輸出狀態(tài)的邏輯電路和電平移位電路構(gòu)成。當(dāng)要求將輸出設(shè)定為高阻抗時(shí)，借助于用邏輯電路產(chǎn)生完全截止輸出級(jí)中的MOSFET Q1-Q4的信號(hào)，并由電平移位電路將這些信號(hào)轉(zhuǎn)換成柵控制信號(hào)SWP1、SWP2、SWN1、SWN2來控制Q1-Q4，能夠達(dá)到此目的。
而且，即使在任何情況下，借助于恰當(dāng)?shù)卣{(diào)整信號(hào)SWP1、SWP2、SWN1、SWN2的定時(shí)，輸出VGH或VGL也可以通過電壓VH或VL被控制到高阻抗?fàn)顟B(tài)。而且，在上述三態(tài)輸出緩沖器中，借助于在Q1-Q4被完全截止的周期內(nèi)完全導(dǎo)通電位設(shè)定裝置122和123的開關(guān)元件Q5-Q8，還有可能防止Q1-Q4的電壓高于其抗壓性。
在上述解釋中，作為本發(fā)明的應(yīng)用領(lǐng)域，本發(fā)明已經(jīng)被應(yīng)用于液晶控制驅(qū)動(dòng)器IC來驅(qū)動(dòng)TFT液晶屏。本發(fā)明不僅僅局限于這種IC，還能夠被普遍地應(yīng)用于包括配備有多個(gè)串聯(lián)連接的晶體管來輸出高電位差的信號(hào)的輸出電路和輸出緩沖器的半導(dǎo)體集成電路。
權(quán)利要求
1.一種半導(dǎo)體集成電路，它包含施加有第一電源電壓的第一電源電壓端子；施加有第二電源電壓的第二電源電壓端子；輸出電路，此輸出電路包括串聯(lián)連接在所述第一電源電壓端子與所述第二電源電壓端子之間的多個(gè)晶體管；以及電位設(shè)定裝置，此電位設(shè)定裝置被連接到所述多個(gè)晶體管中的任何一個(gè)連接節(jié)點(diǎn)，以便當(dāng)連接到所述連接節(jié)點(diǎn)的二個(gè)晶體管被截止時(shí)，將連接節(jié)點(diǎn)的電位設(shè)定到所述第一電源電壓與所述第二電源電壓之間的電位，其中，多個(gè)晶體管的各自抗壓性小于所述第一電源電壓與所述第二電源電壓之間的電位差。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中，串聯(lián)連接的多個(gè)所述晶體管由第一導(dǎo)電類型的第一晶體管和第二晶體管以及第二導(dǎo)電類型的第三晶體管和第四晶體管構(gòu)成，其中，第一電位設(shè)定裝置被連接到所述第一晶體管和所述第二晶體管的連接節(jié)點(diǎn)，且第二電位設(shè)定裝置被連接到所述第三晶體管和所述第四晶體管的連接節(jié)點(diǎn)，且其中，所述第二晶體管和所述第三晶體管的連接節(jié)點(diǎn)被連接到輸出端子。
3.根據(jù)權(quán)利要求2的半導(dǎo)體集成電路，其中，多個(gè)所述晶體管是絕緣柵型場(chǎng)效應(yīng)晶體管，其中，所述第一電位設(shè)定裝置將所述第一晶體管和所述第二晶體管的連接節(jié)點(diǎn)以及所述第二晶體管的基體材料設(shè)定到所述第一電源電壓與所述第二電源電壓之間的第一電位，且其中，所述第二電位設(shè)定裝置將所述第三晶體管和所述第四晶體管的連接節(jié)點(diǎn)以及所述第三晶體管的基體材料設(shè)定到所述第一電源電壓與所述第二電源電壓之間的第二電位。
4.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中，多個(gè)所述晶體管分別由用來將第一振幅的輸入信號(hào)轉(zhuǎn)換成比所述第一振幅更大的第二振幅的信號(hào)的電平轉(zhuǎn)換電路所轉(zhuǎn)換的信號(hào)來控制。
5.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中，所述電位設(shè)定裝置是串聯(lián)連接第一導(dǎo)電類型晶體管和第二導(dǎo)電類型晶體管的開關(guān)電路。
6.一種液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路，它包含施加有第一電源電壓的第一電源電壓端子；施加有第二電源電壓的第二電源電壓端子；輸出電路，此輸出電路用來輸出施加到液晶屏的掃描線驅(qū)動(dòng)電路的信號(hào)，安裝在所述液晶屏上的所述掃描線驅(qū)動(dòng)電路用來產(chǎn)生施加到所述液晶屏的掃描線上的驅(qū)動(dòng)信號(hào)，其中，所述輸出電路配備有包括多個(gè)串聯(lián)連接在所述第一電源電壓端子與所述第二電源電壓端子之間的多個(gè)晶體管的輸出電路；以及電位設(shè)定裝置，此電位設(shè)定裝置被連接到多個(gè)所述晶體管中的任何一個(gè)連接節(jié)點(diǎn)，以便當(dāng)連接到所述連接節(jié)點(diǎn)的二個(gè)晶體管被截止時(shí)，將連接節(jié)點(diǎn)的電位設(shè)定到所述第一電源電壓與所述第二電源電壓之間的電位，其中，多個(gè)所述晶體管的各自抗壓性小于所述第一電源電壓與所述第二電源電壓之間的電位差。
7.根據(jù)權(quán)利要求6的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路，其中，串聯(lián)連接的多個(gè)所述晶體管由第一導(dǎo)電類型的第一晶體管和第二晶體管以及第二導(dǎo)電類型的第三晶體管和第四晶體管構(gòu)成，其中，第一電位設(shè)定裝置被連接到所述第一晶體管和所述第二晶體管的連接節(jié)點(diǎn)，且第二電位設(shè)定裝置被連接到所述第三晶體管和所述第四晶體管的連接節(jié)點(diǎn)，且其中，所述第二晶體管和所述第三晶體管的連接節(jié)點(diǎn)被連接到輸出端子。
8.根據(jù)權(quán)利要求7的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路，其中，多個(gè)所述晶體管是絕緣柵型場(chǎng)效應(yīng)晶體管，其中，所述第一電位設(shè)定裝置將所述第一晶體管和所述第二晶體管的連接節(jié)點(diǎn)以及所述第二晶體管的基體材料設(shè)定到所述第一電源電壓與所述第二電源電壓之間的第一電位，且其中，所述第二電位設(shè)定裝置將所述第三晶體管和所述第四晶體管的連接節(jié)點(diǎn)以及所述第三晶體管的基體材料設(shè)定到所述第一電源電壓與所述第二電源電壓之間的第二電位。
9.根據(jù)權(quán)利要求6的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路，其中，多個(gè)所述晶體管分別由用來將第一振幅的輸入信號(hào)轉(zhuǎn)換成比所述第一振幅更大的第二振幅的信號(hào)的電平轉(zhuǎn)換電路所轉(zhuǎn)換的信號(hào)來控制。
10.根據(jù)權(quán)利要求6的液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路，其中，所述電位設(shè)定裝置是串聯(lián)連接第一導(dǎo)電類型晶體管和第二導(dǎo)電類型晶體管的開關(guān)電路。
全文摘要
借助于進(jìn)一步將一個(gè)或二個(gè)或多個(gè)晶體管串聯(lián)連接在輸出電路中的一對(duì)晶體管之間，包括借助于將一對(duì)輸出晶體管串聯(lián)連接在一對(duì)電源電壓端子之間，并輸出施加到液晶屏的柵信號(hào)發(fā)生電路的信號(hào)，降低了施加在源與漏之間的電壓。同時(shí)還提供了電位設(shè)定轉(zhuǎn)換元件來準(zhǔn)備一對(duì)電源電壓的中間電位，并在輸出晶體管被截止的情況下，將此中間電位施加到截止?fàn)顟B(tài)的輸出晶體管的基體材料。從而可以實(shí)現(xiàn)液晶顯示驅(qū)動(dòng)用半導(dǎo)體集成電路。因此，借助于用抗壓性低的元件來構(gòu)造用來輸出施加到液晶屏的柵信號(hào)發(fā)生電路的信號(hào)的電路，還能夠?qū)崿F(xiàn)低的制造成本，而無須使用抗壓性高的工藝。而且，能夠改善輸出電路的工作速度，并能夠降低其功耗。
文檔編號(hào)G02F1/133GK1866348SQ200610084419
公開日2006年11月22日 申請(qǐng)日期2006年5月18日 優(yōu)先權(quán)日2005年5月18日
發(fā)明者納富志信 申請(qǐng)人:株式會(huì)社瑞薩科技