專利名稱：智能芯片及其處理信息的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種智能芯片，尤其是一種應(yīng)用在成像設(shè)備領(lǐng)域 中的智能芯片。
5
背景技術(shù)：
打印機(jī)和復(fù)印機(jī)是廣泛應(yīng)用的成像設(shè)備，現(xiàn)今市場上流行的 打印機(jī)或復(fù)印機(jī)一般使用碳粉或者墨水作為成像耗材，這些成像 耗材容置在相應(yīng)的耗材盒體中(碳粉盒或者墨盒等)，耗材盒體 上大都裝有智能芯片，當(dāng)這些耗材盒體被安裝到打印機(jī)或復(fù)印機(jī) 10 等成像設(shè)備內(nèi)時，智能芯片可以實現(xiàn)與打印機(jī)或復(fù)印機(jī)主體的信 息交換。
一般地，現(xiàn)有智能芯片是按照以下方法實現(xiàn)與打印機(jī)或
復(fù)印機(jī)主體進(jìn)行信息交換的當(dāng)接收數(shù)據(jù)時，智能芯片的微控制 器檢測成像設(shè)備提供的時鐘周期的邊沿變化，從而采集數(shù)據(jù)線的 位數(shù)據(jù)，并且通過8次移位接收到一個字節(jié)數(shù)據(jù)；當(dāng)發(fā)送數(shù)據(jù)
15 時，智能芯片的微控制器檢測成像設(shè)備提供的時鐘周期的邊沿變 化，從而往數(shù)據(jù)線上發(fā)送位數(shù)據(jù)，并且通過8次移位發(fā)送完一個 字節(jié)；同時，對上述數(shù)據(jù)進(jìn)行相關(guān)的運(yùn)算操作，從而實現(xiàn)信息交 換。然而，目前成^f象設(shè)備提供給智能芯片的時鐘周期已經(jīng)達(dá)到幾 百個納秒，甚至更小，在如此短的時鐘周期內(nèi)，現(xiàn)有的最高速智
20 能芯片的微控制器都無法同時完全正確執(zhí)行檢測時鐘的邊沿變 化、將數(shù)據(jù)接收移位、將數(shù)據(jù)移位發(fā)送以及對數(shù)據(jù)進(jìn)行運(yùn)算等操 作，從而出現(xiàn)凄t據(jù)丟失的情況。
綜上所述，提供一種無需微控制器檢測時鐘邊沿變化及將數(shù) 據(jù)移位就能正確接收和發(fā)送數(shù)據(jù)的智能芯片實屬必要。
25

發(fā)明內(nèi)容
本發(fā)明的第一發(fā)明目的是提供一種無需微控制器檢測時鐘邊
沿變化及將數(shù)據(jù)移位就能正確接收和發(fā)送數(shù)據(jù)的智能芯片；
本發(fā)明的另一發(fā)明目的是提供上述智能芯片的信息處理方法。
5為實現(xiàn)上述第一發(fā)明目的，本發(fā)明提供的智能芯片包括一個
內(nèi)置程序的微控制器， 一個接在微控制器輸入端的計數(shù)器， 用于將成像設(shè)備傳送的時鐘信號分頻后傳送給微控制器， 一個接 在微控制器輸入端的串行輸入并行輸出移位寄存器，用于將成像 設(shè)備傳送的數(shù)據(jù)移位后傳送給微控制器， 一個接在串行輸入并行 io 輸出移位寄存器時鐘信號輸入端的反相器，用于將成像設(shè)備傳送 的時鐘下降沿反相成時鐘上升沿，并且將該上升沿提供給串行輸 入并行輸出移位寄存器作為時鐘輸入信號， 一個接在微控制器輸 出端的并行輸入串行輸出移位寄存器，用于將微控制器傳送的數(shù) 據(jù)移位后傳送給成像設(shè)備。
15 由以上方案可見，本發(fā)明提供的智能芯片分別采用計數(shù)器、
串行輸入并行輸出移位寄存器以及并行輸入串行輸出移位寄存器 執(zhí)行檢測時鐘邊沿變化以及將數(shù)據(jù)移位操作，保證微控制器有充 足的時間對數(shù)據(jù)進(jìn)行運(yùn)算操作，由此，使得數(shù)據(jù)不會丟失，進(jìn)而 保證智能芯片能夠與成像設(shè)備進(jìn)行正常的信息交換。
20 為實現(xiàn)上述另一發(fā)明目的，本發(fā)明所述的智能芯片處理信息
的方法包括以下步驟
步驟一，首先設(shè)置外部中斷0和外部中斷1的邊沿觸發(fā)方 式，并且啟動串行輸入并行輸出的移位寄存器的數(shù)據(jù)移位使能；
步驟二，微控制器讀取其引腳10Al IOA7接收到的數(shù)據(jù)；
步驟三，微控制器判斷其引腳IOA1-IOA7接收到的數(shù)據(jù)是 否為通訊數(shù)據(jù)，如果是，則執(zhí)行步驟四，如果否，重新執(zhí)行步驟
步驟四，設(shè)置存放接收數(shù)據(jù)的首地址，并且打開外部中斷
5 0;
步驟五，纟效控制器判斷其是否已經(jīng)接收到N(N為自然數(shù)) 個字節(jié)的數(shù)據(jù)，如果是，則執(zhí)行步驟六，如果否，則重新執(zhí)行步 驟五；
步驟六，關(guān)閉外部中斷0，并且微控制器對數(shù)據(jù)進(jìn)行處理；
io步驟七，設(shè)置存放發(fā)送數(shù)據(jù)的首地址；
步驟八，將存放在發(fā)送數(shù)據(jù)首地址的數(shù)據(jù)傳送到微控制器的 引腳IOBl IOB7;
步驟九，打開外部中斷1;
步驟十，孩吏控制器判斷其是否已經(jīng)將M (M為任意自然數(shù)) 15個字節(jié)的數(shù)據(jù)發(fā)送完畢，如果是，則執(zhí)行步驟十一，如果否，則 重新執(zhí)行步驟十；
步驟十一，關(guān)閉外部中斷l(xiāng)，并且重新執(zhí)行步驟二。
與已有技術(shù)相比，本發(fā)明所提供的智能芯片處理信息的方法 利用外部中斷0和外部中斷1連續(xù)接收數(shù)據(jù)和連續(xù)發(fā)送數(shù)據(jù)，在 20 8分頻輸出信號作用下，使得進(jìn)入中斷處理子程序的速度加快， 并且加快接收跟蹤速度和發(fā)送跟蹤速度。


圖l是本發(fā)明智能芯片的具體電路圖； 圖2是智能芯片的工作流程圖； 25圖3是外部中斷0的詳細(xì)流程；
圖4是外部中斷1的詳細(xì)流程。
以下結(jié)合實施例及其附圖作進(jìn)一步的詳細(xì)說明。
具體實施例方式
參見圖l所示，圖1揭示了一個用于打印機(jī)耗材盒體上較為 5 簡單的智能芯片的具體電路結(jié)構(gòu)。濾波電容C1、計數(shù)器IC1、反 相器IC2、串行輸入并行輸出移位寄存器IC3、并行輸入串行輸 出移位寄存器IC4以及纟效控制器IC5通過電壓觸點VCC和接地 觸點GND提供工作電源，數(shù)據(jù)信號觸點SDA提供數(shù)據(jù)信號給串 行輸入并行輸出移位寄存器IC3,時鐘信號觸點SCK提供時鐘信 10 號給計數(shù)器IC1、反相器IC2以及并行輸入串行輸出移位寄存器 IC4。并行輸入串行輸出移位寄存器IC4將微控制器IC5輸出的 數(shù)據(jù)信號移位后傳送給數(shù)據(jù)信號觸點SDA。
濾波電容Cl 4妻在電壓觸點VCC和接地觸點GND之間。
計數(shù)器IC1的1腳、7腳、9腳、10腳和16腳接電壓觸點 15 VCC， 2腳接時鐘信號觸點SCK， 3腳、4腳、5腳、6腳和8腳 與接地觸點GND相連，12腳與微控制器IC5的引腳IOC0和 IOC1相連，IOC0和IOC1分別作為孩i控制器IC5的外部中斷0 和外部中斷1的引腳。
反相器IC2設(shè)置在時鐘信號觸點SCK與串行輸入并行輸出移 20 位寄存器IC3的8腳之間。
串行輸入并行輸出移位寄存器IC3的1腳和2腳接數(shù)據(jù)信號 觸點SDA， 3腳、4腳、5腳、6腳、10腳、ll腳、12腳和13腳 分別連接孩"空制器IC5的IOAO、 IOAl、 IOA2、 IOA3、 IOA4、 IOA5、 10A6以及IOA7， 7腳與接地觸點GND相連，14腳接電 25 壓觸點VCC。
并行輸入串行輸出移位寄存器IC4的1腳與微控制器IC5的 IOC3腳相連，2腳接時鐘信號觸點SCK, 3腳、4腳、5腳、6 腳、11腳、12腳、13腳以及14腳分別連接孩史控制器IC5的腳 IOBO、 IOBl、 IOB2、 IOB3、 IOB4、 IOB5、 IOB6以及IOB7, 8 5 腳和15腳都與接地觸點GND相連，9腳接數(shù)據(jù)信號觸點SDA, 16腳接電壓觸點VCC。
智能芯片的工作原理如下計數(shù)器IC1將時鐘信號觸點SCK 提供的時鐘信號進(jìn)行8分頻操作，并且將經(jīng)過8分頻操作的時鐘 信號傳送給微控制器IC5的IOCO或IOCl，從而觸發(fā)外部中斷0 io 或外部中斷1 (具體過程將在圖3和圖4中介紹)。反相器IC2 把時鐘信號觸點SCK提供的時鐘周期下降沿反相成上升沿傳送 給串行輸入并行輸出移位寄存器IC3的8腳。
當(dāng)串行輸入并行輸出移位寄存器IC3在時鐘信號觸點SCK的 下降沿時鐘信號作用下，并且微控制器IC5提供高電平給串行輸
15 入并行輸出移位寄存器IC3的9腳時，即，打開串行輸入并行輸 出移位寄存器IC3的移位功能，串行輸入并行輸出移位寄存器 IC3將數(shù)據(jù)信號觸點SDA提供的數(shù)據(jù)逐位地并行移出到其3腳、 4腳、5腳、6腳、10腳、ll腳、12腳和13腳，同時，由于孩i控 制器IC5的IOA0、 IOAl、 IOA2、 IOA3、 IOA4、 IOA5、 IOA6以
20 及IOA7與串行輸入并行輸出移位寄存器IC3的3腳、4腳、5 腳、6腳、10腳、ll腳、12腳和13腳相連，微控制器IC5的引 腳1OA0 IOA7也被移入了相應(yīng)的數(shù)據(jù)，之后，當(dāng)計數(shù)器IC1的8 分頻信號(1字節(jié)同步信號)觸發(fā)外部中斷0時，凝:控制器IC5 將讀取引腳1OA0 IOA7的數(shù)據(jù)，當(dāng)微控制器IC5接收完N個字
25 節(jié)的數(shù)據(jù)后，關(guān)閉外部中斷0，即，停止接收數(shù)據(jù)，微控制器 IC5將接收到的N個字節(jié)的數(shù)據(jù)進(jìn)行運(yùn)算操作。
首先，微控制器IC5將要發(fā)送給打印機(jī)的數(shù)據(jù)存放在其引腳 1OB0 IOB7，當(dāng)微控制器IC5提供低電平給并行輸入串行輸出移 位寄存器IC4的1腳時，微控制器IC5的引腳1OB0 IOB7的數(shù)據(jù) 被鎖存到并行輸入串行輸出移位寄存器IC4的內(nèi)部移位寄存器 5里，然后，當(dāng)微控制器IC5提供高電平給并行輸入串行輸出移位 寄存器IC4的1腳時，并行輸入串行輸出移位寄存器IC4的移位 功能被打開，在時鐘信號觸點SCK的上升沿信號的作用下，并 行輸入串行輸出移位寄存器IC4的內(nèi)部移位寄存器的數(shù)據(jù)逐位地 串行移出到數(shù)據(jù)信號觸點SDA,并且在計數(shù)器IC1的8分頻信號 io (1字節(jié)同步信號)觸發(fā)外部中斷1的作用下，并行輸入串行輸 出移位寄存器IC4將M個字節(jié)的數(shù)據(jù)輸送完畢之后，微控制器 IC5關(guān)閉外部中斷1。即，停止發(fā)送數(shù)據(jù)。
以下結(jié)合圖2給出的工作流程圖，重點介紹本發(fā)明所述的智 能芯片的工作原理。
15 智能芯片首先進(jìn)行復(fù)位操作，然后進(jìn)入正常工作狀態(tài)。
在步驟21中，首先i殳置外部中斷0和外部中斷1的邊沿觸 發(fā)方式，并且啟動串行輸入并行輸出移位寄存器IC3的數(shù)據(jù)移位 使能。當(dāng)4敖控制器IC5提供低電平給串行輸入并行輸出移位寄存 器IC3的9腳時，串行輸入并行輸出移位寄存器IC3提供給微控
20制器IC5的數(shù)據(jù)全部為"0",當(dāng)微控制器IC5提供高電平給串行輸 入并行輸出移位寄存器IC3的9腳時，串行輸入并行輸出移位寄 存器IC3的數(shù)據(jù)移位使能被啟動，即，串行輸入并行輸出移位寄 存器IC3提供給微控制器IC5的并行數(shù)據(jù)為數(shù)據(jù)信號觸點SDA 的移位信號，同時，計數(shù)器IC1將時鐘信號觸點SCK提供的時鐘
25信號進(jìn)行8分頻操作，反相器IC2把時鐘信號觸點SCK提供的時
鐘周期下降沿反相成上升沿傳送給串行輸入并行輸出移位寄存器 IC3的8腳，串行輸入并行輸出移位寄存器IC3將數(shù)據(jù)信號觸點SDA提供的數(shù)據(jù)逐位的移入其3腳、4腳、5腳、6腳、10腳、 ll腳、12腳和13腳。
在步驟22中，孩丈控制器IC5讀取其引腳10Al IOA7的數(shù) 據(jù)，即，當(dāng)串行輸入并行輸出移位寄存器IC3將數(shù)據(jù)信號觸點 5 SDA提供的數(shù)據(jù)逐位的移入其3腳、4腳、5腳、6腳、10腳、 11腳、12腳和13腳時，由于微控制器IC5的IOAO、 IOAl、 IOA2、 10A3、 IOA4、 IOA5、 IOA6以及IOA7與串行輸入并行輸 出移位寄存器IC3的3腳、4腳、5腳、6腳、10腳、11腳、12 腳和13腳相連，孩i控制器IC5的引腳1OA0 IOA7也被移入了相 io 應(yīng)的數(shù)據(jù)，之后，微控制器IC5將讀取引腳1OA0 IOA7的數(shù) 據(jù)；
在步驟23中，孩i控制器IC5判斷其引腳10Al IOA7接收到 的數(shù)據(jù)是否為通訊數(shù)據(jù)，如果是通訊數(shù)據(jù)，則執(zhí)行步驟24,如果 不是通訊數(shù)據(jù)，重新執(zhí)行步驟22，即，繼續(xù)讀取微控制器IC5引 15 腳10Al IOA7的數(shù)據(jù)，并判斷微控制器IC5引腳10Al IOA7的 數(shù)據(jù)是否為通訊數(shù)據(jù)，直到微控制器IC5引腳10Al IOA7的數(shù) 據(jù)是通訊數(shù)據(jù)為止；
在步驟24中，設(shè)置存放接收數(shù)據(jù)的首地址，并且打開外部 中斷0，即，當(dāng)微控制器IC5引腳IOAl IOA7的數(shù)據(jù)是通訊數(shù)據(jù) 20 后，在微控制器IC5內(nèi)部存儲器里設(shè)置存放接收數(shù)據(jù)的首地址， 同時，打開外部中斷0開始接收數(shù)據(jù)，即，計數(shù)器IC1的12腳 輸出8分頻信號(接收1字節(jié)同步信號)給微控制器IC5的引腳 IOC0,在上述分頻信號的作用下，《敖控制器IC5進(jìn)入外部中斷0 子程序接收數(shù)據(jù)(見圖3說明)；
25 在步驟25中，微控制器IC5判斷其是否已經(jīng)接收到N個字
節(jié)的數(shù)據(jù)，如果已經(jīng)接收到N個字節(jié)的數(shù)據(jù)，則執(zhí)行步驟26，
如果沒有接收到N個字節(jié)的數(shù)據(jù)，則重新執(zhí)行步驟25，等待接 收完N個字節(jié)數(shù)據(jù)；
在步驟26中，關(guān)閉外部中斷0，即停止接收數(shù)據(jù)，并且對存 放在微控制器IC5內(nèi)部存儲器的數(shù)據(jù)進(jìn)行運(yùn)算操作；
5 在步驟27中，設(shè)置存放發(fā)送數(shù)據(jù)的首地址，即，當(dāng)微控制 器IC5對數(shù)據(jù)進(jìn)行運(yùn)算操作后，在微控制器IC5內(nèi)部存儲器里設(shè) 置存放要發(fā)送給打印機(jī)的數(shù)據(jù)的首地址，并且將處理完畢后待傳 送給打印機(jī)的數(shù)據(jù)存放在該發(fā)送數(shù)據(jù)的地址，且從首地址連續(xù)存 放；
io 在步驟28中，將存放在發(fā)送數(shù)據(jù)首地址的數(shù)據(jù)傳送到微控
制器IC5的引腳10Bl IOB7;
在步驟29中，打開外部中斷1，即，當(dāng)計^t器ICl的12腳 輸出8分頻信號(發(fā)送1字節(jié)同步信號)，在上述分頻信號的作 用下，微控制器IC5進(jìn)入外部中斷1子程序發(fā)送數(shù)據(jù)(見圖4說
15 明)，當(dāng)微控制器IC5提供低電平給并行輸入串行輸出移位寄存 器IC4的1腳時，微控制器IC5的引腳1OB0 IOB7的數(shù)據(jù)被鎖存 到并行輸入串行輸出移位寄存器IC4的內(nèi)部移位寄存器里，之 后，微控制器IC5提供高電平給并行輸入串行輸出移位寄存器 IC4的1腳，并行輸入串行輸出移位寄存器IC4的移位功能被打
20 開，在時鐘信號觸點SCK的上升沿信號的作用下，并行輸入串 行輸出移位寄存器IC4的內(nèi)部寄存器里的數(shù)據(jù)被逐位的移出到數(shù) 據(jù)信號觸點SDA上；
在步驟210中，微控制器IC5判斷其是否已經(jīng)將M個字節(jié)的 數(shù)據(jù)發(fā)送完畢，如果已經(jīng)發(fā)送完畢，則執(zhí)行步驟211,如果未發(fā) 25 送完畢，則重新執(zhí)行步驟210，等待發(fā)送完數(shù)據(jù)，即微控制器 IC5等待是否已經(jīng)把全部數(shù)據(jù)發(fā)送給打印機(jī)； 在步驟211中，關(guān)閉外部中斷1,即微控制器IC5停止發(fā)送 數(shù)據(jù)。
在執(zhí)行完步驟211之后，微控制器IC5將會重新執(zhí)行步驟 22,即，微控制器IC5讀取其引腳10Al IOA7的數(shù)據(jù)，當(dāng)微控 5制器IC5的數(shù)據(jù)為通訊數(shù)據(jù)時，智能芯片將從步驟24開始重復(fù) 上述過程。
在圖2的步驟24中打開了外部中斷0，其為圖2中主程序的 中斷子程序，該子程序是接收字節(jié)數(shù)據(jù)子程序。圖3給出外部中 斷0的工作流程。
io 參見圖3，在步驟31中，微控制器IC5讀取其引腳
1OA0 IOA7的數(shù)據(jù)，將該數(shù)據(jù)存放在微控制器IC5內(nèi)部存儲器中 的接收數(shù)據(jù)地址，并且將接收到的數(shù)據(jù)從接收數(shù)據(jù)地址的首地址 開始連續(xù)存^L;
在步驟32中，將接收數(shù)據(jù)地址加"l"，在讀取其引腳 15 IOA1-IOA7的第一個字節(jié)數(shù)據(jù)后，微控制器IC5將接收數(shù)據(jù)地址 加"l",從而使存儲接收數(shù)據(jù)的地址連續(xù)，并且使得微控制器IC5 準(zhǔn)備接收下一個字節(jié)的引腳數(shù)據(jù)，直到微控制器IC15接收到N 個字節(jié)的數(shù)據(jù)；
在步驟33中，中斷返回，即返回主程序。
20 在圖2的步驟29中打開了外部中斷1,其為圖2中主程序的
中斷子程序，該子程序是發(fā)送字節(jié)數(shù)據(jù)子程序。圖4給出外部中 斷1的工作流程。
參見圖4,在步驟41中，啟動并行輸入串行輸出移位寄存器 IC4的裝載數(shù)據(jù)使能和數(shù)據(jù)移位使能，即，通過微控制器IC5提 25供低電平或者高電平給并行輸入串行輸出移位寄存器IC4的1
腳，使得并行輸入串行輸出移位寄存器IC4的裝載數(shù)據(jù)使能或數(shù) 據(jù)移位使能一皮啟動；
在步驟42中，將發(fā)送數(shù)據(jù)地址加'T，，即，微控制器IC5將 發(fā)送數(shù)據(jù)地址的數(shù)據(jù)發(fā)送到其引腳1OB0 IOB7后，將發(fā)送數(shù)據(jù) 5 地址加'T，，從而4吏發(fā)送數(shù)據(jù)的地址連續(xù)，并且作為下次傳送到 微控制器IC5引腳1OB0 IOB7的數(shù)據(jù)的地址；
在步驟43中，將存放在發(fā)送數(shù)據(jù)地址的數(shù)據(jù)傳送到IC5的 引腳IOBl IOB7，即，作為下次裝載和移位的數(shù)據(jù)；
在步驟44中，中斷返回，即返回主程序。
io 顯然，由于本發(fā)明所提供的智能芯片采用了計數(shù)器IC1、串
行輸入并行輸出移位寄存器IC3以及并行輸入串行輸出移位寄存 器IC4執(zhí)行判斷時鐘邊沿變化以及將數(shù)據(jù)移位操作，使得微控制 器IC5不用執(zhí)行判斷時鐘邊沿變化以及將數(shù)據(jù)移位操作，而有充 足的時間對數(shù)據(jù)進(jìn)行運(yùn)算操作，由此，使得數(shù)據(jù)不會丟失，進(jìn)而
15 保證智能芯片能夠與打印機(jī)或復(fù)印機(jī)主體進(jìn)行正常的信息交換。
上述實施例僅僅是本發(fā)明的較佳實施例，然而本發(fā)明并不僅 僅局限于上述實施例。例如，在圖2的步驟21中，外部中斷0 和外部中斷1的觸發(fā)方式可以設(shè)置為邊沿觸發(fā)，亦可以設(shè)置為電 平觸發(fā)；另外，上述實施例中，采用反相器IC2將時鐘信號觸點
20 SCK提供的時鐘周期下降沿反相成上升沿傳送給串行輸入并行輸 出移位寄存器IC3的8腳，從而使得串行輸入并行輸出移位寄存 器IC3能夠正常工作，事實上，只要能夠滿足將時鐘信號觸點 SCK提供的時鐘周期下降沿反相成上升沿的裝置都可適用；串行 輸入并行輸出移位寄存器IC3的1腳和2腳是與門輸入關(guān)系，可
25 以用其中任何一個引腳接電源VCC，另一個引腳接數(shù)據(jù)信號觸點 SDA。因此，本發(fā)明就其更為廣闊的形態(tài)來說并不限于上述實施
方案。此外，就如上述實施方案及等同物所限定的那樣，還可以 有許多變形而不偏離總的發(fā)明的宗旨。
權(quán)利要求
1、智能芯片，其用于成像設(shè)備的耗材盒體上，包括內(nèi)置程序的微控制器；其特征在于一個計數(shù)器，將成像設(shè)備傳送的時鐘信號分頻后傳送給微控制器；一個串行輸入并行輸出移位寄存器，將成像設(shè)備傳送的數(shù)據(jù)移位后傳送給微控制器；一個反相器，將成像設(shè)備傳送的時鐘下降沿反相成時鐘上升沿，并且將該上升沿提供給串行輸入并行輸出移位寄存器作為時鐘輸入信號；一個并行輸入串行輸出移位寄存器，將微控制器傳送的數(shù)據(jù)移位后傳送給成像設(shè)備。
2、 根據(jù)權(quán)利要l所述的智能芯片，其特征在于進(jìn)一步包括電壓觸點、接地觸點、時鐘信號觸點以及數(shù)據(jù)信 15 號觸點。
3、 根據(jù)權(quán)利要求2所述的智能芯片，其特征在于所述計數(shù)器的l腳、7腳、9腳、10腳和16腳接電壓觸點， 2腳接時鐘信號觸點，3腳、4腳、5腳、6腳和8腳與接地觸點 相連，12腳與微控制器的引腳IOCO和IOC1相連。
4、根據(jù)權(quán)利要求2所述的智能芯片，其特征在于所述反相器接在時鐘信號觸點和串行輸入并行輸出移位寄存 器的8腳之間。
5、根據(jù)權(quán)利要求2所述的智能芯片，其特征在于 所述串行輸入并行輸出移位寄存器的1腳和2腳接數(shù)據(jù)信號 觸點，3腳、4腳、5腳、6腳、10腳、ll腳、12腳和13腳分別 連接微控制器的IOAO、 IOAl、 10A2、 10A3、 IOA4、 IOA5、 10A6以及IOA7， 7腳與接地觸點相連，14腳接電壓觸點； 所述并行輸入串行輸出移位寄存器的1腳與微控制器的10C3腳相連，2腳接時鐘信號觸點，3腳、4腳、5腳、6腳、11 腳、12腳、13腳以及14腳分別連接孩吏控制器的腳IOBO、 IOBl、 IOB2、 IOB3、 IOB4、 IOB5、 IOB6以及IOB7, 8腳和15 腳都與接地觸點相連，9腳接數(shù)據(jù)信號觸點，16腳接電壓觸點。
6、根據(jù)權(quán)利要求2所述的智能芯片，其特征在于一濾波電容4妻在電壓觸點和接地觸點之間。
7、根據(jù)權(quán)利要求l所述智能芯片的信息處理方法，包括以 下步驟步驟一，首先設(shè)置外部中斷0和外部中斷1的邊沿觸發(fā)方 15 式，并且啟動串行輸入并行輸出移位寄存器的數(shù)據(jù)移位使能；步驟二，孩i控制器讀取其引腳10Al IOA7接收到的數(shù)據(jù)；步驟三，孩t控制器判斷其引腳10Al IOA7接收到的數(shù)據(jù)是 否為通訊數(shù)據(jù)，如果是，則執(zhí)行步驟四，如果否，重新執(zhí)行步驟步驟四，設(shè)置存放接收數(shù)據(jù)的首地址，并且打開外部中斷步驟五，樣i控制器判斷其是否已經(jīng)接收到N個字節(jié)的數(shù)據(jù)， 如果是，則執(zhí)行步驟六，如果否，則重新執(zhí)行步驟五；步驟六，關(guān)閉外部中斷0，并且微控制器對數(shù)據(jù)進(jìn)行處理； 步驟七，設(shè)置存放發(fā)送數(shù)據(jù)的首地址； 步驟八，將存放在發(fā)送數(shù)據(jù)首地址的數(shù)據(jù)傳送到微控制器的引腳IOBl IOB7;步驟九，打開外部中斷1;步驟十，微控制器判斷其是否已經(jīng)將M個字節(jié)的數(shù)據(jù)發(fā)送完 5 畢，如果是，則執(zhí)行步驟十一，如果否，則重新執(zhí)行步驟十；步驟十一，關(guān)閉外部中斷l(xiāng),并且重新執(zhí)行步驟二。
8、 根據(jù)權(quán)利要求7所述智能芯片的信息處理方法，其特征 在于所述外部中斷O,進(jìn)一步包括以下步驟步驟一，微控制器讀取其引腳K)Al IOA7的數(shù)據(jù)，并且將該數(shù)據(jù)存放在微控制器內(nèi)部存儲器中的接收數(shù)據(jù)地址；步驟二，將接收數(shù)據(jù)地址加'T，； 步驟三，中斷返回。
9、 根據(jù)權(quán)利要求7所述的智能芯片的信息處理方法，其特 15 征在于所述外部中斷l(xiāng)，進(jìn)一步包括以下步驟步驟一 ，啟動并行輸入串行輸出移位寄存器的裝載數(shù)據(jù)使能 和數(shù)據(jù)移位使能；步驟二，將發(fā)送數(shù)據(jù)地址加'T，； 步驟三，將存放在發(fā)送數(shù)據(jù)地址的數(shù)據(jù)傳送到微控制器的引 腳IOBl IOB7;步驟四，中斷返回。
全文摘要
智能芯片及其處理信息的方法，芯片包括微控制器、計數(shù)器、串行輸入并行輸出移位寄存器、反相器以及并行輸入串行輸出移位寄存器。處理信息的方法如下，設(shè)置外部中斷0和外部中斷1的邊沿觸發(fā)方式，及啟動串行輸入并行輸出的移位寄存器的數(shù)據(jù)移位使能；微控制器讀取數(shù)據(jù)；設(shè)置存放接收數(shù)據(jù)的首地址，及打開外部中斷0；微控制器判斷是否已經(jīng)接收到N個字節(jié)的數(shù)據(jù)；設(shè)置存放發(fā)送數(shù)據(jù)的首地址；打開外部中斷1；微控制器判斷是否將M個字節(jié)的數(shù)據(jù)發(fā)送完畢。智能芯片無需微控制器檢測時鐘邊沿變化及將數(shù)據(jù)移位，進(jìn)而保證智能芯片能夠與打印機(jī)進(jìn)行正常的信息交換。
文檔編號G03G15/00GK101097415SQ200610036360
公開日2008年1月2日 申請日期2006年7月1日 優(yōu)先權(quán)日2006年7月1日
發(fā)明者謝立功 申請人:珠海天威技術(shù)開發(fā)有限公司