移位寄存器單元、柵極驅(qū)動(dòng)電路及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路驅(qū)動(dòng)技術(shù)，具體地，涉及一種移位寄存器單元，以及使用移位寄存器單元的柵極驅(qū)動(dòng)電路(柵極驅(qū)動(dòng)IC)及顯示裝置。
【背景技術(shù)】
[0002]顯示裝置的驅(qū)動(dòng)電路主要包括柵極驅(qū)動(dòng)電路(掃描驅(qū)動(dòng)電路)和數(shù)據(jù)驅(qū)動(dòng)電路(或源驅(qū)動(dòng)電路)，其中，柵極驅(qū)動(dòng)電路包括級(jí)聯(lián)的移位寄存器單元，輸入的時(shí)鐘信號(hào)CLK通過(guò)移位寄存器單元的轉(zhuǎn)換后會(huì)依次加在顯示裝置的每一像素行的柵線上，以逐行控制顯示裝置的顯示。
[0003]如圖1所示，一種傳統(tǒng)的移位寄存器單元的電路包括四個(gè)晶體管和一個(gè)電容，即第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、電容C。
[0004]第一晶體管Ml的柵極和源極相連，并連接至第一輸入端I。該第一輸入端I接收輸入信號(hào)INPUT，輸入信號(hào)INPUT來(lái)自于上一級(jí)移位寄存器單元的輸出信號(hào)OUTPUT。
[0005]第二晶體管M2的柵極連接第二輸入端2，接收復(fù)位信號(hào)RESET。第二晶體管M2的漏極與一個(gè)恒低電平端5連接，用于接收低電平信號(hào)VGL。
[0006]第三晶體管M3的源極與時(shí)鐘端6連接，時(shí)鐘端6用于接收時(shí)鐘信號(hào)CLK。第三晶體管M3的柵極經(jīng)由電容C與輸出端8連接。
[0007]第四晶體管M4的柵極連接到第二輸入端2，漏極連接到恒低電平端VGL，源極則連接到輸出端8。
[0008]第一晶體管Ml的漏極與第二晶體管M2的源極之間的節(jié)點(diǎn)為上拉節(jié)點(diǎn)PU。輸出端8輸出的輸出信號(hào)OUTPUT即為本級(jí)移位寄存器單元的柵極掃描信號(hào)。
[0009]當(dāng)上一級(jí)移位寄存器單元進(jìn)行柵極掃描時(shí)，本級(jí)移位寄存器單元的輸入信號(hào)INPUT為高電平，第一晶體管Ml導(dǎo)通以對(duì)上拉節(jié)點(diǎn)I3U預(yù)充電。在下一個(gè)時(shí)段，本級(jí)移位寄存器單元的時(shí)鐘信號(hào)CLK為高電平，第三晶體管M3導(dǎo)通使得輸出端8為高電平，即輸出信號(hào)OUTPUT為高電平。同時(shí)，由于自舉效應(yīng)，上拉節(jié)點(diǎn)I3U的電位被再次升高。在下一個(gè)時(shí)段，下一級(jí)移位寄存器單元輸出的輸出信號(hào)為高電平，即第二輸入端2復(fù)位信號(hào)RESET為高電平，第二晶體管M2和第四晶體管M4導(dǎo)通，對(duì)上拉節(jié)點(diǎn)和輸出端8進(jìn)行放電從而復(fù)位。
[0010]這種移位寄存器單元的不足之處在于，向第四晶體管M4施加高電平的時(shí)間很短，并不會(huì)在直流偏壓下產(chǎn)生漂移，大部分時(shí)間內(nèi)PU和OUTPUT是懸空狀態(tài)，容易受寄生電容等影響，產(chǎn)生誤操作。這將導(dǎo)致顯示器件的亮度不均，影響產(chǎn)品的質(zhì)量。同時(shí)，這種移位寄存器單元不能實(shí)現(xiàn)雙向掃描，且電路尺寸較大。

【發(fā)明內(nèi)容】

[0011](一)要解決的技術(shù)問(wèn)題
[0012]本發(fā)明要解決的技術(shù)問(wèn)題是實(shí)現(xiàn)顯示裝置的柵極驅(qū)動(dòng)電路的雙向掃描功能，并減小電路尺寸。
[0013](二)技術(shù)方案
[0014]根據(jù)本發(fā)明的一方面，本發(fā)明實(shí)施例提供了一種移位寄存器單元，包括:
[0015]輸入模塊，根據(jù)第一時(shí)鐘信號(hào)，將輸入信號(hào)提供至第一節(jié)點(diǎn)；
[0016]第一控制模塊，根據(jù)所述輸入信號(hào)和第三時(shí)鐘信號(hào)，通過(guò)將所述第三時(shí)鐘信號(hào)提供至所述移位寄存器單元的輸出節(jié)點(diǎn)來(lái)實(shí)現(xiàn)上拉輸出，并隨后根據(jù)第二時(shí)鐘信號(hào)，通過(guò)將電源電壓提供至所述輸出節(jié)點(diǎn)來(lái)實(shí)現(xiàn)下拉輸出；
[0017]第二控制模塊，根據(jù)第四時(shí)鐘信號(hào)，將所述輸出節(jié)點(diǎn)的電平保持在所述電源電壓；
[0018]其中，所述第一控制模塊包括第一晶體管，所述第一晶體管在上拉輸出后繼續(xù)導(dǎo)通以進(jìn)行下拉輸出，所述第二控制模塊包括第二晶體管，用于保持所述輸出節(jié)點(diǎn)的電平。
[0019]根據(jù)本發(fā)明的另一方面，提供了一種柵極驅(qū)動(dòng)電路，包括上述所述的移位寄存器單元。
[0020]進(jìn)一步地，由N個(gè)根據(jù)本發(fā)明實(shí)施例的移位寄存器單元級(jí)聯(lián)而成，N為大于I的自然數(shù)，其中，
[0021]除了第I級(jí)移位寄存器單元之外，每個(gè)移位寄存器單元的第一輸入端連接上一級(jí)移位寄存器單元的輸出節(jié)點(diǎn)，第I級(jí)移位寄存器單元的第一輸入端與第一開(kāi)啟信號(hào)相連；
[0022]除了最后I級(jí)移位寄存器單元之外，每個(gè)移位寄存器單元的第二輸入端連接下一級(jí)移位寄存器單元的輸出節(jié)點(diǎn)，最后I級(jí)移位寄存器單元的第二輸入端與第二開(kāi)啟信號(hào)相連；
[0023]當(dāng)所述移位寄存器單元進(jìn)行正向移位時(shí)，所述第一時(shí)鐘信號(hào)的高電平脈沖在所述第三時(shí)鐘信號(hào)之前，并且所述第一時(shí)鐘信號(hào)的波形與上一級(jí)移位寄存器單元的輸出節(jié)點(diǎn)的電壓波形相同；
[0024]當(dāng)所述移位寄存器單元反向移位時(shí)，所述第二時(shí)鐘信號(hào)的高電平脈沖在所述第三時(shí)鐘信號(hào)之前，并且所述第二時(shí)鐘信號(hào)的波形與下一級(jí)移位寄存器單元的輸出節(jié)點(diǎn)的電壓波形相同。
[0025]根據(jù)本發(fā)明的另一方面，提供了一種顯示裝置，包括根據(jù)本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路。
[0026](三)有益效果
[0027]本發(fā)明的移位寄存器單元通過(guò)簡(jiǎn)單的設(shè)計(jì)實(shí)現(xiàn)了雙向掃描，使得柵極驅(qū)動(dòng)電路的結(jié)構(gòu)簡(jiǎn)化，有利于降低成本。此外，只需要匹配控制信號(hào)和輸入信號(hào)的時(shí)序便可實(shí)現(xiàn)正向掃描和反向掃描的切換，減少了電路的控制信號(hào)(其他現(xiàn)有移位寄存器中的大多數(shù)需要額外的兩個(gè)方向控制信號(hào))，利于窄邊框和高分辨率的顯示面板布線。
[0028]此外，由于第二晶體管僅用于下拉保持，可以使用較小尺寸的晶體管，從而進(jìn)一步縮小了電路尺寸。
【附圖說(shuō)明】
[0029]圖1是一種傳統(tǒng)移位寄存器單元的電路圖；
[0030]圖2是本發(fā)明的第一實(shí)施例的移位寄存器單元的電路結(jié)構(gòu)圖；
[0031]圖3示出了本發(fā)明的第一實(shí)施例的移位寄存器單元的信號(hào)時(shí)序圖；
[0032]圖4示出了本發(fā)明的第一實(shí)施例的柵極驅(qū)動(dòng)電路級(jí)聯(lián)圖；
[0033]圖5示出了圖4中實(shí)施例正向掃描時(shí)的信號(hào)時(shí)序圖；
[0034]圖6示出了圖4中實(shí)施例反向掃描時(shí)的信號(hào)時(shí)序圖；
[0035]圖7和圖8是本發(fā)明的第二實(shí)施例的移位寄存器單元的電路結(jié)構(gòu)圖；
[0036]圖9是本發(fā)明的第三實(shí)施例的移位寄存器單元的電路結(jié)構(gòu)圖；
[0037]圖10是本發(fā)明的第四實(shí)施例的移位寄存器單元的電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0038]通過(guò)將移位寄存器單元級(jí)聯(lián)能夠?qū)崿F(xiàn)信號(hào)的移位。通常移位寄存器單元通過(guò)接收前一級(jí)移位寄存器單元的輸出，作為本級(jí)移位寄存器單元的移位觸發(fā)信號(hào)，以在下一時(shí)段輸出一個(gè)例如高電平的信號(hào)(一個(gè)時(shí)段為半個(gè)時(shí)鐘周期)。同時(shí)，移位寄存器單元也可以接收下一級(jí)移位寄存器單元的輸出，作為本級(jí)移位寄存器單元的復(fù)位信號(hào)，以在下一時(shí)段及之后的時(shí)段恢復(fù)輸出低電平信號(hào)。
[0039]在本發(fā)明實(shí)施例中，為了實(shí)現(xiàn)雙向掃描，需要級(jí)聯(lián)的移位寄存器單元能夠以正、反兩個(gè)方向進(jìn)行移位。
[0040]本發(fā)明實(shí)施例的移位寄存器單元的輸出仍由時(shí)鐘信號(hào)提供驅(qū)動(dòng)電平。S卩，在上一級(jí)(正向)或下一級(jí)(反向)移位寄存器單元輸出高電平的時(shí)段的下一時(shí)段，該第一時(shí)鐘端上接收的時(shí)鐘信號(hào)為高電平(所述的“上一級(jí)”和“下一級(jí)”指的是多個(gè)移位寄存器單元在級(jí)聯(lián)時(shí)，在空間上的級(jí)聯(lián)順序的“上一級(jí)”和“下一級(jí)”)。因?yàn)橐莆患拇嫫鲉卧囊莆徊僮髦芷?即一個(gè)時(shí)段)為半個(gè)時(shí)鐘周期，相鄰級(jí)的移位寄存器單元的第一時(shí)鐘端接入的時(shí)鐘信號(hào)的時(shí)序應(yīng)當(dāng)相反。這里所說(shuō)的“時(shí)序”是指信號(hào)的高電平時(shí)段和低電平時(shí)段在時(shí)域上的分布；兩個(gè)信號(hào)的“時(shí)序相反”指的是當(dāng)一個(gè)信號(hào)為高電平時(shí)，另一個(gè)信號(hào)為低電平，當(dāng)一個(gè)信號(hào)為低電平時(shí)，另一個(gè)信號(hào)為高電平；兩個(gè)信號(hào)的“時(shí)序相同”則指的是當(dāng)一個(gè)信號(hào)為高電平時(shí)，另一個(gè)信號(hào)同為高電平，當(dāng)一個(gè)信號(hào)為低電平時(shí)，另一個(gè)信號(hào)同為低電平。
[0041]移位寄存器單元的實(shí)現(xiàn)經(jīng)常需要高電平信號(hào)或低電平信號(hào)。因此針對(duì)雙向掃描，需要同時(shí)提供高電平信號(hào)和低電平信號(hào)，并且在正向移位和反向移位之間切換時(shí)，將高電平信號(hào)和低電平信號(hào)的輸入端也進(jìn)行交換。
[0042]在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一個(gè)電極稱為源極，另一電極稱為漏極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號(hào)輸入端為源極、信號(hào)輸出端為漏極。本領(lǐng)域技術(shù)人員可以理解，本發(fā)明實(shí)施例所采用的單極型晶體管可以是P型開(kāi)關(guān)晶體管或N型開(kāi)關(guān)晶體管，其中，P型開(kāi)關(guān)晶體管在柵極為低電平時(shí)導(dǎo)通，在柵極為高電平時(shí)截止，N型開(kāi)關(guān)晶體管為在柵極為高電平時(shí)導(dǎo)通，在柵極為低電平時(shí)截止。
[0043]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
[0044][第一實(shí)施例]
[0045]第一實(shí)施例是本發(fā)明的移位寄存器單元的一種基本實(shí)現(xiàn)電路，以及由其構(gòu)成柵極驅(qū)動(dòng)電路的基本級(jí)