本發(fā)明屬于液晶顯示技術(shù)領(lǐng)域，尤其涉及一種goa驅(qū)動(dòng)電路。

背景技術(shù)：

隨著平板顯示技術(shù)的發(fā)展，高分辨率、高對(duì)比度、高刷新速率、窄邊框、薄型化已成為平板顯示發(fā)展趨勢(shì)。目前液晶顯示仍為平板顯示的主流產(chǎn)品，為了實(shí)現(xiàn)液晶面板的窄邊框、薄型化和低成本，廣泛采用goa驅(qū)動(dòng)電路作為其柵極驅(qū)動(dòng)電路。

圖1為一現(xiàn)有g(shù)oa驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，如圖1所示，該goa驅(qū)動(dòng)電路包括上拉控制模塊110、上拉模塊120、下拉模塊130以及兩個(gè)下拉維持模塊141與142。其中，一個(gè)下拉維持模塊141主要由薄膜晶體管t51、t52、t53、t54、t32以及t42構(gòu)成。另一個(gè)下拉維持模塊142主要由薄膜晶體管t61、t62、t63、t64、t33以及t43構(gòu)成。其中，下拉維持模塊141由施加于薄膜晶體管t51的柵極的控制信號(hào)lc1與施加于薄膜晶體管t52的柵極的控制信號(hào)s4共同控制，下拉維持模塊142由施加于薄膜晶體管t61的柵極的控制信號(hào)lc2與施加于薄膜晶體管t62的柵極的控制信號(hào)s5共同控制?？刂菩盘?hào)lc1和lc2均為周期為200倍幀周期，占空比為1/2的低頻信號(hào)，lc1和lc2相位相差1/2周期，在lc1和lc2的交替驅(qū)動(dòng)下，下拉維持模塊141與下拉維持模塊142交替對(duì)qn點(diǎn)和gn的輸出信號(hào)進(jìn)行下拉維持。

由圖1可以看出，上述兩個(gè)下拉維持模塊共由12個(gè)薄膜晶體管構(gòu)成，在進(jìn)行電路走線排布時(shí)需要占用較大的空間，不利于窄邊框的設(shè)計(jì)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題之一是需要提供一種減少布線空間，利于窄邊框設(shè)計(jì)的goa驅(qū)動(dòng)電路。

為了解決上述技術(shù)問(wèn)題，本申請(qǐng)的實(shí)施例首先提供了一種goa驅(qū)動(dòng)電路，所述goa驅(qū)動(dòng)電路由多級(jí)goa單元級(jí)聯(lián)構(gòu)成，每一級(jí)goa單元用于驅(qū)動(dòng)一行像素單元，當(dāng)前級(jí)goa單元包括：

上拉控制模塊，其配置為根據(jù)接收到的由第一goa單元輸出的行掃描信號(hào)與級(jí)傳信號(hào)，輸出上拉控制信號(hào)；

上拉模塊，與所述上拉控制模塊相連接，其配置為根據(jù)所述上拉控制信號(hào)，將接收到的第一時(shí)鐘信號(hào)輸出為當(dāng)前級(jí)goa單元的行掃描信號(hào)；

下拉模塊，與所述上拉控制模塊及所述上拉模塊相連接，其配置為根據(jù)接收到的由第二goa單元輸出的行掃描信號(hào)，將所述上拉控制信號(hào)與所述當(dāng)前級(jí)goa單元的行掃描信號(hào)同時(shí)下拉至低電平；

下拉維持模塊，與所述上拉控制模塊及所述上拉模塊相連接，其配置為在非本行像素單元的掃描周期內(nèi)，根據(jù)接收到的第二時(shí)鐘信號(hào)，將所述上拉控制信號(hào)與所述當(dāng)前級(jí)goa單元的行掃描信號(hào)維持在低電平；

其中，所述第一goa單元為位于所述當(dāng)前級(jí)goa單元前面的goa單元，所述第二goa單元為位于所述當(dāng)前級(jí)goa單元后面的goa單元。

優(yōu)選地，所述上拉控制模塊包括第一薄膜晶體管，所述第一薄膜晶體管的柵極連接由所述第一goa單元輸出的級(jí)傳信號(hào)，其源極連接由所述第一goa單元輸出的行掃描信號(hào)，其漏極輸出所述上拉控制信號(hào)。

優(yōu)選地，所述上拉模塊包括第二薄膜晶體管，所述第二薄膜晶體管的柵極連接所述上拉控制信號(hào)，其源極連接所述第一時(shí)鐘信號(hào)，其漏極輸出當(dāng)前級(jí)goa單元的行掃描信號(hào)。

優(yōu)選地，所述下拉模塊包括第三薄膜晶體管與第四薄膜晶體管；

所述第三薄膜晶體管與所述第四薄膜晶體管的柵極相互連接，并連接由所述第一goa單元輸出的行掃描信號(hào)，其源極也相互連接，并連接直流電源信號(hào)；

所述第三薄膜晶體管的漏極連接所述當(dāng)前級(jí)goa單元的行掃描信號(hào)，所述第四薄膜晶體管的漏極連接所述上拉控制信號(hào)。

優(yōu)選地，所述下拉維持模塊包括第五薄膜晶體管與第六薄膜晶體管；

所述第五薄膜晶體管與所述第六薄膜晶體管的柵極相互連接，并連接所述第二時(shí)鐘信號(hào)，其源極也相互連接，并連接直流電源信號(hào)；

所述第五薄膜晶體管的漏極連接所述當(dāng)前級(jí)goa單元的行掃描信號(hào)，所述第六薄膜晶體管的漏極連接所述上拉控制信號(hào)。

優(yōu)選地，所述第一時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)均為占空比為1/4的脈沖信號(hào)，且所述第一時(shí)鐘信號(hào)超前于所述第二時(shí)鐘信號(hào)1/4周期。

優(yōu)選地，連接于當(dāng)前級(jí)goa單元的所述第一時(shí)鐘信號(hào)超前于連接于與當(dāng)前級(jí)goa單元級(jí)聯(lián)的后一級(jí)goa單元的所述第一時(shí)鐘信號(hào)1/8周期；

連接于當(dāng)前級(jí)goa單元的所述第二時(shí)鐘信號(hào)超前于連接于與當(dāng)前級(jí)goa單元級(jí)聯(lián)的后一級(jí)goa單元的所述第二時(shí)鐘信號(hào)1/8周期。

優(yōu)選地，所述由第一goa單元輸出的行掃描信號(hào)包括第n-2級(jí)goa單元輸出的行掃描信號(hào)；

所述由第二goa單元輸出的行掃描信號(hào)包括第n+2級(jí)goa單元輸出的行掃描信號(hào)；

其中，n表示當(dāng)前級(jí)，且n為正整數(shù)。

優(yōu)選地，所述goa驅(qū)動(dòng)單元還包括級(jí)傳模塊，所述級(jí)傳模塊包括第七薄膜晶體管；

所述第七薄膜晶體管的柵極連接所述上拉控制信號(hào)，其源極連接所述第一時(shí)鐘信號(hào)，其漏極輸出級(jí)傳信號(hào)。

優(yōu)選地，所述goa驅(qū)動(dòng)單元還包括自舉電容，所述自舉電容的第一極板連接所述上拉控制信號(hào)，其第二極板連接所述當(dāng)前級(jí)goa單元的行掃描信號(hào)。

與現(xiàn)有技術(shù)相比，上述方案中的一個(gè)或多個(gè)實(shí)施例可以具有如下優(yōu)點(diǎn)或有益效果：

本發(fā)明實(shí)施例能夠顯著減少用于構(gòu)成goa單元中下拉維持模塊的薄膜晶體管的數(shù)量，簡(jiǎn)化了goa驅(qū)動(dòng)電路的結(jié)構(gòu)，有利于減少goa驅(qū)動(dòng)電路的布線空間，進(jìn)而實(shí)現(xiàn)窄邊框設(shè)計(jì)。

本發(fā)明的其他優(yōu)點(diǎn)、目標(biāo)，和特征在某種程度上將在隨后的說(shuō)明書中進(jìn)行闡述，并且在某種程度上，基于對(duì)下文的考察研究對(duì)本領(lǐng)域技術(shù)人員而言將是顯而易見的，或者可以從本發(fā)明的實(shí)踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點(diǎn)可以通過(guò)下面的說(shuō)明書，權(quán)利要求書，以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。

附圖說(shuō)明

附圖用來(lái)提供對(duì)本申請(qǐng)的技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說(shuō)明書的一部分。其中，表達(dá)本申請(qǐng)實(shí)施例的附圖與本申請(qǐng)的實(shí)施例一起用于解釋本申請(qǐng)的技術(shù)方案，但并不構(gòu)成對(duì)本申請(qǐng)技術(shù)方案的限制。

圖1為現(xiàn)有技術(shù)中g(shù)oa驅(qū)動(dòng)電路的一個(gè)goa單元的結(jié)構(gòu)示意圖；

圖2為根據(jù)本發(fā)明一實(shí)施例的goa驅(qū)動(dòng)電路的一個(gè)goa單元的結(jié)構(gòu)示意圖；

圖3為根據(jù)本發(fā)明一實(shí)施例的goa驅(qū)動(dòng)電路的時(shí)序圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題，并達(dá)成相應(yīng)技術(shù)效果的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。本申請(qǐng)實(shí)施例以及實(shí)施例中的各個(gè)特征，在不相沖突前提下可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

本發(fā)明實(shí)施例提出一種結(jié)構(gòu)簡(jiǎn)單的goa驅(qū)動(dòng)電路，圖2示出該goa驅(qū)動(dòng)電路的第n級(jí)goa單元，可以用于驅(qū)動(dòng)第n行像素單元，如圖2所示，該goa單元包括上拉控制模塊210，上拉模塊220，下拉模塊230，下拉維持模塊240以及級(jí)傳模塊250。

其中，上拉控制模塊210主要用于輸出上拉控制信號(hào)，如圖2所示，本發(fā)明實(shí)施例的上拉控制模塊210包括薄膜晶體管t11(第一薄膜晶體管)。t11的柵極連接控制信號(hào)stn-2，stn-2表示第n-2級(jí)goa單元所輸出的級(jí)傳信號(hào)，關(guān)于級(jí)傳信號(hào)將在后面詳細(xì)說(shuō)明。t11的源極連接第n-2級(jí)goa單元所輸出的行掃描信號(hào)gn-2。當(dāng)stn-2為高電平時(shí)，t11開啟，且當(dāng)gn-2也跳變?yōu)楦唠娖綍r(shí)，在t11的漏極輸出一個(gè)上拉控制信號(hào)qn，該上拉控制信號(hào)qn可以用于控制上拉模塊220的開啟與關(guān)閉。

上拉模塊220的輸入端與上拉控制模塊所輸出的上拉控制信號(hào)qn相連接，主要用于根據(jù)該上拉控制信號(hào)qn輸出行掃描信號(hào)gn。如圖2所示，本發(fā)明實(shí)施例的上拉模塊220包括薄膜晶體管t21(第二薄膜晶體管)。t21的柵極連接上拉控制信號(hào)qn，其源極連接時(shí)鐘信號(hào)ckn(第一時(shí)鐘信號(hào)，n可以表示1至8中任一)，其漏極作為當(dāng)前級(jí)goa單元的行掃描信號(hào)的輸出端，輸出行掃描信號(hào)gn。當(dāng)qn為高電平時(shí)，t21開啟，且當(dāng)ckn也跳變?yōu)楦唠娖綍r(shí)，在t21的漏極輸出一個(gè)行掃描信號(hào)gn。

下拉模塊230分別與上拉控制模塊以及上拉模塊的輸出端相連接，其主要用于，在完成對(duì)當(dāng)前行像素單元的掃描后，將上拉控制信號(hào)qn以及行掃描信號(hào)gn下拉至低電平。如圖2所示，本發(fā)明實(shí)施例的下拉模塊230包括薄膜晶體管t31(第三薄膜晶體管)與薄膜晶體管t41(第四薄膜晶體管)。其中，t31的柵極與t41的柵極，以及t31的源極與t41的源極分別連接在一起。相互連接的柵極還連接有由第n+2級(jí)goa單元輸出的行掃描信號(hào)gn+2，相互連接的源極連接一直流電源信號(hào)vss，且vss為穩(wěn)定的低電平。t31的漏極連接當(dāng)前級(jí)goa單元的行掃描信號(hào)的輸出端，當(dāng)gn+2為高電平時(shí)，t31開啟，vss可以將gn拉低至低電平。t41的漏極連接上拉控制信號(hào)qn，當(dāng)gn+2為高電平時(shí)，t41開啟，vss可以將qn拉低至低電平。

本領(lǐng)域技術(shù)人員容易理解的是，上述產(chǎn)生相應(yīng)的控制作用的stn-2、gn-2以及gn+2，均可以更換為其他信號(hào)，例如將stn-2和/或gn-2更換為位于當(dāng)前級(jí)goa單元前面的goa單元(第一goa單元)中的相應(yīng)的信號(hào)，將gn+2更換為位于當(dāng)前級(jí)goa單元后面的goa單元(第二goa單元)中的相應(yīng)的信號(hào)，或者也可以是由外部整體輸入至goa驅(qū)動(dòng)電路的信號(hào)，本發(fā)明實(shí)施例中對(duì)此不作限定。

級(jí)傳模塊250用于輸出與行掃描信號(hào)同步的級(jí)傳信號(hào)。如圖2所示，本發(fā)明實(shí)施例的級(jí)傳模塊250包括薄膜晶體管t22(第七薄膜晶體管)。t22的柵極以及源極分別與t21的柵極與源極相連接，因此，當(dāng)上拉控制信號(hào)qn為高電平時(shí)，t22開啟，且當(dāng)ckn也跳變?yōu)楦唠娖綍r(shí)，在t22的漏極端輸出一級(jí)傳信號(hào)stn，該級(jí)傳信號(hào)stn與行掃描信號(hào)gn同步輸出。

在本發(fā)明的實(shí)施例中，基于級(jí)傳模塊250生成并輸出級(jí)傳信號(hào)而實(shí)現(xiàn)對(duì)其他級(jí)goa單元的上拉控制模塊進(jìn)行響應(yīng)的時(shí)序控制，能夠提高電路的可靠性，降低誤操作。

下拉維持模塊240分別與上拉控制模塊210以及上拉模塊220相連接，下拉維持模塊240主要用于在非本行像素單元的掃描周期內(nèi)，穩(wěn)定地實(shí)施下拉并維持上拉控制信號(hào)qn以及行掃描信號(hào)gn的低電平狀態(tài)。如圖2所示，本發(fā)明實(shí)施例的下拉維持模塊240包括薄膜晶體管t32(第五薄膜晶體管)以及薄膜晶體管t42(第六薄膜晶體管)。其中，t32的柵極與t42的柵極相互連接，并同時(shí)連接時(shí)鐘信號(hào)ckm(第二時(shí)鐘信號(hào)，m可以表示1至8中任一)。t32的源極與t42的源極相互連接，并同時(shí)連接直流電源信號(hào)vss。t32的漏極連接當(dāng)前級(jí)goa單元的行掃描信號(hào)的輸出端，當(dāng)ckm為高電平時(shí)，t32開啟，vss可以將gn拉低至低電平。t42的漏極連接上拉控制信號(hào)qn，當(dāng)ckm為高電平時(shí)，t42開啟，vss可以將qn拉低至低電平。

另外，如圖2所示，本發(fā)明實(shí)施例的goa單元也設(shè)置有自舉電容cb，cb的第一極板連接上拉控制信號(hào)qn，其第二極板連接當(dāng)前級(jí)goa單元的行掃描信號(hào)gn。自舉電容cb主要用于維持薄膜晶體管t21的柵極與源極之間的電壓，穩(wěn)定t21的輸出。關(guān)于cb的相關(guān)內(nèi)容可參見現(xiàn)有技術(shù)，此處不再贅述。

從上述結(jié)構(gòu)可以看出，本發(fā)明實(shí)施例的下拉維持模塊240僅由2個(gè)薄膜晶體管構(gòu)成，相比于現(xiàn)有技術(shù)中的由12個(gè)薄膜晶體管的構(gòu)成的下拉維持模塊，其所用薄膜晶體管的數(shù)量顯著降低，既簡(jiǎn)化了goa驅(qū)動(dòng)電路的結(jié)構(gòu)，又能夠較少goa驅(qū)動(dòng)電路所占用的空間，有利于實(shí)現(xiàn)窄邊框化。

下面結(jié)合圖3所示的goa驅(qū)動(dòng)電路工作的時(shí)序圖，對(duì)本發(fā)明實(shí)施例的goa驅(qū)動(dòng)電路的工作過(guò)程進(jìn)行說(shuō)明。

上述goa單元通過(guò)相互級(jí)聯(lián)構(gòu)成goa驅(qū)動(dòng)電路，具體的，以圖2中的第n級(jí)goa單元為例，其通過(guò)上拉控制模塊210與第n-2級(jí)goa單元相級(jí)聯(lián)，并通過(guò)下拉模塊230與第n+2級(jí)goa單元相級(jí)聯(lián)。

進(jìn)一步地，本發(fā)明實(shí)施例中所采用的第一時(shí)鐘信號(hào)ckn與第二時(shí)鐘信號(hào)ckm均為占空比為1/4的脈沖信號(hào)。且相鄰的兩級(jí)goa單元所接入的第一時(shí)鐘信號(hào)ckn具有設(shè)定的相位差。以第n級(jí)goa單元為例，接入第n級(jí)goa單元的第一時(shí)鐘信號(hào)ckn超前于接入第n+1級(jí)goa單元的第一時(shí)鐘信號(hào)ckn1/8周期。同樣的，相鄰的兩級(jí)goa單元所接入的第二時(shí)鐘信號(hào)ckm也具有設(shè)定的相位差。以第n級(jí)goa單元為例，接入第n級(jí)goa單元的第二時(shí)鐘信號(hào)ckm超前于接入第n+1級(jí)goa單元的第二時(shí)鐘信號(hào)ckm1/8周期。

根據(jù)上述內(nèi)容容易知道，連續(xù)8級(jí)goa單元的第一時(shí)鐘信號(hào)ckn可以形成一個(gè)循環(huán)，同樣的，連續(xù)8級(jí)goa單元的第二時(shí)鐘信號(hào)ckm可以形成一個(gè)循環(huán)。因此，在圖3中基于8個(gè)具體的第一/第二時(shí)鐘信號(hào)進(jìn)行說(shuō)明。

另外，對(duì)于同一級(jí)goa單元，應(yīng)用于其上拉模塊220的第一時(shí)鐘信號(hào)ckn與應(yīng)用于其下拉維持模塊240的第二時(shí)鐘信號(hào)ckm也保持有設(shè)定的相位差。具體為，第一時(shí)鐘信號(hào)ckn超前于第二時(shí)鐘信號(hào)ckm1/4周期。因此，分別對(duì)應(yīng)于8個(gè)第一時(shí)鐘信號(hào)ck1、ck2、ck3、ck4、ck5、ck6、ck7以及ck8，第二時(shí)鐘信號(hào)的時(shí)序?yàn)閏k3、ck4、ck5、ck6、ck7、ck8、ck1以及ck2。

結(jié)合圖2與圖3，stv表示初始觸發(fā)信號(hào)，在本發(fā)明實(shí)施例中，其被同時(shí)接入第1級(jí)goa單元以及第2級(jí)goa單元中的薄膜晶體管t11的柵極與源極(即同時(shí)充當(dāng)?shù)?級(jí)goa單元與第2級(jí)goa單元的stn-2與gn-2)。當(dāng)stv為高電平時(shí)，第1級(jí)goa單元與第2級(jí)goa單元的t11同時(shí)開啟，且將q1與q2均拉升至高電平，進(jìn)而使得第1級(jí)goa單元與第2級(jí)goa單元的t21同時(shí)開啟。

當(dāng)ck1的高電平到來(lái)后，第1級(jí)goa單元的行掃描信號(hào)輸出端輸出一個(gè)高電平的行掃描信號(hào)g1，當(dāng)ck2的高電平到來(lái)后，第2級(jí)goa單元的行掃描信號(hào)輸出端也會(huì)輸出一個(gè)高電平的行掃描信號(hào)g2，如圖3所示。

在g1跳變?yōu)楦唠娖胶螅捎趕t1(與g1同步輸出)與g1分別連接至第3級(jí)goa單元的t11的柵極與源極，因此第3級(jí)goa單元的t11被開啟，當(dāng)ck3的高電平到來(lái)后，第3級(jí)goa單元的行掃描信號(hào)輸出端輸出一個(gè)高電平的行掃描信號(hào)g3。

在g3跳變?yōu)楦唠娖胶?，由于g3同時(shí)連接至第1級(jí)goa單元的t31與t41的柵極，因此t31與t41被開啟，進(jìn)而將第1級(jí)goa單元的g1與q1同時(shí)拉低至低電平。

另一方面，由于ck3同時(shí)作為第1級(jí)goa單元的t32與t42的柵極的控制信號(hào)，因此，當(dāng)ck3跳變?yōu)楦唠娖胶?，t32與t42被開啟，可以同時(shí)對(duì)g1與q1施加下拉作用。在本發(fā)明的實(shí)施例中，通過(guò)t31、t41、t32與t42的共同作用，能夠?qū)1與q1更加快速地下拉至低電平。

當(dāng)g3跳變恢復(fù)至低電平(當(dāng)?shù)?級(jí)goa單元的行掃描信號(hào)g5輸出高電平后，或者當(dāng)ck5跳變?yōu)楦唠娖胶?，g3會(huì)被拉低至低電平)后，t31與t41將關(guān)閉，并維持至下一幀，因此t31與t41對(duì)g1與q1的下拉作用將不再存在。

但對(duì)于t32與t42而言，由于其柵極端連接ck3，而ck3經(jīng)歷1/4時(shí)鐘信號(hào)周期之后，將再次跳變?yōu)楦唠娖剑M(jìn)而使得t32與t42再次打開，并對(duì)g1與q1進(jìn)行下來(lái)。容易理解的是，在接下來(lái)的掃描過(guò)程中，t32與t42將呈周期性地開啟，并周期性地對(duì)g1與q1施加下拉作用，以使得g1與q1在之后的掃描過(guò)程中，均能穩(wěn)定地保持在低電平狀態(tài)。

在本發(fā)明的實(shí)施例中，通過(guò)第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)的相互配合，來(lái)實(shí)現(xiàn)對(duì)行掃描信號(hào)gn與上拉控制信號(hào)qn的下拉維持，簡(jiǎn)化了goa驅(qū)動(dòng)電路的設(shè)計(jì)，有利于超窄邊框顯示面板結(jié)構(gòu)。

雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。