本公開涉及顯示技術(shù)領(lǐng)域，尤其涉及一種顯示裝置及其控制方法。

背景技術(shù)：

對于常見的顯示裝置而言，顯示方式一般分為兩種，即逐行顯示和同時顯示。

現(xiàn)有的顯示裝置一般只能實(shí)現(xiàn)逐行顯示，圖1和圖2示出現(xiàn)有逐行顯示的顯示裝置的組成示意圖，顯示裝置100中包括像素陣列11、掃描驅(qū)動單元12、數(shù)據(jù)驅(qū)動單元13以及發(fā)光驅(qū)動單元14，掃描驅(qū)動單元12通過掃描線向像素陣列11提供掃描信號，數(shù)據(jù)驅(qū)動單元13通過數(shù)據(jù)線向像素陣列11提供數(shù)據(jù)信號，發(fā)光驅(qū)動單元14通過控制線向。像素陣列11對應(yīng)顯示裝置的中間區(qū)域形成顯示區(qū)域，像素陣列11中含有多個以矩陣形式排列的像素，每個像素對應(yīng)一個開關(guān)晶體管，開關(guān)晶體管的控制端(柵極)連接掃描線，第一端(源極)連接數(shù)據(jù)線，第二端(漏極)連接像素。圖1中在像素陣列11的兩側(cè)均設(shè)置有掃描驅(qū)動單元12，同時在兩個掃描驅(qū)動單元12的外圍還分別設(shè)置有發(fā)光驅(qū)動單元14；圖2中也在像素陣列11的兩側(cè)均設(shè)置有掃描驅(qū)動單元12，但是僅在其中一個掃描驅(qū)動單元12的外圍設(shè)置有發(fā)光驅(qū)動單元14。

以圖1或圖2中所示的顯示裝置進(jìn)行逐行顯示為例，掃描驅(qū)動單元12從上往下或者從下往上逐行對像素陣列11中的像素進(jìn)行充電，發(fā)光驅(qū)動單元14從上往下或者從下往上逐行對像素陣列11中的像素發(fā)光開關(guān)導(dǎo)通，使像素陣列中的像素能夠逐行發(fā)光并顯示畫面。

但是現(xiàn)有技術(shù)圖1和圖2所示的組成結(jié)構(gòu)中，逐行掃描的顯示方式和同時顯示的方式無法實(shí)現(xiàn)兼容，無法滿足多樣化需求。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本公開的目的為提供一種示裝置及其控制方法，以解決現(xiàn)有技術(shù)中逐行顯示與同時顯示無法兼容的技術(shù)問題。

為實(shí)現(xiàn)上述目的，在本公開的一些實(shí)施例中提供了一種顯示裝置，包括一像素陣列，還包括：

掃描驅(qū)動單元，用于向所述像素陣列提供掃描信號；

發(fā)光驅(qū)動單元，用于向所述像素陣列提供發(fā)光信號；以及

發(fā)光開關(guān)單元，用于向所述像素陣列提供開關(guān)信號，其中，當(dāng)所述發(fā)光驅(qū)動單元使能時所述顯示裝置進(jìn)行逐行顯示，當(dāng)所述發(fā)光開關(guān)單元使能時所述顯示裝置進(jìn)行同時顯示。

在本公開的另一實(shí)施例中，所述發(fā)光開關(guān)單元中包括多個開關(guān)元件，每個所述開關(guān)元件均具有第一時鐘信號輸入端、控制信號輸入端以及第一輸出端；

所述發(fā)光驅(qū)動單元中包括多個級聯(lián)方式連接的多個移位寄存單元，每個所述移位寄存單元均具有第二時鐘信號輸入端、第三時鐘信號輸入端、起始信號輸入端以及第二輸出端，且所述第二輸出端與所述第一輸出端電性耦接。

在本公開的另一實(shí)施例中，當(dāng)所述開關(guān)元件的所述第一時鐘信號輸入端、所述控制信號輸入端均提供高電平，且所述移位寄存單元的所述第二時鐘信號輸入端、所述第三時鐘信號輸入端、所述起始信號輸入端均提供具有預(yù)設(shè)周期的電平信號時，所述掃描驅(qū)動單元向所述像素陣列逐行輸入所述掃描信號，所述發(fā)光驅(qū)動單元逐行開啟，所述顯示裝置進(jìn)行逐行顯示。

在本公開的另一實(shí)施例中，所述第二時鐘信號輸入端與所述第三時鐘信號輸入端輸入的時鐘信號波形相同，且具有一定的相位偏移。

在本公開的另一實(shí)施例中，當(dāng)所述開關(guān)元件的所述第一時鐘信號輸入端提供具有預(yù)設(shè)周期的電平信號、所述控制信號輸入端提供低電平，且所述移位寄存單元的所述第二時鐘信號輸入端、所述第三時鐘信號輸入端、所述起始信號輸入端均提供高電平時，所述掃描驅(qū)動單元向所述像素陣列逐行輸入所述掃描信號，所述發(fā)光驅(qū)動單元同時開啟，所述顯示裝置進(jìn)行同時顯示。

為解決實(shí)現(xiàn)上述目的，在本公開的另一些實(shí)施例中提供了一種顯示裝置的控制方法，其中所述顯示裝置為以上所述的顯示裝置，所述控制方法包括：

由掃描驅(qū)動單元向像素陣列提供掃描信號；

由發(fā)光驅(qū)動單元向所述像素陣列提供發(fā)光信號；

由發(fā)光開關(guān)單元向所述像素陣列提供開關(guān)信號；以及

其中，當(dāng)所述發(fā)光驅(qū)動單元使能時所述顯示裝置進(jìn)行逐行顯示，當(dāng)所述發(fā)光開關(guān)單元使能時所述顯示裝置進(jìn)行同時顯示。

在本公開的另一實(shí)施例中，所述發(fā)光開關(guān)單元中包括多個開關(guān)元件，每個開關(guān)元件均具有第一時鐘信號輸入端、控制信號輸入端以及第一輸出端，所述發(fā)光驅(qū)動單元中包括多個級聯(lián)方式連接的多個移位寄存單元，每個所述移位寄存單元均具有第二時鐘信號輸入端、第三時鐘信號輸入端、起始信號輸入端以及第二輸出端，且所述第二輸出端與所述第一輸出端電性耦接。

在本公開的另一實(shí)施例中，所述第二時鐘信號輸入端與所述第三時鐘信號輸入端輸入的時鐘信號波形相同，且具有一定的相位偏移。

在本公開的另一實(shí)施例中，所述方法包括：

當(dāng)所述開關(guān)元件的所述第一時鐘信號輸入端、所述控制信號輸入端均提供高電平，且所述移位寄存單元的所述第二時鐘信號輸入端、所述第三時鐘信號輸入端、所述起始信號輸入端均提供具有預(yù)設(shè)周期的電平信號時，所述發(fā)光驅(qū)動單元逐行開啟，所述顯示裝置進(jìn)行逐行顯示。

在本公開的另一實(shí)施例中，所述方法包括：

當(dāng)所述開關(guān)元件的所述第一時鐘信號輸入端提供具有預(yù)設(shè)周期的電平信號、所述控制信號輸入端提供低電平，且所述移位寄存單元的所述第二時鐘信號輸入端、所述第三時鐘信號輸入端、所述起始信號輸入端均提供高電平時，所述發(fā)光驅(qū)動單元同時開啟，所述顯示裝置進(jìn)行同時顯示。

基于本公開所提供的上述技術(shù)方案可知，本公開的有益效果在于：

通過在顯示裝置中增加發(fā)光開關(guān)單元，并結(jié)合發(fā)光驅(qū)動單元以及發(fā)光開關(guān)單元提供不同的電平信號，以控制顯示裝置進(jìn)行逐行顯示或同時顯示，實(shí)現(xiàn)逐行顯示和同行顯示的兼容，滿足更多元化的用戶需求。

附圖說明

通過參照附圖詳細(xì)描述其示例實(shí)施方式，本公開的上述和其它特征及優(yōu)點(diǎn)將變得更加明顯。

圖1示出相關(guān)實(shí)施例中一種顯示裝置的組成示意圖。

圖2示出相關(guān)實(shí)施例中另一種顯示裝置的組成示意圖。

圖3示出本公開一實(shí)施例中提供的顯示裝置的組成示意圖。

圖4示出本公開一實(shí)施例中提供的顯示裝置的架構(gòu)示意圖。

圖5示出本公開一實(shí)施例中eoasr的電路圖。

圖6示出本公開一實(shí)施例中eoasr輸入信號的信號波形圖。

圖7示出本公開一實(shí)施例中發(fā)光開關(guān)單元輸入信號的信號波形圖。

圖8示出本公開一實(shí)施例中eoasr在第一階段輸入信號以及輸出信號的信號波形圖。

圖9示出本公開一實(shí)施例中eoasr在第一階段電路狀態(tài)示意圖。

圖10示出本公開一實(shí)施例中eoasr在第二階段輸入信號以及輸出信號的信號波形圖。

圖11示出本公開一實(shí)施例中eoasr在第二階段電路狀態(tài)示意圖。

圖12示出本公開一實(shí)施例中eoasr在第三階段輸入信號以及輸出信號的信號波形圖。

圖13示出本公開一實(shí)施例中eoasr在第三階段電路狀態(tài)示意圖。

圖14示出本公開一實(shí)施例中eoasr在第四階段輸入信號以及輸出信號的信號波形圖。

圖15示出本公開一實(shí)施例中eoasr在第四階段電路狀態(tài)示意圖。

圖16示出本公開一實(shí)施例中eoasr在第五階段輸入信號以及輸出信號的信號波形圖。

圖17示出本公開一實(shí)施例中eoasr在第五階段電路狀態(tài)示意圖。

圖18示出本公開一實(shí)施例中eoasr在第六階段輸入信號以及輸出信號的信號波形圖。

圖19示出本公開一實(shí)施例中eoasr在第六階段電路狀態(tài)示意圖。

圖20示出本公開一實(shí)施例中eoasr在第七階段輸入信號以及輸出信號的信號波形圖。

圖21示出本公開一實(shí)施例中eoasr在第七階段電路狀態(tài)示意圖。

圖22示出本公開一實(shí)施例中eoasr在第八階段輸入信號以及輸出信號的信號波形圖。

圖23示出本公開一實(shí)施例中eoasr在第八階段電路狀態(tài)示意圖。

圖24示出本公開一實(shí)施例中eoasr在第九階段輸入信號以及輸出信號的信號波形圖。

圖25示出本公開一實(shí)施例中eoasr在第九階段電路狀態(tài)示意圖。

圖26示出本公開一實(shí)施例中eoasr在第十階段輸入信號以及輸出信號的信號波形圖。

圖27示出本公開一實(shí)施例中eoasr在第十階段電路狀態(tài)示意圖。

圖28示出本公開另一實(shí)施例中提供的一種顯示裝置的控制方法的步驟流程圖。

具體實(shí)施方式

體現(xiàn)本公開特征與優(yōu)點(diǎn)的典型實(shí)施例將在以下的說明中詳細(xì)敘述。應(yīng)理解的是，本公開能夠在不同的實(shí)施例上具有各種的變化，其皆不脫離本公開的范圍，且其中的說明及附圖在本質(zhì)上是當(dāng)作說明之用，而非用以限制本公開。

為解決上述問題，給出以下幾個實(shí)施例對本公開進(jìn)行解釋和說明。

圖3示出本公開一些實(shí)施例中提供的一種顯示裝置的架構(gòu)示意圖，如圖3所示，在該顯示裝置100中包括一像素陣列11、掃描驅(qū)動單元12、發(fā)光驅(qū)動單元14以及發(fā)光開關(guān)單元15，其中掃描驅(qū)動單元用于向像素陣列提供掃描信號，發(fā)光驅(qū)動單元14用于向像素陣列提供發(fā)光信號，發(fā)光開關(guān)單元15用于向像素陣列提供開關(guān)信號，其中，當(dāng)發(fā)光驅(qū)動單元14使能時顯示裝置進(jìn)行逐行顯示，當(dāng)發(fā)光開關(guān)單元15使能時顯示裝置進(jìn)行同時顯示。圖4示出本實(shí)施例中顯示裝置的架構(gòu)示意圖，發(fā)光開關(guān)單元15中包括多個開關(guān)元件151，每個開關(guān)元件均具有第一時鐘信號輸入端、控制信號輸入端以及第一輸出端，向第一時鐘信號輸入端提供時鐘信號ck1，向控制信號輸入端提供控制信號sw。發(fā)光驅(qū)動單元14中包括多個級聯(lián)方式連接的多個移位寄存單元sr1、sr2……srn，每個移位寄存單元均具有第二時鐘信號輸入端、第三時鐘信號輸入端、起始信號輸入端以及第二輸出端，且第二輸出端與第一輸出端電性耦接，向第二時鐘信號輸入端提供時鐘信號ck2，向第三時鐘信號輸入端提供時鐘信號ck3，向起始信號輸入端提供起始信號ste。

本實(shí)施例中的移位寄存單元sr可以為eoa(emissiononarray，發(fā)光控 制電路做在面板上)，即eoasr。圖5示出本實(shí)施例中eoasr的電路圖，如圖5所示，eoasr中包括第一晶體管m1至第十一晶體管m11以及電容c1至c3，每個晶體管均具有第一端、第二端以及控制端，晶體管m1的第一端耦接晶體管m2的第二端(也就是第一節(jié)點(diǎn)n1)以及晶體管m4和m5的控制端，第二端耦接起始信號ste，控制端耦接時鐘信號ck2；晶體管m2的第一端耦接晶體管m3的第二端，控制端耦接時鐘信號ck3；晶體管m3的第一端耦接晶體管m7和m10的第一端以及電容c3的第一端，控制端耦接晶體管m5的第一端(也就是第二節(jié)點(diǎn)n2)；晶體管m4的第一端耦接晶體管m5的第二端，第二端耦接晶體管m6的控制端；晶體管m6的第一端耦接第二節(jié)點(diǎn)n2、電容c2的第一端以及晶體管m9的控制端，第二端耦接晶體管m11的第二端；晶體管m7的控制端耦接第一節(jié)點(diǎn)n1和晶體管m11的控制端，第二端耦接第五節(jié)點(diǎn)n5以及晶體管m10的控制端；晶體管m8的第一端耦接第五節(jié)點(diǎn)n5，第二端耦接第七節(jié)點(diǎn)n7和電容c2的第二端，控制端耦接電容c1的第二端以及晶體管m9的第二端；晶體管m9的第一端耦接第七節(jié)點(diǎn)n7；晶體管m10的第二端和晶體管m11的第一端耦接輸出端out。需要說明的是，本實(shí)施例中的晶體管可以是pmos晶體管，還可以是nmos晶體管。

eoasr的第二時鐘信號輸入端提供的時鐘ck2、第三時鐘信號輸入端提供的時鐘信號ck3以及起始信號輸入端提供的起始信號ste的信號波形圖如圖6所示，其中第二時鐘信號輸入端與第三時鐘信號輸入端輸入的時鐘信號ck2和ck3波形相同，且具有一定的相位偏移，其中占空比大約為1:4。起始信號ste周期更大的時鐘信號，本實(shí)施例中時鐘信號ck2與ck3之間相位大約相差1/2個周期。

在本實(shí)施例中，發(fā)光驅(qū)動單元14每一移位寄存器單元的輸出端均與發(fā)光開關(guān)單元15中開關(guān)元件的第二端耦接在一起，分別向像素陣列提供發(fā)光信號和開關(guān)信號，在發(fā)光開關(guān)單元15中開關(guān)元件的第一時鐘信號輸入端和控制信號輸入端均提供高電平信號時，發(fā)光開關(guān)單元15被禁能，此時發(fā)光驅(qū)動單元14使能，并向像素陣列提供發(fā)光信號，實(shí)現(xiàn)逐行顯示；在發(fā)光驅(qū)動單元14中每一級移位寄存單元的第二時鐘信號輸入端、第三時鐘信號輸入端以及起始信號輸入端均提供高電平信號時，發(fā)光驅(qū)動單元14被禁能，此時發(fā)光開關(guān)單 元15使能，并向像素陣列提供開關(guān)信號，實(shí)現(xiàn)同時顯示。

在本實(shí)施例中，控制顯示裝置100進(jìn)行逐行顯示或同時顯示的具體步驟包括：

當(dāng)開關(guān)元件的第一時鐘信號輸入端、控制信號輸入端均提供高電平，且移位寄存單元的第二時鐘信號輸入端、第三時鐘信號輸入端、起始信號輸入端均提供具有預(yù)設(shè)周期的電平信號時，掃描驅(qū)動單元向像素陣列逐行輸入掃描信號，發(fā)光驅(qū)動單元逐行開啟，顯示裝置進(jìn)行逐行顯示；

當(dāng)開關(guān)元件的第一時鐘信號輸入端提供具有預(yù)設(shè)周期的電平信號、控制信號輸入端提供低電平，且移位寄存單元的第二時鐘信號輸入端、第三時鐘信號輸入端、起始信號輸入端均提供高電平時，掃描驅(qū)動單元向像素陣列逐行輸入掃描信號，發(fā)光驅(qū)動單元同時開啟，顯示裝置進(jìn)行同時顯示。

在本實(shí)例中，向發(fā)光開關(guān)單元15中開關(guān)元件的第一時鐘信號輸入端提供的時鐘信號ck1以及向控制信號輸入端提供的控制信號sw的波形圖如圖7所示。本實(shí)施例中通過增加發(fā)光開關(guān)單元15，來實(shí)現(xiàn)畫面逐行顯示以及同時顯示兼容，當(dāng)向發(fā)光開關(guān)單元15中時鐘信號ck1與控制信號sw提供高電平，并發(fā)光驅(qū)動單元14中的ste/cke1/cke2提供如圖6所示的信號時，可以實(shí)現(xiàn)畫面逐行顯示；當(dāng)向發(fā)光開關(guān)單元15中時鐘信號ck1與控制信號sw提供如圖7所示的信號，并向發(fā)光驅(qū)動單元14中的ste/cke1/cke2提供高電平時，可以實(shí)現(xiàn)畫面同時顯示，因而本實(shí)施例中的顯示裝置可以實(shí)現(xiàn)逐行顯示與同時顯示的兼容。

以下結(jié)合上述圖6所示的波形圖，對eoasr工作的各個階段進(jìn)行介紹：

(1)第一階段s1

此時的信號波形圖如圖8所示，起始信號ste為低電平，時鐘信號ck2和ck3為高電平，此時相應(yīng)的電路圖如圖9所示，此時第一節(jié)點(diǎn)n1為低電平，晶體管m4、m5、m7以及m11導(dǎo)通，而晶體管m1、m2、m3、m6、m8、m9、m10關(guān)斷，同時輸出端out輸出低電平，如圖8所示。

(2)第二階段s2

此時的信號波形圖如圖10所示，起始信號ste為高電平，時鐘信號ck2為低電平，時鐘信號ck3為高電平，此時相應(yīng)的電路圖如圖11所示，此時第二節(jié)點(diǎn)n2為低電平，晶體管m6和m9導(dǎo)通，而晶體管m1-m5、m7、m8、 m10、m11關(guān)斷，同時輸出端out為浮置狀態(tài)，仍然輸出低電平，如圖10所示。

(3)第三階段s3

此時的信號波形圖如圖12所示，起始信號ste為高電平，時鐘信號ck2和ck3為高電平，此時相應(yīng)的電路圖如圖13所示，此時第二節(jié)點(diǎn)n2為低電平，僅晶體管m9導(dǎo)通，而晶體管m1-m8、m10、m11關(guān)斷，同時輸出端out也是浮置狀態(tài)，仍然輸出低電平，如圖12所示。

(4)第四階段s4

此時的信號波形圖如圖14所示，起始信號ste為高電平，時鐘信號ck2為高電平，時鐘信號ck3為低電平，此時相應(yīng)的電路圖如圖15所示，此時第二節(jié)點(diǎn)n2和第五節(jié)點(diǎn)n5為低電平，僅晶體管m8-m10導(dǎo)通，而晶體管m1-m7、m11關(guān)斷，同時輸出端out輸出高電平，如圖14所示。

(5)第五階段s5

此時的信號波形圖如圖16所示，起始信號ste為高電平，時鐘信號ck2和ck3為高電平，此時相應(yīng)的電路圖如圖17所示，此時第二節(jié)點(diǎn)n2和第五節(jié)點(diǎn)n5為低電平，僅晶體管m9-m10導(dǎo)通，而晶體管m1-m8、m11關(guān)斷，同時輸出端out也輸出高電平，如圖16所示。

(6)第六階段s6

此時的信號波形圖如圖18所示，起始信號ste為高電平，時鐘信號ck2為低電平，時鐘信號ck3為高電平，此時相應(yīng)的電路圖如圖19所示，此時第二節(jié)點(diǎn)n2和第五節(jié)點(diǎn)n5為低電平，晶體管m6、m9、m10導(dǎo)通，而晶體管m1-m5、m7-m8、m10-m11關(guān)斷，同時輸出端out仍然輸出高電平，如圖18所示。

(7)第七階段s7

此時的信號波形圖如圖20所示，起始信號ste為高電平變?yōu)榈碗娖?，時鐘信號ck2和ck3為高電平，此時相應(yīng)的電路圖如圖21所示，此時第二節(jié)點(diǎn)n2和第五節(jié)點(diǎn)n5為低電平，晶體管m6、m9、m10導(dǎo)通，而晶體管m1-m5、m7-m8、m10-m11關(guān)斷，同時輸出端out仍然輸出高電平，如圖20所示。

(8)第八階段s8

此時的信號波形圖如圖22所示，起始信號ste為低電平，時鐘信號ck2 為高電平，時鐘信號ck3為高電平，此時相應(yīng)的電路圖如圖23所示，此時第二節(jié)點(diǎn)n2和第五節(jié)點(diǎn)n5為低電平，晶體管m9、m10導(dǎo)通，而晶體管m1-m8、m10-m11關(guān)斷，同時輸出端out仍然輸出高電平，如圖22所示。

(9)第九階段s9

此時的信號波形圖如圖24所示，起始信號ste為低電平，時鐘信號ck2和ck3為高電平，此時相應(yīng)的電路圖如圖25所示，此時第二節(jié)點(diǎn)n2和第五節(jié)點(diǎn)n5為低電平，晶體管m9、m10導(dǎo)通，而晶體管m1-m8、m10-m11關(guān)斷，同時輸出端out仍然輸出高電平，如圖24所示。

(10)第十階段s10

此時的信號波形圖如圖26所示，起始信號ste為低電平，時鐘信號ck2為低電平，時鐘信號ck3為高電平，此時相應(yīng)的電路圖如圖27所示，此時第一節(jié)點(diǎn)n1、第二節(jié)點(diǎn)n2和第五節(jié)點(diǎn)n5為低電平，晶體管m1、m3-m9、m11導(dǎo)通，而晶體管m2、m8、m10關(guān)斷，同時輸出端out輸出低電平，如圖26所示。

之后，重復(fù)上述s1-s10相應(yīng)的波形圖以及電路圖也同圖8-27所示，此處不再贅述。總之，在時鐘信號ck1和控制信號sw為高電平時，eoasr按照上述s1-s10進(jìn)行工作，實(shí)現(xiàn)逐行顯示，通常的移動設(shè)備或者pc采用逐行顯示，而vr(virtualreal，虛擬現(xiàn)實(shí))則采用同時顯示的顯示方式。

綜上，本實(shí)施例提供的顯示裝置中增加發(fā)光開關(guān)單元，并結(jié)合發(fā)光驅(qū)動單元以及發(fā)光開關(guān)單元提供不同的電平信號，以控制顯示裝置進(jìn)行逐行顯示或同時顯示，實(shí)現(xiàn)逐行顯示和同行顯示的兼容，滿足更多元化的用戶需求。

圖28還示出在本公開的另一些實(shí)施例中提供了一種顯示裝置的控制方法的步驟流程圖。

如圖28所示，在步驟s10中，由掃描驅(qū)動單元向像素陣列提供掃描信號，由發(fā)光驅(qū)動單元向像素陣列提供發(fā)光信號，由發(fā)光開關(guān)單元向像素陣列提供開關(guān)信號。

如圖28所示，在步驟s20中，當(dāng)發(fā)光驅(qū)動單元使能時顯示裝置進(jìn)行逐行顯示，當(dāng)發(fā)光開關(guān)單元使能時顯示裝置進(jìn)行同時顯示。

其中步驟s10掃描驅(qū)動單元向像素陣列提供掃描信號時，逐行輸入掃描信號，也就是在掃描信號向像素陣列中一行子像素提供掃描信號，這一行子 像素的驅(qū)動開關(guān)打開，寫入相應(yīng)的數(shù)據(jù)信號，這一行數(shù)據(jù)信號寫入完成后，關(guān)閉這一行，開啟下一行的像素，再用同樣的方式寫入數(shù)據(jù)信號。

在本實(shí)施s20中，當(dāng)開關(guān)元件的第一時鐘信號輸入端、控制信號輸入端均提供高電平，且移位寄存單元的第二時鐘信號輸入端、第三時鐘信號輸入端、起始信號輸入端均提供具有預(yù)設(shè)周期的電平信號時，發(fā)光驅(qū)動單元逐行開啟，顯示裝置進(jìn)行逐行顯示，其中第二時鐘信號輸入端與第三時鐘信號輸入端輸入的時鐘信號波形相同，且具有一定的相位偏移；當(dāng)開關(guān)元件的第一時鐘信號輸入端提供具有預(yù)設(shè)周期的電平信號、控制信號輸入端提供低電平，且移位寄存單元的第二時鐘信號輸入端、第三時鐘信號輸入端、起始信號輸入端均提供高電平時，發(fā)光驅(qū)動單元同時開啟，顯示裝置進(jìn)行同時顯示。

因此，在同時顯示時，掃描驅(qū)動單元逐行開啟后，數(shù)據(jù)信號逐行寫入，發(fā)光驅(qū)動單元開啟后，顯示裝置全部發(fā)光，實(shí)現(xiàn)同時顯示；而在逐行顯示時，掃描驅(qū)動單元逐行開啟后，數(shù)據(jù)信號逐行寫入，在發(fā)光開關(guān)單元中的開關(guān)元件的控制下，發(fā)光驅(qū)動單元逐行開啟，顯示裝置也逐行發(fā)光，從而實(shí)現(xiàn)逐行顯示。

綜上所述，本實(shí)施例提供的顯示裝置的控制方法通過發(fā)光開關(guān)單元的控制，結(jié)合發(fā)光驅(qū)動單元以及發(fā)光開關(guān)單元提供不同的電平信號，以控制顯示裝置進(jìn)行逐行顯示或同時顯示，實(shí)現(xiàn)逐行顯示和同行顯示的兼容，滿足更多元化的用戶需求。

本領(lǐng)域技術(shù)人員應(yīng)當(dāng)意識到在不脫離本公開所附的權(quán)利要求所公開的本公開的范圍和精神的情況下所作的變動與潤飾，均屬本公開的權(quán)利要求的保護(hù)范圍之內(nèi)。