一種陣列基板、顯示裝置及其檢測(cè)方法與流程
本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板、顯示裝置及其檢測(cè)方法
背景技術(shù)：
隨著多媒體技術(shù)的快速發(fā)展，oled(organiclight-emittingdiode，有機(jī)發(fā)光二極管)由于具有能自發(fā)光、高對(duì)比度、色域廣、制備工藝簡(jiǎn)單、功耗低、易于實(shí)現(xiàn)柔性顯示等優(yōu)點(diǎn)，成為顯示裝置中重要的發(fā)光元件。
在現(xiàn)有的oled中，電源線(vdd線)作用是為oled提供電壓信號(hào)，產(chǎn)生電流以供oled發(fā)光。在產(chǎn)生電流的過程中，由于vdd線本身存在電阻，其沿vdd線延伸方向上會(huì)存在一定的壓降，很容易引起oled驅(qū)動(dòng)電壓信號(hào)的變化，進(jìn)而影響整個(gè)面板顯示效果的均一性。本領(lǐng)域技術(shù)人員為了解決上述問題，如圖1所示，通常將vdd線設(shè)置成網(wǎng)狀結(jié)構(gòu)，在減小vdd線電阻的同時(shí)解決了顯示效果不均一的難題。
然而，如圖2所示，現(xiàn)有的oled像素包括vdd線，數(shù)據(jù)線data，柵極信號(hào)線gn及檢測(cè)線sense。從圖2中可看出，vdd線與其他幾類信號(hào)線均有交疊處，其線與線之間發(fā)生短路的概率較大。由于at(arraytest，陣列基板檢測(cè))設(shè)備目前只能通過相應(yīng)的測(cè)試模式將發(fā)生不良的vdd線通過相應(yīng)的測(cè)試激勵(lì)縱向或橫向的檢出，而由于vdd線受到網(wǎng)狀結(jié)構(gòu)的制約，使得at設(shè)備無法檢測(cè)出不良位置，導(dǎo)致帶有此類不良的面板無法被檢測(cè)出，從而降低產(chǎn)品的良率。
技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的實(shí)施例提供一種陣列基板、顯示裝置及其檢測(cè)方法，可解決at設(shè)備無法檢測(cè)出顯示面板發(fā)生短路的問題，提高產(chǎn)品良率。
為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：
第一方面，提供一種陣列基板，包括設(shè)置在襯底上的多條相互平行的第一電源線和多條相互平行的第二電源線，所述第一電源線和所述第二電源線相交構(gòu)成多個(gè)像素區(qū)域；所述第一電源線和所述第二電源線形成多個(gè)交疊點(diǎn)，所述交疊點(diǎn)包括使所述第一電源線和所述第二電源線連接的第一交疊點(diǎn)、和使所述第一電源線和所述第二電源線絕緣的第二交疊點(diǎn)；對(duì)應(yīng)每根所述第一電源線的所述第一交疊點(diǎn)間隔分布；和/或，對(duì)應(yīng)每根所述第二電源線的所述第一交疊點(diǎn)間隔分布。
優(yōu)選的，每連續(xù)分布的m根所述第一電源線組成一個(gè)第一電源線單元，每連續(xù)分布的m根所述第二電源線組成一個(gè)第二電源線單元，每個(gè)第一電源線單元中的第i根所述第一電源線與每個(gè)第二電源線單元中的第i根所述第二電源線連接形成所述第一交疊點(diǎn)；其中，m為大于1的整數(shù)，i＝{1、2、……、m}。
優(yōu)選的，多條所述第一電源線同層設(shè)置、多條所述第二電源線同層設(shè)置；所述第一電源線和所述第二電源線之間設(shè)置有層間絕緣層，兩者在所述第一交疊點(diǎn)通過過孔連接。
或者，多條所述第一電源線同層設(shè)置、多條所述第二電源線同層設(shè)置；所述第一電源線和所述第二電源線之間僅在所述第二交疊點(diǎn)設(shè)置有絕緣圖案。
優(yōu)選的，多條所述第一電源線同層設(shè)置，所述第二電源線包括多條與所述第一電源線同層設(shè)置、且與所述第一電源線不交疊的線段；在所述第一交疊點(diǎn)，相鄰的所述線段相互靠近的末端與所述第一電源線連接；在所述第二交疊點(diǎn)，相鄰所述線段通過架橋連接，所述架橋與所述第一電源線通過絕緣圖案隔離。
優(yōu)選的，所述第一電源線的方塊電阻大于所述第二電源線的方塊電阻。
優(yōu)選的，所述第一電源線設(shè)置在所述第二電源線靠近所述襯底一側(cè)。
優(yōu)選的，還包括與所述第二電源線同層設(shè)置的柵線。
優(yōu)選的，m≤5。
優(yōu)選的，m＝2；或者，m＝3。
優(yōu)選的，所述第一電源線與所述第二電源線垂直。
第二方面，提供一種顯示裝置，包括第一方面所述的陣列基板、以及設(shè)置在所述陣列基板上的陽極。
第三方面，提供一種用于檢測(cè)第二方面所述的顯示裝置的方法，包括：采用檢測(cè)器檢測(cè)顯示裝置陽極上的電壓，通過判斷陽極上的電壓是否發(fā)生變化，確定發(fā)生不良的區(qū)域；通過光學(xué)檢測(cè)確定發(fā)生不良的位置。
優(yōu)選的，采用檢測(cè)器檢測(cè)顯示裝置陽極上的電壓，通過判斷陽極上的電壓是否發(fā)生變化，確定發(fā)生不良的區(qū)域的步驟包括：通過所述檢測(cè)器中的電極感應(yīng)所述陽極上的電壓；若所述檢測(cè)器中的液晶發(fā)生旋轉(zhuǎn)，使所述檢測(cè)器發(fā)光，則確定所述陽極所在像素發(fā)生不良。
優(yōu)選的，通過光學(xué)檢測(cè)確定發(fā)生不良的位置的步驟包括：通過顯微鏡抓取正常像素的像素結(jié)構(gòu)作為基準(zhǔn)像素結(jié)構(gòu)；再抓取發(fā)生不良像素的像素結(jié)構(gòu)與所述基準(zhǔn)像素結(jié)構(gòu)對(duì)比，以確定不良位置。
本發(fā)明實(shí)施例提供的陣列基板、顯示裝置及其檢測(cè)方法，在解決vdd線壓降及串?dāng)_問題的基礎(chǔ)上，通過增加vdd線上的連接線之間的電阻r，使得發(fā)生缺陷位置處的壓降增大，從而使得at設(shè)備能夠檢測(cè)到發(fā)生缺陷的具體位置，進(jìn)而達(dá)到提高產(chǎn)品良率的效果。
附圖說明
為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為現(xiàn)有技術(shù)提供的一種vdd線的結(jié)構(gòu)示意圖；
圖2為現(xiàn)有技術(shù)提供的一種陣列基板上信號(hào)線的布線圖；
圖3為本發(fā)明實(shí)施例提供的一種vdd線的結(jié)構(gòu)示意圖一；
圖4為本發(fā)明實(shí)施例提供的at檢測(cè)信號(hào)圖；
圖5為本發(fā)明實(shí)施例提供的像素電路圖；
圖6為本發(fā)明實(shí)施例提供的一種vdd線的結(jié)構(gòu)示意圖二；
圖7為本發(fā)明實(shí)施例提供的一種vdd線的結(jié)構(gòu)示意圖三；
圖8為本發(fā)明實(shí)施例提供的一種vdd線的結(jié)構(gòu)示意圖四；
圖9為圖8中沿a-a向的剖面圖；
圖10為本發(fā)明實(shí)施例提供的一種vdd線的結(jié)構(gòu)示意圖五；
圖11為圖10中沿b-b向的剖面圖；
圖12為本發(fā)明實(shí)施例提供的一種vdd線的結(jié)構(gòu)示意圖六；
圖13為本發(fā)明實(shí)施例提供的一種vdd線的結(jié)構(gòu)示意圖七。
附圖標(biāo)記
10-第一電源線；20-第二電源線；21-線段；22-架橋；23-絕緣圖案；30-交疊點(diǎn)；31-第一交疊點(diǎn)；32-第二交疊點(diǎn)。
具體實(shí)施方式
下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
本發(fā)明實(shí)施例提供一種陣列基板，如圖3所示，包括設(shè)置在襯底上的多條相互平行的第一電源線10和多條相互平行的第二電源線20，第一電源線10和第二電源線20相交構(gòu)成多個(gè)像素區(qū)域；第一電源線10和第二電源線20形成多個(gè)交疊點(diǎn)30，交疊點(diǎn)30包括使第一電源線10和第二電源線20連接的第一交疊點(diǎn)31、和使第一電源線10和第二電源線20絕緣的第二交疊點(diǎn)32；對(duì)應(yīng)每根第一電源線10的第一交疊點(diǎn)31間隔分布；對(duì)應(yīng)每根第二電源線20的第一交疊點(diǎn)31間隔分布。
需要說明的是，第一，多條第一電源線10之間相互平行，多條第二電源線20之間相互平行，第一電源線10與第二電源線20相交。交疊點(diǎn)30，即為第一電源線10與第二電源線20在空間上重疊的部分。優(yōu)選的，第一電源線10與第二電源線20垂直。
其中，使第一電源線10和第二電源線20連接的第一交疊點(diǎn)31所在位置處，第一電源線10和第二電源線20之間沒有絕緣層；使第一電源線10和第二電源線20絕緣的第二交疊點(diǎn)32所在位置處，第一電源線10和第二電源線20之間設(shè)置有絕緣層。
第二，對(duì)應(yīng)每根第一電源線10的第一交疊點(diǎn)31間隔分布，即，如圖3所示，沿第一電源線10延伸的方向，相鄰兩個(gè)第一交疊點(diǎn)31之間有第二交疊點(diǎn)32。
對(duì)應(yīng)每根第二電源線20的第一交疊點(diǎn)31間隔分布，即，如圖3所示，沿第二電源線20延伸的方向，相鄰兩個(gè)第一交疊點(diǎn)31之間有第二交疊點(diǎn)32。
相鄰兩個(gè)第一交疊點(diǎn)31之間的第二交疊點(diǎn)32，可以是一個(gè)、兩個(gè)、三個(gè)等正整數(shù)，相鄰第一電源線10或相鄰第二電源線20上第一交疊點(diǎn)31的排布方式可以相同，也可以不同，根據(jù)陣列基板的結(jié)構(gòu)具體選擇即可。
其中，第一交疊點(diǎn)31的排布方式可以是規(guī)律的，也可以如圖3所示，是任意的排布方式，滿足第一交疊點(diǎn)31間隔分布即可。
第三，第一電源線10和第二電源線20的材料可以相同，也可以不同，本發(fā)明實(shí)施例不對(duì)此進(jìn)行限定。
現(xiàn)有技術(shù)提供的陣列基板良率較低的原因?yàn)椋喝鐖D1所示，為傳統(tǒng)設(shè)計(jì)中，vdd線網(wǎng)格結(jié)構(gòu)架構(gòu)圖，縱向與橫向排布構(gòu)成網(wǎng)狀結(jié)構(gòu)，其作用為減少vdd線的電阻及將vdd電壓均一化，從而為顯示帶來均一化的效果，此處的孔為當(dāng)vdd信號(hào)線不在同一層制作時(shí)，需要將其與其他層通過過孔連接，其缺點(diǎn)為若vdd線上與其他線有短路處，無法通過at設(shè)備定位檢出，at設(shè)備目前只能通過相應(yīng)的測(cè)試模式(pattern)將發(fā)生不良的vdd信號(hào)線通過相應(yīng)的測(cè)試激勵(lì)縱向或橫向的檢出，而由于網(wǎng)格結(jié)構(gòu)的存在其無法定位到具體的不良位置，即無法準(zhǔn)確定位不良點(diǎn)，從而帶有此類不良的面板也無法進(jìn)行維修，從而損失了相應(yīng)的良率。
at檢測(cè)的原理為：以數(shù)據(jù)線data為例，可通過圖4的at檢測(cè)pattern將vdd和data的短路檢出，由于vdd網(wǎng)格結(jié)構(gòu)的存在，其短路(short)電壓會(huì)使data線會(huì)受到vdd的影響，導(dǎo)致short點(diǎn)所在的data線上的電壓與vdd信號(hào)線上的電壓相同。
像素電路圖如圖5所示，具體的檢測(cè)步驟為：t1：將vdata設(shè)置為高電平，g1打開，vdd為低電平，由此drtft打開，此時(shí)ito上的電壓為低電平。
t2：將vdata設(shè)置為低電平，g1打開，vdd為低電平，此時(shí)drtft關(guān)閉。
t3：將vdd設(shè)置為高電平，g1打開，若vdd與data有short點(diǎn)，則data被拉高，drtft打開，ito上的電壓會(huì)變?yōu)楦唠娖?，由此檢出不良線的位置。
其中，ito上的電壓由低電平變?yōu)楦唠娖降淖兓颗cvdd上的壓降有關(guān)，vdd上的壓降越大，ito上的變化量越大，則越容易被檢測(cè)?，F(xiàn)有技術(shù)中就是由于vdd上的壓降太小，導(dǎo)致ito上的變化量無法被檢測(cè)到，從而導(dǎo)致產(chǎn)品良率降低。
具體的，
本發(fā)明提供的陣列基板能夠提升良率的原理為：現(xiàn)有技術(shù)中，通過將vddmesh結(jié)構(gòu)進(jìn)行優(yōu)化分割，從圖1的vddmesh結(jié)構(gòu)對(duì)比可看出，圖1中vdd的連接架構(gòu)在defect處(圖中黑色閃電圖案處)其構(gòu)成口字型，其連接線之間的電阻為r1，r1＝rs1*l1/w1，從圖中vdd線之間會(huì)有個(gè)壓降存在：
本發(fā)明提供的vdd線的連接結(jié)構(gòu)設(shè)計(jì)為每列每行隔開連接的方式，通過shieldmetal連接，可有效的增加了連接點(diǎn)之間的電阻，其電阻為r2＝rs2*l2/w2，其l2＝n*l1，n為大于1的正整數(shù)，其電壓的差異為：
從公式可知，由于l2>>l1,所以△v2>>△v1，通過此種設(shè)計(jì)可將defect處的vdd電壓與周圍的vdd電壓差異性放大，從而將defect處的vdd線周邊的電壓差異性表現(xiàn)出來，進(jìn)而通過相應(yīng)的檢測(cè)激勵(lì)將vdd信號(hào)線上的不良檢出。此種結(jié)構(gòu)可將vdd信號(hào)的不良檢出率進(jìn)行提升，從而提高良率。
本發(fā)明實(shí)施例提供一種陣列基板，如圖6所示，包括設(shè)置在襯底上的多條相互平行的第一電源線10和多條相互平行的第二電源線20，第一電源線10和第二電源線20相交構(gòu)成多個(gè)像素區(qū)域；第一電源線10和第二電源線20形成多個(gè)交疊點(diǎn)30，交疊點(diǎn)30包括使第一電源線10和第二電源線20連接的第一交疊點(diǎn)31、和使第一電源線10和第二電源線20絕緣的第二交疊點(diǎn)32；對(duì)應(yīng)每根第一電源線10的第一交疊點(diǎn)31間隔分布。
其中，對(duì)應(yīng)每根第一電源線10的第一交疊點(diǎn)31間隔分布，即，如圖6所示，沿第一電源線10延伸的方向，相鄰兩個(gè)第一交疊點(diǎn)31之間有第二交疊點(diǎn)32。
在此基礎(chǔ)上，如圖6所示，對(duì)于第二電源線20，其上的第一交疊點(diǎn)31可以間隔分布，也可以沒有第一交疊點(diǎn)31，也可以相鄰分布，本發(fā)明實(shí)施例不對(duì)此進(jìn)行限定。
此處，提供的陣列基板可提高產(chǎn)品良率的原理與前述陣列基板相同，不再贅述。
本發(fā)明實(shí)施例提供一種陣列基板，如圖7所示，包括設(shè)置在襯底上的多條相互平行的第一電源線10和多條相互平行的第二電源線20，第一電源線10和第二電源線20相交構(gòu)成多個(gè)像素區(qū)域；第一電源線10和第二電源線20形成多個(gè)交疊點(diǎn)30，交疊點(diǎn)30包括使第一電源線10和第二電源線20連接的第一交疊點(diǎn)31、和使第一電源線10和第二電源線20絕緣的第二交疊點(diǎn)32；對(duì)應(yīng)每根第一電源線10的第一交疊點(diǎn)31間隔分布；對(duì)應(yīng)每根第二電源線20的第一交疊點(diǎn)31間隔分布。
其中，對(duì)應(yīng)每根第二電源線20的第一交疊點(diǎn)31間隔分布，即，如圖7所示，沿第二電源線20延伸的方向，相鄰兩個(gè)第一交疊點(diǎn)31之間有第二交疊點(diǎn)32。
在此基礎(chǔ)上，如圖7所示，對(duì)于第一電源線10，其上的第一交疊點(diǎn)31可以間隔分布，也可以沒有第一交疊點(diǎn)31，也可以相鄰分布，本發(fā)明實(shí)施例不對(duì)此進(jìn)行限定。
此處，提供的陣列基板可提高產(chǎn)品良率的原理與前述陣列基板相同，不再贅述。
優(yōu)選的，如圖8-圖11所示，每連續(xù)分布的m根第一電源線10組成一個(gè)第一電源線單元，每連續(xù)分布的m根第二電源線20組成一個(gè)第二電源線單元，每個(gè)第一電源線單元中的第i根第一電源線與每個(gè)第二電源線單元中的第i根第二電源線連接形成第一交疊點(diǎn)31；其中，m為大于1的整數(shù)，i＝{1、2、……、m}。
為避免vdd線電阻太大，導(dǎo)致賢惠不均一化，進(jìn)一步優(yōu)選的，m≤5。
示例的，圖8為m等于2，具體的，對(duì)于第一電源線10，第①②根為一個(gè)第一電源線單元，第③④根為一個(gè)第一電源線單元，第⑤⑥根為一個(gè)第一電源線單元；同理，對(duì)于第二電源線20，第①②根為一個(gè)第二電源線單元，第③④根為一個(gè)第二電源線單元，第⑤⑥根為一個(gè)第二電源線單元。每個(gè)第一電源線單元中有兩根第一電源線10，每個(gè)第二電源線單元中有兩根第二電源線20，第一根第一電源線10與第一根第二電源線20連接形成第一交疊點(diǎn)31，第二根第一電源線10與第二根第二電源線20連接形成第一交疊點(diǎn)31；而第一根電源線10與第二根第二電源線20連接形成第二交疊點(diǎn)32，第二根第一電源線10與第一根第二電源線20連接形成第二交疊點(diǎn)32。即，相鄰兩個(gè)第一交疊點(diǎn)31之間設(shè)置有一個(gè)第二交疊點(diǎn)32。
相當(dāng)于將vdd線劃分為兩個(gè)面，其第①③⑤根第一電源線10和第二電源線20為一面，第②④⑥根第一電源線10和第二電源線20為一面。vdd連接處的距離l為現(xiàn)有技術(shù)的兩倍。
圖10為m等于3，具體的，對(duì)于第一電源線10，第①②③根為一個(gè)第一電源線單元，第④⑤⑥根為一個(gè)第一電源線單元。同理，對(duì)于第二電源線20，第①②③根為一個(gè)第二電源線單元，第④⑤⑥根為一個(gè)第二電源線單元。每個(gè)第一電源線單元中有三根第一電源線10，每個(gè)第二電源線單元中有三根第二電源線20，第一根第一電源線10與第一根第二電源線20連接形成第一交疊點(diǎn)31，第二根第一電源線10與第二根第二電源線20連接形成第一交疊點(diǎn)31；第三根第一電源線10與第三根第二電源線20連接形成第一交疊點(diǎn)31；而第一根電源線10與第二根第二電源線20和第三根第二電源線20連接形成第二交疊點(diǎn)32，第二根第一電源線10與第一根第二電源線20和第三根第二電源線20連接形成第二交疊點(diǎn)32，第三根第一電源線10與第一根第二電源線20和第二根第二電源線20連接形成第二交疊點(diǎn)32。即，相鄰兩個(gè)第一交疊點(diǎn)31之間設(shè)置有兩個(gè)第二交疊點(diǎn)32。
相當(dāng)于將vdd線劃分為三個(gè)面，其第①④根第一電源線10和第二電源線20為一面，第②⑤⑥根第一電源線10和第二電源線20為一面，第③⑥根第一電源線10和第二電源線20為一面。vdd連接處的距離l為現(xiàn)有技術(shù)的三倍。
其中，本領(lǐng)域技術(shù)人員應(yīng)該明白，i為1～m的正整數(shù)。每個(gè)單元中，1～i的排布方向是相同的，例如圖8中，如果一個(gè)第一電源線單元中的第一根、第二根為從左到右數(shù)，則每個(gè)第一電源線單元中的第一根、第二根均為從左到右數(shù)；如果一個(gè)第二電源線單元中的第一根、第二根為從上到下數(shù)，則每個(gè)第一電源線單元中的第一根、第二根均為從上到下數(shù)。
本發(fā)明通過將陣列基板上的第一交疊點(diǎn)31均勻、規(guī)律排布，既便于陣列基板的制備，又便于at設(shè)備的檢測(cè)。
可選的，如圖9和圖11所示，多條第一電源線10同層設(shè)置、多條第二電源線20同層設(shè)置；第一電源線10和第二電源線20之間設(shè)置有層間絕緣層，兩者在第一交疊點(diǎn)31通過過孔連接。
可選的，如圖12所示，多條第一電源線10同層設(shè)置、多條第二電源線20同層設(shè)置；第一電源線10和第二電源線20之間僅在第二交疊點(diǎn)32設(shè)置有絕緣圖案。
其中，第一電源線10和第二電源線20異層設(shè)置，第一電源線10和第二電源線20通過不同次構(gòu)圖工藝形成，兩者的材料可以相同，也可以不同。例如，第一電源線10的材料可以為方塊電阻rs大的鉬等材料，第二電源線20可以為方塊電阻rs小的銅等材料；當(dāng)然，兩者可同為方塊電阻大的材料，也可以同為方塊電阻小的材料。
通過在增加l的基礎(chǔ)上，進(jìn)一步增加rs，可進(jìn)一步增加vdd上的壓降，便于at檢測(cè)。
優(yōu)選的，第一電源線10的方塊電阻大于第二電源線20的方塊電阻。
通過將第一電源線10設(shè)置為方塊電阻大于第二電源線20的方塊電阻，通過第一電源線10來增加壓降，使vdd上的信號(hào)通過第二電源線20流動(dòng)，在增大vdd上壓降的基礎(chǔ)上保證顯示效果。
進(jìn)一步優(yōu)選的，第一電源線10設(shè)置在第二電源線20靠近襯底的一側(cè)。
即，第一電源線10設(shè)置在第二電源線20與襯底之間。
可選的，如圖13所示，多條第一電源線10同層設(shè)置，第二電源線20包括多條與第一電源線10同層設(shè)置、且與第一電源線10不交疊的線段21；在第一交疊點(diǎn)31，相鄰的線段21相互靠近的末端與第一電源線10連接；在第二交疊點(diǎn)32，相鄰線段21通過架橋22連接，架橋22與第一電源線10通過絕緣圖案23隔離。
其中，第一電源線10和第二電源線20中的線段21同層設(shè)置，通過同一層膜層制備得到，架橋22與線段21的材料可以相同也可以不同。本發(fā)明實(shí)施例優(yōu)選的，架橋22的塊電阻大于線段21的塊電阻。
在第一交疊點(diǎn)31，相鄰的線段21相互靠近的末端與第一電源線10連接，即，線段21的末端直接與第一電源線10連接上，并且并未跨過第一電源線10，第一電源線10和第二電源線20共用第一交疊點(diǎn)31位置處的結(jié)構(gòu)。
此處提供的vdd線的結(jié)構(gòu)，既便于vdd線的制備，又可以使陣列基板輕薄化。
為了使陣列基板輕薄化，并簡(jiǎn)化制備工藝，本發(fā)明實(shí)施例優(yōu)選的，所述陣列基板還包括與第二電源線20同層設(shè)置的柵線。
即，但第一電源線10與第二電源線20異層設(shè)置時(shí)，第二電源線10可以與陣列基板上的金屬層同層設(shè)置。例如可以與柵線同層設(shè)置。
本發(fā)明實(shí)施例還提供一種顯示裝置，包括上述陣列基板、以及設(shè)置在陣列基板上的陽極。
其中，此處的顯示裝置可以只包括陣列基板和對(duì)盒基板，也可以還包括邊框等結(jié)構(gòu)。
上述顯示裝置具體可以是有機(jī)電致發(fā)光二極管顯示器、液晶顯示器、液晶電視、數(shù)碼相框、手機(jī)、平板電腦、導(dǎo)航儀等具有任何顯示功能的產(chǎn)品或者部件。
本發(fā)明實(shí)施例提供的顯示裝置，包括上述陣列基板，其有益效果與陣列基板的相同，此處不再贅述。
本發(fā)明實(shí)施例還提供一種顯示裝置的檢測(cè)方法，用于檢測(cè)上述顯示裝置，所述方法包括：
采用檢測(cè)器檢測(cè)顯示裝置陽極上的電壓，通過判斷陽極上的電壓是否發(fā)生變化，確定發(fā)生不良的區(qū)域。
具體的，通過檢測(cè)器中的電極感應(yīng)陽極上的電壓；若檢測(cè)器中的液晶發(fā)生旋轉(zhuǎn)，使檢測(cè)器發(fā)光，則確定陽極所在像素發(fā)生不良。
即，陽極上的電壓發(fā)生變化，檢測(cè)器的電極感應(yīng)陽極上的電壓后，其電壓發(fā)生變化，從而產(chǎn)生壓差使液晶發(fā)生偏轉(zhuǎn)，使檢測(cè)器發(fā)光。若檢測(cè)器發(fā)光了，說明目前正在檢測(cè)的陽極所在的像素發(fā)生了不良。
通過光學(xué)檢測(cè)確定發(fā)生不良的位置。
具體的，通過顯微鏡抓取正常像素的像素結(jié)構(gòu)作為基準(zhǔn)像素結(jié)構(gòu)；再抓取發(fā)生不良像素的像素結(jié)構(gòu)與所述基準(zhǔn)像素結(jié)構(gòu)對(duì)比，以確定不良位置。
通過對(duì)比兩個(gè)像素像素結(jié)構(gòu)的不同，即可確定發(fā)生不良的位置。一般情況下，發(fā)生短路的位置處會(huì)有黑點(diǎn)或其他特征，通過對(duì)比即可發(fā)現(xiàn)。
需要說明的是，陽極上的壓差是由第一電源線10或第二電源線20上的壓降產(chǎn)生的，壓降越大，陽極上的壓差越大，檢測(cè)器才能夠檢測(cè)出發(fā)生不良的區(qū)域?，F(xiàn)有技術(shù)中良率較低的原因是電源線上的壓降太小，發(fā)生不良的區(qū)域無法被檢測(cè)出。本發(fā)明則是通過增大壓降，來提高產(chǎn)品良率。
通過本發(fā)明實(shí)施例提供的檢測(cè)方法檢測(cè)上述陣列基板，根據(jù)前述計(jì)算壓降的公式可知，由于本發(fā)明提供的陣列基板上相鄰第一交疊點(diǎn)之間的距離大于現(xiàn)有技術(shù)中相鄰第一交疊點(diǎn)之間的距離，使發(fā)生不良位置處的壓降增大，可以明顯被測(cè)出，從而可以準(zhǔn)確、全面的檢測(cè)出陣列基板上的缺陷，提高產(chǎn)品良率。
以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
- 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊！