脈沖信號(hào)合并電路、顯示面板和顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種脈沖信號(hào)合并電路、顯示面板和顯示裝置。脈沖信號(hào)合并電路用于將在每一顯示周期內(nèi)依次有效的N個(gè)輸入脈沖信號(hào)合并，N為大于1的整數(shù)，脈沖信號(hào)合并電路包括N個(gè)輸出控制單元和脈沖信號(hào)輸出端，第n輸出控制單元，第一控制端接入第n輸入脈沖信號(hào)，第二控制端接入第n+1輸入脈沖信號(hào)，輸出端與該脈沖信號(hào)輸出端連接，用于在每一顯示周期內(nèi)，在該第n輸入脈沖信號(hào)首次有效之后而該第n+1輸入脈沖信號(hào)首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端輸出該第n輸入脈沖信號(hào)；n為小于N的正整數(shù)。本發(fā)明可以利用現(xiàn)有的單脈沖信號(hào)產(chǎn)生電路即可以直接通過(guò)增加或單元而實(shí)現(xiàn)多脈沖輸出，實(shí)現(xiàn)對(duì)多個(gè)單脈沖信號(hào)的無(wú)損合并。
【專利說(shuō)明】脈沖信號(hào)合并電路、顯示面板和顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種脈沖信號(hào)合并電路、顯示面板和顯示裝置。
【背景技術(shù)】
[0002]在OLED(Organic Light-Emitting D1de,有機(jī)發(fā)光二極管)顯示面板中，由于像素補(bǔ)償?shù)男枰?，需要由多個(gè)脈沖寬度不同的分時(shí)有效的單脈沖驅(qū)動(dòng)信號(hào)合并而成的多脈沖柵極驅(qū)動(dòng)信號(hào)。然而在現(xiàn)有技術(shù)中，使用一個(gè)單元電路產(chǎn)生多脈沖柵極驅(qū)動(dòng)信號(hào)目前從單脈沖的原理上出發(fā)很難實(shí)現(xiàn)。而大尺寸的OLED顯示面板如果僅能使用產(chǎn)生單脈沖柵極驅(qū)動(dòng)信號(hào)的柵極驅(qū)動(dòng)電路，則由于像素驅(qū)動(dòng)需要增加更多TFT(thin film transistor,薄膜晶體管)，導(dǎo)致OLED像素結(jié)構(gòu)復(fù)雜，OLED有效發(fā)光面積減小。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的主要目的在于提供一種脈沖信號(hào)合并電路、顯示面板和顯示裝置，以利用現(xiàn)有的單脈沖信號(hào)產(chǎn)生電路即可以直接通過(guò)增加或單元而實(shí)現(xiàn)多脈沖輸出，實(shí)現(xiàn)對(duì)多個(gè)單脈沖信號(hào)的無(wú)損合并。
[0004]為了達(dá)到上述目的，本發(fā)明提供了一種脈沖信號(hào)合并電路，用于將N個(gè)輸入脈沖信號(hào)合并為輸出脈沖信號(hào)，所述N個(gè)輸入脈沖信號(hào)在每一顯不周期內(nèi)依次有效，N為大于I的整數(shù)，所述脈沖信號(hào)合并電路包括所述脈沖信號(hào)合并電路包括N個(gè)輸出控制單元和脈沖信號(hào)輸出端，其中，
[0005]第η輸出控制單元，第一控制端接入第η輸入脈沖信號(hào)，第二控制端接入第η+1輸入脈沖信號(hào)，輸出端與該脈沖信號(hào)輸出端連接，用于在每一顯示周期內(nèi)，在該第η輸入脈沖信號(hào)首次有效之后而該第η+1輸入脈沖信號(hào)首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端輸出該第η輸入脈沖信號(hào)；η為小于N的正整數(shù)；
[0006]第N輸出控制單兀,第一控制端接入第N輸入脈沖信號(hào)，第二控制端接入第一輸入脈沖信號(hào)，輸出端與該脈沖信號(hào)輸出端連接，用于在每一顯示周期內(nèi)在該第N輸入脈沖信號(hào)首次有效之后直至在下一顯示周期內(nèi)第一輸入脈沖信號(hào)首次有效之前的時(shí)間段，控制向該脈沖信號(hào)輸出端輸出該第N輸入脈沖信號(hào)。
[0007]實(shí)施時(shí)，每一所述輸出控制單元分別包括:
[0008]第一輸出控制晶體管，柵極和第一極為該輸出控制單元的第一控制端；
[0009]第二輸出控制晶體管，柵極為該輸出控制單元的第二控制端，第一極與該第一輸出控制晶體管的第二極連接，第二極接入第一電平；
[0010]以及，第三輸出控制晶體管，柵極與該第一輸出控制晶體管的第二極連接，第一極與該第一控制端連接，第二極與該脈沖信號(hào)輸出端連接；
[0011]當(dāng)所述第二輸出控制晶體管導(dǎo)通而所述第三輸出控制晶體管的柵極接入所述第一電平時(shí)，所述第三輸出控制晶體管斷開。
[0012]實(shí)施時(shí),所述N個(gè)輸入脈沖信號(hào)都為正向脈沖信號(hào),所述第一輸出控制晶體管、所述第二輸出控制晶體管和所述第三控制晶體管都為η型TFT，第一電平為低電平；
[0013]或者，所述N個(gè)輸入脈沖信號(hào)都為負(fù)向脈沖信號(hào)，所述第一輸出控制晶體管、所述第二輸出控制晶體管和所述第三控制晶體管都為P型TFT，第一電平為高電平。
[0014]實(shí)施時(shí)，本發(fā)明所述的脈沖信號(hào)合并電路還包括:
[0015]輸出無(wú)效控制單元，分別接入所述N個(gè)輸入脈沖信號(hào)，并與該脈沖信號(hào)輸出端連接，用于當(dāng)該N個(gè)輸入脈沖信號(hào)都無(wú)效時(shí)，控制向該脈沖信號(hào)輸出端輸出無(wú)效的電平信號(hào)。
[0016]實(shí)施時(shí)，所述輸出無(wú)效控制單元包括柵極電位控制晶體管、無(wú)效控制晶體管和分別接入所述N個(gè)輸入脈沖信號(hào)的N個(gè)有效控制晶體管，其中，
[0017]所述柵極電位控制晶體管，柵極和第一極接入第二電平；
[0018]所述無(wú)效控制晶體管，柵極與該柵極電位控制晶體管的第二極連接，第一極與該脈沖信號(hào)輸出端連接，第二極接入第一電平；
[0019]第m有效控制晶體管，柵極接入第m輸入脈沖信號(hào)，第一極與該無(wú)效控制晶體管的柵極連接，第二極接入第三電平，m為小于或等于N的正整數(shù)；
[0020]所述第二電平控制使得該柵極電位控制晶體管導(dǎo)通；
[0021]當(dāng)該第m輸入脈沖信號(hào)有效時(shí)，該第m有效控制晶體管導(dǎo)通，使得該無(wú)效控制晶體管的柵極接入該第三電平，從而該無(wú)效控制晶體管斷開；
[0022]當(dāng)該N個(gè)輸入脈沖信號(hào)都無(wú)效時(shí)，該無(wú)效控制晶體管的柵極接入該第二電平，從而該無(wú)效控制晶體管導(dǎo)通，所述脈沖信號(hào)輸出端接入第一電平。
[0023]實(shí)施時(shí)，所述N個(gè)輸入脈沖信號(hào)都為正向脈沖信號(hào)，所述柵極電位控制晶體管、所述無(wú)效控制晶體管和所述N個(gè)有效控制晶體管都為η型TFT，所述第一電平為低電平，所述第二電平為高電平，所述第三電平為低電平；
[0024]或者，所述N個(gè)輸入脈沖信號(hào)都為負(fù)向脈沖信號(hào)，所述柵極電位控制晶體管、所述無(wú)效控制晶體管和所述N個(gè)有效控制晶體管都為P型TFT，所述第一電平為高電平，所述第二電平為低電平，所述第三電平為高電平。
[0025]本發(fā)明還提供了一種顯示面板，其特征在于，包括上述的脈沖信號(hào)合并電路；
[0026]所述脈沖信號(hào)合并電路用于通過(guò)脈沖信號(hào)輸出端為所述顯示面板提供柵極驅(qū)動(dòng)信號(hào)。
[0027]實(shí)施時(shí),所述顯示面板為OLED顯示面板。
[0028]本發(fā)明還提供了一種顯示裝置，包括上述的顯示面板。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明所述的脈沖信號(hào)合并電路、顯示面板和顯示裝置，可以把多個(gè)單脈沖信號(hào)(該單脈沖信號(hào)可以為單脈沖柵極驅(qū)動(dòng)電路的單脈沖柵極驅(qū)動(dòng)信號(hào))合并在一起作為輸出脈沖信號(hào)，對(duì)單脈沖信號(hào)產(chǎn)生電路而言沒(méi)有特殊的修改，利用現(xiàn)有的單脈沖信號(hào)產(chǎn)生電路即可以直接通過(guò)增加或單元而實(shí)現(xiàn)多脈沖輸出，實(shí)現(xiàn)對(duì)多個(gè)單脈沖信號(hào)的無(wú)損合并；當(dāng)本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路應(yīng)用于將單脈沖柵極驅(qū)動(dòng)電路的單脈沖柵極驅(qū)動(dòng)信號(hào)合并在一起作為多脈沖柵極驅(qū)動(dòng)信號(hào)時(shí)，對(duì)單脈沖柵極驅(qū)動(dòng)電路而言沒(méi)有特殊的修改，利用現(xiàn)有的單脈沖柵極驅(qū)動(dòng)電路即可以直接通過(guò)增加或單元而實(shí)現(xiàn)多脈沖輸出。
【專利附圖】
【附圖說(shuō)明】
[0030]圖1是本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路的結(jié)構(gòu)框圖；
[0031]圖2是本發(fā)明另一實(shí)施例所述的脈沖信號(hào)合并電路的電路圖；
[0032]圖3是本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路采用的正向的第一輸入脈沖信號(hào)Inputl、正向的第二輸入脈沖信號(hào)Input2和脈沖信號(hào)輸出端OUT輸出的信號(hào)的時(shí)序圖；
[0033]圖4是本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路采用的負(fù)向的第一輸入脈沖信號(hào)Inputl、負(fù)向的第二輸入脈沖信號(hào)Input2和脈沖信號(hào)輸出端OUT輸出的信號(hào)的時(shí)序圖；
[0034]圖5是本發(fā)明又一實(shí)施例所述的脈沖信號(hào)合并電路的電路圖；
[0035]圖6是本發(fā)明再一實(shí)施例所述的脈沖信號(hào)合并電路的電路圖。
【具體實(shí)施方式】
[0036]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0037]本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為源極，另一極稱為漏極。在具體實(shí)施時(shí)所述晶體管可為η型晶體管也可以為P型晶體管。
[0038]本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路，用于將N個(gè)輸入脈沖信號(hào)合并為輸出脈沖信號(hào)，所述N個(gè)輸入脈沖信號(hào)在每一顯示周期內(nèi)依次有效，N為大于I的整數(shù)，所述脈沖信號(hào)合并電路包括N個(gè)輸出控制單元和脈沖信號(hào)輸出端，其中，
[0039]第η輸出控制單元，第一控制端接入第η輸入脈沖信號(hào)，第二控制端接入第η+1輸入脈沖信號(hào)，輸出端與該脈沖信號(hào)輸出端連接，用于在每一顯示周期內(nèi)，在該第η輸入脈沖信號(hào)首次有效之后而該第η+1輸入脈沖信號(hào)首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端輸出該第η輸入脈沖信號(hào)；η為小于N的正整數(shù)；
[0040]第N輸出控制單元，第一控制端接入第N輸入脈沖信號(hào)，第二控制端接入第一輸入脈沖信號(hào)，輸出端與該脈沖信號(hào)輸出端連接，用于在每一顯示周期內(nèi)在該第N輸入脈沖信號(hào)首次有效之后直至在下一顯示周期內(nèi)第一輸入脈沖信號(hào)首次有效之前的時(shí)間段，控制向該脈沖信號(hào)輸出端輸出該第N輸入脈沖信號(hào)。
[0041]本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路，可以把多個(gè)單脈沖信號(hào)(該單脈沖信號(hào)可以為單脈沖柵極驅(qū)動(dòng)電路的單脈沖柵極驅(qū)動(dòng)信號(hào))合并在一起作為輸出脈沖信號(hào)，對(duì)單脈沖信號(hào)產(chǎn)生電路而言沒(méi)有特殊的修改，利用現(xiàn)有的單脈沖信號(hào)產(chǎn)生電路即可以直接通過(guò)增加或單元而實(shí)現(xiàn)多脈沖輸出，實(shí)現(xiàn)對(duì)多個(gè)單脈沖信號(hào)的無(wú)損合并。
[0042]當(dāng)本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路應(yīng)用于將單脈沖柵極驅(qū)動(dòng)電路的單脈沖柵極驅(qū)動(dòng)信號(hào)合并在一起作為多脈沖柵極驅(qū)動(dòng)信號(hào)時(shí)，對(duì)單脈沖柵極驅(qū)動(dòng)電路而言沒(méi)有特殊的修改，利用現(xiàn)有的單脈沖柵極驅(qū)動(dòng)電路即可以直接通過(guò)增加或單元而實(shí)現(xiàn)多脈沖輸出。
[0043]當(dāng)本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路應(yīng)用于顯示面板時(shí)，可以壓縮OLED顯示面板邊框尺寸，降低柵極驅(qū)動(dòng)芯片的成本，減小柵極驅(qū)動(dòng)芯片綁定不良的機(jī)率，提高OLED顯示面板良率。
[0044]如圖1所示，本發(fā)明一具體實(shí)施例所述的脈沖信號(hào)合并電路，用于將N個(gè)輸入脈沖信號(hào)合并為輸出脈沖信號(hào)，所述N個(gè)輸入脈沖信號(hào)在每一顯不周期內(nèi)依次有效，N為大于I的整數(shù)，所述脈沖信號(hào)合并電路包括N個(gè)輸出控制單元(在圖1中僅示出第一輸出控制單元、第二輸出控制單元、第三輸出控制單元、第η輸出控制單元和第N輸出控制單元)和脈沖信號(hào)輸出端OUT ；
[0045]在圖1中，第一輸出控制單元，第一控制端接入第一輸入脈沖信號(hào)Inputl，第二控制端接入第二輸入脈沖信號(hào)Input2，輸出端與脈沖信號(hào)輸出端OUT連接，用于在在每一顯示周期內(nèi)，在該第一輸入脈沖信號(hào)Inputl首次有效之后而該第二輸入脈沖信號(hào)Input2首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端OUT輸出該第一輸入脈沖信號(hào)Inputl ；
[0046]第二輸出控制單元，第一控制端接入第二輸入脈沖信號(hào)Input2，第二控制端接入第三輸入脈沖信號(hào)Input3，輸出端與脈沖信號(hào)輸出端OUT連接，用于在在每一顯示周期內(nèi)，在該第二輸入脈沖信號(hào)Input2首次有效之后而該第三輸入脈沖信號(hào)Input3首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端OUT輸出該第二輸入脈沖信號(hào)Input2 ；
[0047]第三輸出控制單元，第一控制端接入第三輸入脈沖信號(hào)Input3，第二控制端接入第四輸入脈沖信號(hào)Input4，輸出端與脈沖信號(hào)輸出端OUT連接，用于在在每一顯示周期內(nèi)，在該第三輸入脈沖信號(hào)Input3首次有效之后而該第四輸入脈沖信號(hào)Input4首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端輸出該第三輸入脈沖信號(hào)Input3 ；
[0048]第η輸出控制單元,第一控制端接入第η輸入脈沖信號(hào)Inputn,第二控制端接入第η+1輸入脈沖信號(hào)Inputn+Ι，輸出端與該脈沖信號(hào)輸出端OUT連接，用于在每一顯示周期內(nèi)，在該第η輸入脈沖信號(hào)Inputn首次有效之后而該第η+1輸入脈沖信號(hào)Inputn+Ι首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端輸出該第η輸入脈沖信號(hào)Inputn ;η為小于N的正整數(shù)；
[0049]第N輸出控制單元,第一控制端接入第N輸入脈沖信號(hào)InputN,第二控制端接入第一輸入脈沖信號(hào)Inputl，輸出端與該脈沖信號(hào)輸出端OUT連接，用于在每一顯示周期內(nèi)在該第N輸入脈沖信號(hào)InputN首次有效之后直至在下一顯示周期內(nèi)第一輸入脈沖信號(hào)Inputl首次有效之前的時(shí)間段，控制向該脈沖信號(hào)輸出端OUT輸出該第N輸入脈沖信號(hào)InputN0
[0050]在具體實(shí)施時(shí)，每一所述輸出控制單元分別包括:
[0051]第一輸出控制晶體管，柵極和第一極為該輸出控制單元的第一控制端；
[0052]第二輸出控制晶體管，柵極為該輸出控制單元的第二控制端，第一極與該第一輸出控制晶體管的第二極連接，第二極接入第一電平；
[0053]以及，第三輸出控制晶體管，柵極與該第一輸出控制晶體管的第二極連接，第一極與該第一控制端連接，第二極與該脈沖信號(hào)輸出端連接；
[0054]當(dāng)所述第二輸出控制晶體管導(dǎo)通而所述第三輸出控制晶體管的柵極接入所述第一電平時(shí)，所述第三輸出控制晶體管斷開。
[0055]具體的，如圖2所示，所述N個(gè)輸出控制單元的結(jié)構(gòu)相同；當(dāng)N個(gè)輸入脈沖信號(hào)都為正向脈沖時(shí)，本發(fā)明實(shí)施例所述的脈沖合并信號(hào)采用的晶體管都為η型TFT ;
[0056]第一輸出控制單元包括:
[0057]第一輸出控制晶體管Ml_l，柵極和第一極為該第一輸出控制單元的第一控制端，該第一輸出控制單元的第一控制端接入第一輸入脈沖信號(hào)Inputl ；
[0058]第二輸出控制晶體管M2_l，柵極為該第一輸出控制單元的第二控制端，第一極與該第一輸出控制晶體管Ml_l的第二極連接，第二極接入低電平VGL2 ;該第一輸出控制單元的第二控制端接入第二輸入脈沖信號(hào)Input2 ；
[0059]以及，第三輸出控制晶體管M3_l，柵極與該第一輸出控制晶體管Ml_l的第二極連接，第一極與該第一控制端連接，第二極與該脈沖信號(hào)輸出端OUT連接；
[0060]當(dāng)所述第二輸出控制晶體管M2_l導(dǎo)通而所述第三輸出控制晶體管M3_l的柵極接入所述低電平VGL2時(shí)，所述第三輸出控制晶體管M3_l斷開；
[0061]在實(shí)際操作時(shí)，在每一顯示周期內(nèi)，當(dāng)Inputl為高電平(即Inputl有效)，并Input2為低電平(即Input2無(wú)效)時(shí)，Ml_l和M3_l導(dǎo)通，M2_l斷開，從而將輸出至OUT的信號(hào)拉高，并此時(shí)M3_l的柵極的電位為高電平，當(dāng)Inputl被拉低為低電平時(shí)，Ml_l斷開，但是M3_l的柵極的電位維持為高電平，M3_l維持導(dǎo)通，通過(guò)M3_l繼續(xù)將此時(shí)為低電平的Inputl輸出至0UT，輸出至OUT的信號(hào)被拉低，直至Input2為高電平，M2_l導(dǎo)通從而將M3_l的柵極的電位拉低為低電平VGL2，M3_l斷開，在該顯示周期內(nèi)，第一輸出控制單元停止工作；
[0062]在圖2中，Ml_2、M2_2和M3_2組成第二輸出控制單元，Ml_2的柵極接入Input2，M2_2的柵極接入Input3，M3_2的第二極與OUT連接，M2_2的第二極接入低電平VGL2 ；
[0063]在每一顯示周期內(nèi)，當(dāng)Input2為高電平(即Input2有效)，并Input3為低電平(即Input3無(wú)效)時(shí)，Ml_2和M3_2導(dǎo)通，M2_2斷開，從而將輸出至OUT的信號(hào)拉高，并此時(shí)M3_2的柵極的電位為高電平，當(dāng)Input2被拉低為低電平時(shí)，Ml_2斷開，但是M3_2的柵極的電位維持為高電平，M3_2維持導(dǎo)通，通過(guò)M3_2繼續(xù)將此時(shí)為低電平的Input2輸出至0UT，輸出至OUT的信號(hào)被拉低，直至Input3為高電平，M2_2導(dǎo)通從而將M3_2的柵極的電位拉低為低電平VGL2，M3_2斷開，在該顯示周期內(nèi)，第二輸出控制單元停止工作；
[0064]在圖2中，Ml_3、M2_3和M3_3組成第二輸出控制單元，Ml_3的柵極接入Input3，M2_3的柵極接入Input4，M3_3的第二極與OUT連接，M2_3的第二極接入低電平VGL2 ；
[0065]在每一顯示周期內(nèi)，當(dāng)Input3為高電平(即Input3有效)，并Input4為低電平(即Input3無(wú)效)時(shí)，Ml_3和M3_3導(dǎo)通，M2_3斷開，從而將輸出至OUT的信號(hào)拉高，并此時(shí)M3_3的柵極的電位為高電平，當(dāng)Input3被拉低為低電平時(shí)，Ml_3斷開，但是M3_3的柵極的電位維持為高電平，M3_3維持導(dǎo)通，通過(guò)M3_3繼續(xù)將此時(shí)為低電平的Input3輸出至0UT，輸出至OUT的信號(hào)被拉低，直至Input4為高電平，M2_3導(dǎo)通從而將M3_3的柵極的電位拉低為低電平VGL2，M3_3斷開，在該顯示周期內(nèi)，第三輸出控制單元停止工作；
[0066]第四輸出控制單元到第N-1輸出控制單元的工作過(guò)程依次類推；
[0067]在圖2中，M1_N、M2_N和M3_N組成第N輸出控制單元，M1_N的柵極接入InputN,M2_N的柵極接入Inputl，M3_N的第二極與OUT連接，M2_N的第二極接入低電平VGL2 ；
[0068]在每一顯示周期內(nèi)，當(dāng)InputN為高電平(即InputN有效),并Inputl為低電平(即Inputl無(wú)效)時(shí)，M1_N和M3_N導(dǎo)通，M2_N斷開，從而將輸出至OUT的信號(hào)拉高，并此時(shí)M3_N的柵極的電位為高電平，當(dāng)InputN被拉低為低電平時(shí)，M1_N斷開，但是M3_N的柵極的電位維持為高電平，M3_N維持導(dǎo)通，通過(guò)M3_N*續(xù)將此時(shí)為低電平的Input3輸出至OUT，輸出至OUT的信號(hào)被拉低，直至下一個(gè)顯示周期內(nèi)Inputl為高電平，M2_N導(dǎo)通從而將M3_N的柵極的電位拉低為低電平VGL2，M3_N斷開，第N輸出控制單元停止工作。
[0069]圖3是當(dāng)N為2時(shí)，并Inputl和Input2都為正向脈沖信號(hào)時(shí)，本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路采用的第一輸入脈沖信號(hào)Inputl、第二輸入脈沖信號(hào)Input2和脈沖信號(hào)輸出端OUT輸出的信號(hào)的時(shí)序圖。
[0070]當(dāng)本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路采用η溝道耗盡型TFT時(shí)，VGLl小于VGL2，例如，VGLl通常為-10V，VGL2通常為-5V ;當(dāng)本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路采用η溝道增強(qiáng)型TFT時(shí)，VGLl和VGL2可以相同，例如VGLl為-5V，VGL2也為-5V。
[0071]根據(jù)另外一種實(shí)施方式，當(dāng)所述N個(gè)輸入脈沖信號(hào)都為負(fù)向脈沖信號(hào)時(shí)，圖2中的所有晶體管更換為P型TFT，并由于P型TFT的電氣參數(shù)和P型TFT參數(shù)不完全相同，因此需要修改TFT尺寸，并且將圖2中的低電平VGL2更換為高電平VGH才能實(shí)現(xiàn)負(fù)向脈沖信號(hào)無(wú)損合并。圖4是當(dāng)N為2時(shí)，并Inputl和Input2都為負(fù)向脈沖信號(hào)時(shí)，本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路采用的第一輸入脈沖信號(hào)Inputl、第二輸入脈沖信號(hào)Input2和脈沖信號(hào)輸出端OUT輸出的信號(hào)的時(shí)序圖。
[0072]如圖2所示的脈沖信號(hào)合并電路在實(shí)際操作時(shí)，由于TFT的漏電有可能使得在需要拉低輸出脈沖信號(hào)時(shí)第三控制晶體管的柵極的電位不能維持為高電平，因此本發(fā)明進(jìn)一步采用輸出無(wú)效控制單元來(lái)拉低輸出脈沖信號(hào)。
[0073]優(yōu)選的，本發(fā)明實(shí)施例所述的脈沖信號(hào)合并電路還包括:
[0074]輸出無(wú)效控制單元，分別接入所述N個(gè)輸入脈沖信號(hào)，并與該脈沖信號(hào)輸出端連接，用于當(dāng)該N個(gè)輸入脈沖信號(hào)都無(wú)效時(shí)，控制向該脈沖信號(hào)輸出端輸出無(wú)效的電平信號(hào)。
[0075]具體的，所述輸出無(wú)效控制單元可以包括柵極電位控制晶體管、無(wú)效控制晶體管和分別接入所述N個(gè)輸入脈沖信號(hào)的N個(gè)有效控制晶體管，其中，
[0076]所述柵極電位控制晶體管，柵極和第一極接入第二電平；
[0077]所述無(wú)效控制晶體管，柵極與該柵極電位控制晶體管的第二極連接，第一極與該脈沖信號(hào)輸出端連接，第二極接入第一電平；
[0078]第m有效控制晶體管，柵極接入第m輸入脈沖信號(hào)，第一極與該無(wú)效控制晶體管的柵極連接，第二極接入第三電平，m為小于或等于N的正整數(shù)；
[0079]所述第二電平控制使得該柵極電位控制晶體管導(dǎo)通；
[0080]當(dāng)該第m輸入脈沖信號(hào)有效時(shí)，該第m有效控制晶體管導(dǎo)通，使得該無(wú)效控制晶體管的柵極接入該第三電平，從而該無(wú)效控制晶體管斷開；
[0081]當(dāng)該N個(gè)輸入脈沖信號(hào)都無(wú)效時(shí)，該無(wú)效控制晶體管的柵極接入該第二電平，從而該無(wú)效控制晶體管導(dǎo)通，所述脈沖信號(hào)輸出端接入第一電平。
[0082]根據(jù)一種【具體實(shí)施方式】，如圖5所示，所述N個(gè)輸入脈沖信號(hào)都為正向脈沖信號(hào)，圖5所示的脈沖信號(hào)合并電路中的所有晶體管都采用η型TFT ;
[0083]在圖2的基礎(chǔ)上，圖5還增加了輸出無(wú)效控制單元；
[0084]該輸出無(wú)效控制單元包括:
[0085]柵極電位控制晶體管Μ7、無(wú)效控制晶體管Μ8和分別接入所述N個(gè)輸入脈沖信號(hào)的N個(gè)有效控制晶體管(在圖5中,第一有效控制晶體管標(biāo)識(shí)為M6_l,第二有效控制晶體管標(biāo)識(shí)為Μ6_2，第三有效控制晶體管標(biāo)識(shí)為Μ6_3，第N有效控制晶體管標(biāo)識(shí)為Μ6_Ν)其中，
[0086]所述柵極電位控制晶體管M7，柵極和第一極接入高電平VGH ；
[0087]所述無(wú)效控制晶體管M8，柵極與該柵極電位控制晶體管M7的第二極連接，第一極與該脈沖信號(hào)輸出端OUT連接，第二極接入低電平VGL2 ；
[0088]第一有效控制晶體管M6_l，柵極接入第一輸入脈沖信號(hào)Inputl，第一極與該無(wú)效控制晶體管M8的柵極連接，第二極接入低電平VGL1 ；
[0089]第二有效控制晶體管M6_2，柵極接入第一二輸入脈沖信號(hào)Input2，第一極與該無(wú)效控制晶體管M8的柵極連接，第二極接入低電平VGL1 ；
[0090]第三有效控制晶體管M6_3,柵極接入第三輸入脈沖信號(hào)Input3,第一極與該無(wú)效控制晶體管M8的柵極連接，第二極接入低電平VGL1 ；
[0091]第N有效控制晶體管M6_N,柵極接入第N輸入脈沖信號(hào)InputN,第一極與該無(wú)效控制晶體管M8的柵極連接，第二極接入低電平VGL1 ；
[0092]當(dāng)任一輸入脈沖信號(hào)為高電平時(shí)，該輸入脈沖信號(hào)接入的有效控制晶體管導(dǎo)通，使得該無(wú)效控制晶體管的柵極接入該低電平VGL1，從而該無(wú)效控制晶體管M8斷開；
[0093]當(dāng)該N個(gè)輸入脈沖信號(hào)都為低電平時(shí)，該無(wú)效控制晶體管M8的柵極接入高電平VGH，從而該無(wú)效控制晶體管M8導(dǎo)通，所述脈沖信號(hào)輸出端OUT接入低電平VGL2，輸出脈沖信號(hào)被拉低，這樣即使存在M3_N的柵極漏電情況，(即依靠正常的輸入控制單元無(wú)法實(shí)現(xiàn)VGL2低電平信號(hào)的輸出時(shí))輸出脈沖信號(hào)也可以保證被拉低。
[0094]根據(jù)另外一種實(shí)施方式，如圖6所示，當(dāng)所述N個(gè)輸入脈沖信號(hào)都為負(fù)向脈沖信號(hào)時(shí)，圖5中的所有晶體管更換為p型TFT，并由于p型TFT的電氣參數(shù)和η型TFT參數(shù)不完全相同，因此需要修改TFT尺寸，并且將圖5中的低電平VGL2和低電平VGL1更換為高電平VGH，將圖5中的高電平VGH更換為低電平VGL1，才能實(shí)現(xiàn)負(fù)向脈沖信號(hào)無(wú)損合并。
[0095]本發(fā)明實(shí)施例所述的顯示面板，包括上述的脈沖信號(hào)合并電路；
[0096]所述脈沖信號(hào)合并電路用于通過(guò)脈沖信號(hào)輸出端為所述顯示面板提供柵極驅(qū)動(dòng)信號(hào)。
[0097]優(yōu)選的，所述顯示面板可以為0LED顯示面板。
[0098]本發(fā)明實(shí)施例所述的顯示裝置包括上述的顯示面板。
[0099]以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種脈沖信號(hào)合并電路，用于將N個(gè)輸入脈沖信號(hào)合并為輸出脈沖信號(hào)，所述N個(gè)輸入脈沖信號(hào)在每一顯示周期內(nèi)依次有效，N為大于1的整數(shù)，其特征在于，所述脈沖信號(hào)合并電路包括N個(gè)輸出控制單元和脈沖信號(hào)輸出端，其中， 第η輸出控制單元，第一控制端接入第η輸入脈沖信號(hào)，第二控制端接入第η+1輸入脈沖信號(hào)，輸出端與該脈沖信號(hào)輸出端連接，用于在每一顯示周期內(nèi)，在該第η輸入脈沖信號(hào)首次有效之后而該第η+1輸入脈沖信號(hào)首次有效之前的時(shí)間段內(nèi)，控制向該脈沖信號(hào)輸出端輸出該第η輸入脈沖信號(hào)；η為小于Ν的正整數(shù)； 第Ν輸出控制單元，第一控制端接入第Ν輸入脈沖信號(hào)，第二控制端接入第一輸入脈沖信號(hào)，輸出端與該脈沖信號(hào)輸出端連接，用于在每一顯示周期內(nèi)在該第Ν輸入脈沖信號(hào)首次有效之后直至在下一顯示周期內(nèi)第一輸入脈沖信號(hào)首次有效之前的時(shí)間段，控制向該脈沖信號(hào)輸出端輸出該第Ν輸入脈沖信號(hào)。
2.如權(quán)利要求1所述的脈沖信號(hào)合并電路，其特征在于，每一所述輸出控制單元分別包括: 第一輸出控制晶體管，柵極和第一極為該輸出控制單元的第一控制端； 第二輸出控制晶體管，柵極為該輸出控制單元的第二控制端，第一極與該第一輸出控制晶體管的第二極連接，第二極接入第一電平； 以及，第三輸出控制晶體管，柵極與該第一輸出控制晶體管的第二極連接，第一極與該第一控制端連接，第二極與該脈沖信號(hào)輸出端連接； 當(dāng)所述第二輸出控制晶體管導(dǎo)通而所述第三輸出控制晶體管的柵極接入所述第一電平時(shí)，所述第三輸出控制晶體管斷開。
3.如權(quán)利要求2所述的脈沖信號(hào)合并電路，其特征在于， 所述Ν個(gè)輸入脈沖信號(hào)都為正向脈沖信號(hào)，所述第一輸出控制晶體管、所述第二輸出控制晶體管和所述第三控制晶體管都為η型TFT，第一電平為低電平； 或者，所述Ν個(gè)輸入脈沖信號(hào)都為負(fù)向脈沖信號(hào)，所述第一輸出控制晶體管、所述第二輸出控制晶體管和所述第三控制晶體管都為Ρ型TFT，第一電平為高電平。
4.如權(quán)利要求1至3中任一權(quán)利要求所述的脈沖信號(hào)合并電路，其特征在于，還包括: 輸出無(wú)效控制單元，分別接入所述Ν個(gè)輸入脈沖信號(hào)，并與該脈沖信號(hào)輸出端連接，用于當(dāng)該Ν個(gè)輸入脈沖信號(hào)都無(wú)效時(shí)，控制向該脈沖信號(hào)輸出端輸出無(wú)效的電平信號(hào)。
5.如權(quán)利要求4所述的脈沖信號(hào)合并電路，其特征在于，所述輸出無(wú)效控制單元包括柵極電位控制晶體管、無(wú)效控制晶體管和分別接入所述Ν個(gè)輸入脈沖信號(hào)的Ν個(gè)有效控制晶體管，其中， 所述柵極電位控制晶體管，柵極和第一極接入第二電平； 所述無(wú)效控制晶體管，柵極與該柵極電位控制晶體管的第二極連接，第一極與該脈沖信號(hào)輸出端連接，第二極接入第一電平； 第m有效控制晶體管，柵極接入第m輸入脈沖信號(hào)，第一極與該無(wú)效控制晶體管的柵極連接，第二極接入第三電平，m為小于或等于N的正整數(shù)； 所述第二電平控制使得該柵極電位控制晶體管導(dǎo)通； 當(dāng)該第m輸入脈沖信號(hào)有效時(shí)，該第m有效控制晶體管導(dǎo)通，使得該無(wú)效控制晶體管的柵極接入該第三電平，從而該無(wú)效控制晶體管斷開； 當(dāng)該N個(gè)輸入脈沖信號(hào)都無(wú)效時(shí)，該無(wú)效控制晶體管的柵極接入該第二電平，從而該無(wú)效控制晶體管導(dǎo)通，所述脈沖信號(hào)輸出端接入第一電平。
6.如權(quán)利要求5所述的脈沖信號(hào)合并電路,其特征在于， 所述Ν個(gè)輸入脈沖信號(hào)都為正向脈沖信號(hào)，所述柵極電位控制晶體管、所述無(wú)效控制晶體管和所述Ν個(gè)有效控制晶體管都為η型TFT，所述第一電平為低電平，所述第二電平為高電平，所述第三電平為低電平； 或者，所述Ν個(gè)輸入脈沖信號(hào)都為負(fù)向脈沖信號(hào)，所述柵極電位控制晶體管、所述無(wú)效控制晶體管和所述Ν個(gè)有效控制晶體管都為ρ型TFT，所述第一電平為高電平，所述第二電平為低電平，所述第三電平為高電平。
7.—種顯示面板，其特征在于，包括如權(quán)利要求1至6中任一權(quán)利要求所述的脈沖信號(hào)合并電路； 所述脈沖信號(hào)合并電路用于通過(guò)脈沖信號(hào)輸出端為所述顯示面板提供柵極驅(qū)動(dòng)信號(hào)。
8.如權(quán)利要求7所述的顯示面板，其特征在于，所述顯示面板為OLED顯示面板。
9.一種顯示裝置，其特征在于，包括如權(quán)利要求7或8所述的顯示面板。
【文檔編號(hào)】G09G3/32GK104252843SQ201410490231
【公開日】2014年12月31日 申請(qǐng)日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】李全虎, 宋琛 申請(qǐng)人:京東方科技集團(tuán)股份有限公司