專利名稱：顯示裝置用驅(qū)動(dòng)電路以及驅(qū)動(dòng)器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)顯示面板進(jìn)行驅(qū)動(dòng)的顯示裝置用驅(qū)動(dòng)電路以及驅(qū)動(dòng)器単元。
背景技術(shù)：
顯示裝置用驅(qū)動(dòng)電路被稱為源驅(qū)動(dòng)器(source driver)，一般如圖I所示那樣，被形成為集成電路(芯片)10 (參照專利文獻(xiàn)I以及2)。該驅(qū)動(dòng)電路如圖I所示，在芯片基板16上具備邏輯電路11、電平移位電路12、解碼電路13、運(yùn)算放大電路14以及輸出焊盤(pán)15。這些電路11 14以及輸出焊盤(pán)15形成液晶面板等顯示面板(未圖示)的列的數(shù)量(或者規(guī)定的列數(shù)量)的信道(CH)。邏輯電路 11從輸入數(shù)據(jù)(圖像數(shù)據(jù))中取出對(duì)應(yīng)信道的數(shù)字值。電平移位電路12輸出與邏輯電路11的輸出數(shù)字值對(duì)應(yīng)的電壓信號(hào)。解碼電路13對(duì)從電平移位電路12輸出的多位(例如8位)的量的電壓信號(hào)進(jìn)行電平轉(zhuǎn)換，生成灰度電壓。運(yùn)算放大電路14例如由電壓跟隨器構(gòu)成，將解碼電路13的高阻抗的輸出信號(hào)轉(zhuǎn)換成低阻抗，輸出與灰度電壓相等的電平的驅(qū)動(dòng)信號(hào)。圖I的驅(qū)動(dòng)電路中的梯形電阻器(Ladder) 18是用于為了通過(guò)解碼電路13選擇性地生成灰度電壓而獲得多個(gè)灰度電壓所使用的分壓電阻器。芯片基板16的形狀如圖I所示，是長(zhǎng)方形，在其2個(gè)長(zhǎng)邊16A、16B部分，為了將顯示面板與運(yùn)算放大電路14的輸出連接而形成有輸出焊盤(pán)15。電路11 14按順序從長(zhǎng)邊16A側(cè)向長(zhǎng)邊16B配置。另外，由將圖I的虛線部分X放大而表示的圖2可知，電路11 14通常將相鄰的2個(gè)信道量的驅(qū)動(dòng)系統(tǒng)形成為ー個(gè)驅(qū)動(dòng)組，如果將ー個(gè)驅(qū)動(dòng)組設(shè)為A、將其相鄰的驅(qū)動(dòng)組設(shè)為B，則驅(qū)動(dòng)組A的2個(gè)輸出焊盤(pán)15形成于ー個(gè)長(zhǎng)邊16A部分，驅(qū)動(dòng)組B的2個(gè)輸出焊盤(pán)15形成于ー個(gè)長(zhǎng)邊16B部分。在芯片基板16中，從運(yùn)算放大電路14到輸出焊盤(pán)15之間形成有金屬布線圖案17A、17B。由于被配置于長(zhǎng)邊16A部分的輸出焊盤(pán)15與位于長(zhǎng)邊16B側(cè)的運(yùn)算放大電路14相反，所以在驅(qū)動(dòng)組A中，金屬布線圖案17A從運(yùn)算放大器14到長(zhǎng)邊16A部分的輸出焊盤(pán)15為止沿著電路11 14的周圍形成。在驅(qū)動(dòng)組B中，金屬布線圖案17B以比金屬布線圖案17A短的長(zhǎng)度從運(yùn)算放大電路14形成到被配置于長(zhǎng)邊16B部分的輸出焊盤(pán)15。其中，在圖2中箭頭表示了基于輸入數(shù)據(jù)的電路11 14的信號(hào)的流動(dòng)。專利文獻(xiàn)I日本特開(kāi)2009-59957號(hào)公報(bào)專利文獻(xiàn)2日本特開(kāi)2009-253374號(hào)公報(bào)但是，在該現(xiàn)有的顯示裝置用驅(qū)動(dòng)電路中，由于存在導(dǎo)致從運(yùn)算放大電路到輸出焊盤(pán)的布線圖案變長(zhǎng)的部分(即金屬布線圖案17A)，所以在該部分輸出布線電阻變大，存在對(duì)輸出的轉(zhuǎn)換速率(slew rate)造成不良影響這ー問(wèn)題。另外，由于布線圖案的距離按每個(gè)信道不同，所以輸出布線電阻按每個(gè)信道不同，存在產(chǎn)生每個(gè)信道的輸出特性的差別這ー不同的問(wèn)題
發(fā)明內(nèi)容
鑒于此，為了解決上述問(wèn)題點(diǎn)，本發(fā)明的目的在于，提供能夠?qū)崿F(xiàn)輸出的轉(zhuǎn)換速率的改善，并且可以減輕每個(gè)信道的輸出特性的差別的顯示裝置用驅(qū)動(dòng)電路以及驅(qū)動(dòng)器單
J Li o本發(fā)明的顯示裝置用驅(qū)動(dòng)電路由具備多個(gè)信道量的驅(qū)動(dòng)系統(tǒng)的集成電路構(gòu)成，I個(gè)信道量的驅(qū)動(dòng)系統(tǒng)包括邏輯電路，其為了根據(jù)輸入圖像數(shù)據(jù)對(duì)顯示面板進(jìn)行驅(qū)動(dòng)，而從上述輸入圖像數(shù)據(jù)中取出 對(duì)應(yīng)信道的數(shù)字值；電平移位電路，其輸出與上述邏輯電路的輸出數(shù)字值對(duì)應(yīng)的電壓信號(hào)；解碼電路，其對(duì)上述電平移位電路的電壓信號(hào)進(jìn)行電平轉(zhuǎn)換，生成灰度電壓；運(yùn)算放大電路，其將上述解碼電路的高阻抗的輸出信號(hào)轉(zhuǎn)換成低阻抗的驅(qū)動(dòng)信號(hào)并輸出；和輸出焊盤(pán)，其用于將上述驅(qū)動(dòng)信號(hào)輸出給上述顯示面板；其中，作為上述驅(qū)動(dòng)系統(tǒng)，下述的第I驅(qū)動(dòng)系統(tǒng)和第2驅(qū)動(dòng)系統(tǒng)被相鄰配置在基板上，第I驅(qū)動(dòng)系統(tǒng)是上述邏輯電路、上述電平移位電路、上述解碼電路、上述運(yùn)算放大電路以及輸出焊盤(pán)按該順序沿規(guī)定的方向配置的系統(tǒng)，第2驅(qū)動(dòng)系統(tǒng)是上述邏輯電路、上述電平移位電路以及上述解碼電路按該順序沿上述規(guī)定的方向配置，并且上述運(yùn)算放大電路以及上述輸出焊盤(pán)按該順序沿與上述規(guī)定的方向相反的方向從自身的上述邏輯電路起配置在上述相反方向側(cè)的位置的系統(tǒng)。本發(fā)明的驅(qū)動(dòng)器単元由下述電路在基板上構(gòu)成，所述電路包括邏輯電路，其為了根據(jù)輸入圖像數(shù)據(jù)對(duì)顯示面板進(jìn)行驅(qū)動(dòng)，而從上述輸入圖像數(shù)據(jù)中取出對(duì)應(yīng)信道的數(shù)字值；電平移位電路，其輸出與上述邏輯電路的輸出數(shù)字值對(duì)應(yīng)的電壓信號(hào)；解碼電路，其對(duì)上述電平移位電路的電壓信號(hào)進(jìn)行電平轉(zhuǎn)換，生成灰度電壓；和運(yùn)算放大電路，其將上述解碼電路的高阻抗的輸出信號(hào)轉(zhuǎn)換成低阻抗的驅(qū)動(dòng)信號(hào)并輸出；其中，與分別形成上述邏輯電路、上述電平移位電路以及上述解碼電路的方形區(qū)域的各寬度相比，形成上述運(yùn)算放大電路的方形區(qū)域的各同一邊方向的各寬度較大。根據(jù)本發(fā)明的顯示裝置用驅(qū)動(dòng)電路，不需要使將第2驅(qū)動(dòng)系統(tǒng)的運(yùn)算放大電路與輸出焊盤(pán)連接的輸出布線圖案經(jīng)由電路側(cè)面引繞，而且，容易使第I驅(qū)動(dòng)系統(tǒng)的輸出焊盤(pán)與運(yùn)算放大電路之間的距離、和第2驅(qū)動(dòng)系統(tǒng)的輸出焊盤(pán)與運(yùn)算放大電路之間的距離幾乎一致，另外，可以縮短之間的輸出布線圖案的距離。因此，能夠通過(guò)輸出布線電阻實(shí)現(xiàn)輸出的轉(zhuǎn)換速率的改善。另外，由于對(duì)于顯示面板的所有信道，輸出焊盤(pán)與運(yùn)算放大電路之間的距離幾乎相同，所以可減輕信道間的輸出特性的差別。根據(jù)本發(fā)明的驅(qū)動(dòng)器単元，由于和分別形成邏輯電路、電平移位電路以及解碼電路的方形區(qū)域的各寬度相比，形成運(yùn)算放大電路的方形區(qū)域的各同一邊方向的各寬度較大，所以能夠按照可以實(shí)現(xiàn)輸出的轉(zhuǎn)換速率的改善并且可減輕每個(gè)信道的輸出特性的差別的方式在基板上進(jìn)行布局，而且，能夠在電路的布局中靈活運(yùn)用空間。


圖I是表示現(xiàn)有的顯示裝置用驅(qū)動(dòng)電路芯片中的電路配置的圖。圖2是詳細(xì)地表示圖I的電路配置中的由虛線包圍的部分X的圖。圖3是表示顯示裝置用驅(qū)動(dòng)電路芯片中的電路配置來(lái)作為本發(fā)明的實(shí)施例的圖。圖4是詳細(xì)地表示圖3的電路配置中的由虛線包圍的部分Y的圖。圖5是表示顯示裝置用驅(qū)動(dòng)電路芯片中的電路配置來(lái)作為本發(fā)明的另ー實(shí)施例的圖。圖6是表示顯示裝置用驅(qū)動(dòng)電路芯片中的電路配置來(lái)作為本發(fā)明的另ー實(shí)施例的圖。附圖標(biāo)記說(shuō)明A、B、Al、BI-驅(qū)動(dòng)系統(tǒng)；21、21A、21B_ 邏輯電路;22、22A、22B_ 電平移位電路；23、23A、23B-解碼電路；24、24A、24B-運(yùn)算放大電路；25、25A、25B_輸出焊盤(pán)；26_芯片基板；26A、26B-長(zhǎng)邊。
具體實(shí)施例方式下面，參照附圖對(duì)本發(fā)明的實(shí)施例詳細(xì)進(jìn)行說(shuō)明。
圖3表示了顯示裝置用驅(qū)動(dòng)電路作為本發(fā)明的實(shí)施例。該顯示裝置用驅(qū)動(dòng)電路如圖3所示，按顯示面板(未圖示)的每個(gè)信道在芯片基板26上具備邏輯電路21、電平移位電路22、解碼電路23、運(yùn)算放大電路24以及輸出焊盤(pán)25。這些電路21 24與圖I所示的電路11 14在動(dòng)作上相同。另外，圖3的驅(qū)動(dòng)電路中的梯形電阻器28是用于為了由解碼電路23選擇性地生成灰度電壓而獲得多個(gè)灰度電壓所使用的分壓電阻器。邏輯電路21、電平移位電路22、解碼電路23以及運(yùn)算放大電路24作為驅(qū)動(dòng)器單元構(gòu)成在芯片基板26上，各電路的形狀為方形(長(zhǎng)方形或者正方形)。芯片基板26的形狀如圖3所示，為長(zhǎng)方形，在其2個(gè)長(zhǎng)邊26A (圖3的上方邊)、26B(圖3的下方邊)側(cè)形成有信道數(shù)量的用于將顯示面板與運(yùn)算放大電路14的輸出連接的輸出焊盤(pán)25A、25B。輸出焊盤(pán)25A是在芯片基板26的長(zhǎng)邊26A部分形成的焊盤(pán)，輸出焊盤(pán)25B是在芯片基板26的長(zhǎng)邊26B部分形成的焊盤(pán)。電路21 24如圖4所示，將2個(gè)信道量的驅(qū)動(dòng)系統(tǒng)Al、B1作為ー個(gè)組，這里為了易于理解，將驅(qū)動(dòng)系統(tǒng)Al (第I驅(qū)動(dòng)系統(tǒng))的電路21 24設(shè)為電路21A 24A，將驅(qū)動(dòng)系統(tǒng)BI (第2驅(qū)動(dòng)系統(tǒng))的電路21 24設(shè)為電路21B 24B。芯片基板26的長(zhǎng)邊方向的運(yùn)算放大電路24A、24B的長(zhǎng)度是其他電路2IA 23A、21B 23B的幾乎2倍。各組的ー個(gè)驅(qū)動(dòng)系統(tǒng)Al的運(yùn)算放大電路24A被配置在長(zhǎng)邊26A側(cè)的輸出焊盤(pán)25A附近，另ー個(gè)驅(qū)動(dòng)系統(tǒng)BI的運(yùn)算放大電路24B被配置在長(zhǎng)邊26B側(cè)的輸出焊盤(pán)25B附近。驅(qū)動(dòng)系統(tǒng)Al的邏輯電路21A、電平移位電路22A以及解碼電路23A按該順序在運(yùn)算放大電路24B與24A之間從運(yùn)算放大電路24B向運(yùn)算放大電路24A(即，沿著從長(zhǎng)邊26B朝向長(zhǎng)邊26A的規(guī)定的方向)配置。同樣，驅(qū)動(dòng)系統(tǒng)BI的邏輯電路21B、電平移位電路22B以及解碼電路23B按該順序在運(yùn)算放大電路24B與24A之間從運(yùn)算放大電路24B向運(yùn)算放大電路24A配置。S卩，在驅(qū)動(dòng)系統(tǒng)BI中，運(yùn)算放大電路24B以及輸出焊盤(pán)25B按該順序沿與規(guī)定方向相反的方向從邏輯電路21B起配置在相反方向(長(zhǎng)邊26B)側(cè)的位置。邏輯電路21A、21B在芯片基板26的長(zhǎng)邊方向被配置于同一直線上，電平移位電路22A、22B也在芯片基板26的長(zhǎng)邊方向被配置于同一直線上，并且，解碼電路23A、23B也同樣配置在同一直線上。在運(yùn)算放大電路24A與輸出焊盤(pán)25A之間的芯片基板26上形成有金屬布線圖案27A，同樣，在運(yùn)算放大電路24B與輸出焊盤(pán)25B之間的芯片基板26上形成有金屬布線圖案27B。金屬布線圖案27A、27B的長(zhǎng)度幾乎相同。
輸入數(shù)據(jù)(圖像數(shù)據(jù))根據(jù)時(shí)鐘信號(hào)例如被各驅(qū)動(dòng)系統(tǒng)Al的邏輯電路21A按順序讀取，在該讀取結(jié)束之后，被各驅(qū)動(dòng)系統(tǒng)BI的邏輯電路21B按順序讀取。驅(qū)動(dòng)系統(tǒng)Al的信號(hào)的流動(dòng)如圖4中用附圖標(biāo)記SA表示那樣，為邏輯電路21A、電平移位電路22A、解碼電路23A、運(yùn)算放大電路24A、以及輸出焊盤(pán)25A的順序，驅(qū)動(dòng)系統(tǒng)BI的信號(hào)的流動(dòng)如圖4中用附圖標(biāo)記SB表示那樣，為邏輯電路21B、電平移位電路22B、解碼電路23B、運(yùn)算放大電路24B、以及輸出焊盤(pán)25B的順序。S卩，驅(qū)動(dòng)系統(tǒng)Al的信號(hào)的流動(dòng)是邏輯電路21A、電平移位電路22A、解碼電路23A、以及運(yùn)算放大電路24A的一條直線，但驅(qū)動(dòng)系統(tǒng)BI的信號(hào)的流動(dòng)沿著邏輯電路21B、電平移位電路22B、以及解碼電路23B并在解碼電路23B處折回。折回的信號(hào)、即解碼電路23B的輸出信號(hào)在電平移位電路22B以及邏輯電路2IB內(nèi)保持原樣通過(guò)而被向運(yùn)算放大電路24B供給。這樣，根據(jù)該實(shí)施例，不需要將連接運(yùn)算放大電路24B與輸出焊盤(pán)25B的輸出布線圖案27B經(jīng)由電路側(cè)面而引繞，而且，容易使設(shè)置在長(zhǎng)邊26A部分的輸出焊盤(pán)25A與運(yùn)算放大電路24A之間的距尚、和設(shè)置在長(zhǎng)邊26B部分的輸出焊盤(pán)25B與運(yùn)算放大電路24B之間的距離幾乎一致，另外，能夠縮短之間的輸出布線圖案的距離。因此，可以通過(guò)輸出布線電阻實(shí)現(xiàn)輸出的轉(zhuǎn)換速率的改善。另外，由于對(duì)于顯示面板的所有信道，輸出焊盤(pán)與運(yùn)算放大電路之間的距離幾乎相同，所以具有可減輕信道間的輸出特性的差別這ー效果。并且，由于不需要輸出布線圖案的引繞，所以可以實(shí)現(xiàn)芯片尺寸的縮小。另外，在上述的實(shí)施例中，由于與邏輯電路21、電平移位電路22以及解碼電路23分別形成在基板26上的長(zhǎng)方形區(qū)域的同一邊方向(長(zhǎng)邊方向以及短邊方向)的寬度相比，運(yùn)算放大電路24形成在基板26上的長(zhǎng)方形區(qū)域的寬度較大，而且，形成運(yùn)算放大電路24的區(qū)域的寬度是分別形成邏輯電路21、電平移位電路22以及解碼電路23的區(qū)域的同一邊方向的寬度的大致2倍，所以具有能夠在基板26上的電路21 24的布局中靈活運(yùn)用空間這ー優(yōu)點(diǎn)。在上述的實(shí)施例中，按每I個(gè)信道，設(shè)置于長(zhǎng)邊26A部分的輸出焊盤(pán)25A的驅(qū)動(dòng)系統(tǒng)Al與設(shè)置于長(zhǎng)邊26B部分的輸出焊盤(pán)25B連接的驅(qū)動(dòng)系統(tǒng)BI相鄰，而且交替配置，但也可以按多個(gè)信道使驅(qū)動(dòng)系統(tǒng)Al與驅(qū)動(dòng)系統(tǒng)BI交替配置。在圖5所示的例子中，按每2個(gè)信道，與設(shè)置于長(zhǎng)邊26A部分的輸出焊盤(pán)25A連接的驅(qū)動(dòng)系統(tǒng)Al、和與設(shè)置于長(zhǎng)邊26B部分的輸出焊盤(pán)25B連接的驅(qū)動(dòng)系統(tǒng)BI交替配置。另外，在圖6所示的例子中，按每3個(gè)信道，與設(shè)置于長(zhǎng)邊26A部分的輸出焊盤(pán)25A連接的驅(qū)動(dòng)系統(tǒng)Al、和與設(shè)置于長(zhǎng)邊26B部分的輸出焊盤(pán)25B連接的驅(qū)動(dòng)系統(tǒng)BI交替配置。另外，也可以采用將本發(fā)明涉及的圖3 圖6所示的電路構(gòu)成中的任意一個(gè)與現(xiàn)有的圖I以及圖2所示的電路11 14的構(gòu)成組合到同一芯片基板上的構(gòu)成。并且，在上述的實(shí)施例中表示為集成電路，但并不限定于此，也可以將邏輯電路、電平移位電路、解碼電路以及運(yùn)算放大電路以上述的實(shí)施例的構(gòu)成形成在印刷電路基板上。此外，2個(gè)驅(qū)動(dòng)系統(tǒng)A1、B1內(nèi)的各電路的名稱在上述實(shí)施例中為邏輯電路、電平移位電路、解碼電路以及運(yùn)算放大電路，但本發(fā)明并不限定于該名稱，當(dāng)然包括雖然名稱為其他的電路名稱但進(jìn)行同等動(dòng)作的電路。權(quán)利要求
1.一種顯示裝置用驅(qū)動(dòng)電路，具備多個(gè)信道量的驅(qū)動(dòng)系統(tǒng)，I個(gè)信道量的驅(qū)動(dòng)系統(tǒng)包括邏輯電路，其為了根據(jù)輸入圖像數(shù)據(jù)對(duì)顯示面板進(jìn)行驅(qū)動(dòng)，而從上述輸入圖像數(shù)據(jù)中取出對(duì)應(yīng)信道的數(shù)字值；電平移位電路，其輸出與上述邏輯電路的輸出數(shù)字值對(duì)應(yīng)的電壓信號(hào)；解碼電路，其對(duì)上述電平移位電路的電壓信號(hào)進(jìn)行電平轉(zhuǎn)換，生成灰度電壓；運(yùn)算放大電路，其將上述解碼電路的高阻抗的輸出信號(hào)轉(zhuǎn)換成低阻抗的驅(qū)動(dòng)信號(hào)并輸出；和輸出焊盤(pán)，其用于將上述驅(qū)動(dòng)信號(hào)輸出給上述顯示面板；其特征在于， 作為上述驅(qū)動(dòng)系統(tǒng)，下述的第I驅(qū)動(dòng)系統(tǒng)和第2驅(qū)動(dòng)系統(tǒng)被相鄰配置在基板上，第I驅(qū)動(dòng)系統(tǒng)是上述邏輯電路、上述電平移位電路、上述解碼電路、上述運(yùn)算放大電路以及輸出焊盤(pán)按該順序沿規(guī)定的方向配置的系統(tǒng)，第2驅(qū)動(dòng)系統(tǒng)是上述邏輯電路、上述電平移位電路以及上述解碼電路按該順序沿上述規(guī)定的方向配置，并且上述運(yùn)算放大電路以及上述輸出焊盤(pán)按該順序沿與上述規(guī)定的方向相反的方向從自身的上述邏輯電路起配置在上述相反的方向側(cè)的位置的系統(tǒng)。
2.根據(jù)權(quán)利要求I所述的顯示裝置用驅(qū)動(dòng)電路，其特征在于， 上述第2驅(qū)動(dòng)系統(tǒng)的上述解碼電路與上述運(yùn)算放大電路之間按順序經(jīng)由上述第2驅(qū)動(dòng)系統(tǒng)的上述電平移位電路以及上述邏輯電路的內(nèi)部布線。
3.根據(jù)權(quán)利要求I所述的顯示裝置用驅(qū)動(dòng)電路，其特征在于， 上述基板是長(zhǎng)方形的形狀，上述規(guī)定的方向是朝向上述集成電路基板的一個(gè)長(zhǎng)邊的方向，上述相反的方向是朝向上述集成電路基板的另一個(gè)長(zhǎng)邊的方向，上述第I驅(qū)動(dòng)系統(tǒng)的 上述輸出焊盤(pán)配置在上述一個(gè)長(zhǎng)邊部分，上述第2驅(qū)動(dòng)系統(tǒng)的上述輸出焊盤(pán)配置在上述另一個(gè)長(zhǎng)邊部分。
4.根據(jù)權(quán)利要求I 3中任意一項(xiàng)所述的顯示裝置用驅(qū)動(dòng)電路，其特征在于， 上述第I驅(qū)動(dòng)系統(tǒng)與上述第2驅(qū)動(dòng)系統(tǒng)至少按每I個(gè)信道交替配置在上述基板上。
5.根據(jù)權(quán)利要求I 4中任意一項(xiàng)所述的顯示裝置用驅(qū)動(dòng)電路，其特征在于， 上述第I以及第2驅(qū)動(dòng)系統(tǒng)的上述邏輯電路、上述電平移位電路、上述解碼電路以及上述運(yùn)算放大電路作為集成電路形成在上述基板上。
6.一種驅(qū)動(dòng)器單元，其特征在于，由下述電路在基板上構(gòu)成，所述電路包括邏輯電路，其為了根據(jù)輸入圖像數(shù)據(jù)對(duì)顯示面板進(jìn)行驅(qū)動(dòng)，而從上述輸入圖像數(shù)據(jù)中取出對(duì)應(yīng)信道的數(shù)字值；電平移位電路，其輸出與上述邏輯電路的輸出數(shù)字值對(duì)應(yīng)的電壓信號(hào)；解碼電路，其對(duì)上述電平移位電路的電壓信號(hào)進(jìn)行電平轉(zhuǎn)換，生成灰度電壓；和運(yùn)算放大電路，其將上述解碼電路的高阻抗的輸出信號(hào)轉(zhuǎn)換成低阻抗的驅(qū)動(dòng)信號(hào)并輸出， 與分別形成上述邏輯電路、上述電平移位電路以及上述解碼電路的方形區(qū)域的各寬度相比，形成上述運(yùn)算放大電路的方形區(qū)域的各同一邊方向的各寬度較大。
7.根據(jù)權(quán)利要求6所述的驅(qū)動(dòng)器單元，其特征在于， 形成上述運(yùn)算放大電路的方形區(qū)域的各寬度是分別形成上述邏輯電路、上述電平移位 電路以及上述解碼電路的方形區(qū)域的各同一邊方向的各寬度的大致2倍。
全文摘要
本發(fā)明提供顯示裝置用驅(qū)動(dòng)電路以及驅(qū)動(dòng)器單元，能夠?qū)崿F(xiàn)輸出的轉(zhuǎn)換速率的改善、并且可減輕每個(gè)信道的輸出特性的差別。邏輯電路、電平移位電路、解碼電路、運(yùn)算放大電路以及輸出焊盤(pán)按該順序朝向規(guī)定的方向配置的第1驅(qū)動(dòng)系統(tǒng)；和將邏輯電路、電平移位電路以及解碼電路按該順序朝向規(guī)定的方向配置，并且運(yùn)算放大電路以及輸出焊盤(pán)按該順序朝向與規(guī)定的方向相反的方向被從自身的邏輯電路起配置在相反方向側(cè)的位置的第2驅(qū)動(dòng)系統(tǒng)，被相鄰配置在基板上。
文檔編號(hào)G09G3/20GK102737573SQ20121009369
公開(kāi)日2012年10月17日 申請(qǐng)日期2012年3月31日 優(yōu)先權(quán)日2011年3月31日
發(fā)明者豬狩純子, 長(zhǎng)谷川秀明 申請(qǐng)人:拉碧斯半導(dǎo)體株式會(huì)社