專利名稱：輸出電路及數(shù)據(jù)驅(qū)動(dòng)器及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸出電路、使用它的數(shù)據(jù)驅(qū)動(dòng)器及顯示裝置。
背景技術(shù)：
近來(lái)，顯示裝置中，以薄型、輕量、低耗電為特征的液晶顯示裝置(IXD)得到廣泛普及，大多用于移動(dòng)電話機(jī)(mobile phone, cell phone)、PDA(個(gè)人數(shù)字助理)、筆記本電腦等移動(dòng)設(shè)備的顯示部。但最近以來(lái)，液晶顯示裝置的的大畫(huà)面化、對(duì)應(yīng)動(dòng)畫(huà)的技術(shù)也得到提高，不僅可用于移動(dòng)設(shè)備，而且也可實(shí)現(xiàn)落地式大畫(huà)面顯示裝置、大畫(huà)面液晶電視。作為它們的液晶顯示裝置，使用可進(jìn)行高精細(xì)顯示的主動(dòng)矩陣驅(qū)動(dòng)方式的液晶顯示裝置。并且， 作為薄型顯示設(shè)備，也開(kāi)發(fā)出了利用了有機(jī)發(fā)光二極管(Organic light-emitting diode 0LED)的主動(dòng)矩陣驅(qū)動(dòng)方式的顯示裝置。參照?qǐng)D24，概要說(shuō)明主動(dòng)矩陣驅(qū)動(dòng)方式的薄型顯示裝置(液晶顯示裝置及有機(jī)發(fā)光二極管顯示裝置)的典型構(gòu)成。另外，在圖24(A)中，通過(guò)框圖表示薄型顯示裝置的要部構(gòu)成，圖24(B)表示液晶顯示裝置的顯示面板的單位像素的要部構(gòu)成，圖24(C)表示有機(jī)發(fā)光二極管顯示裝置的顯示面板的單位像素的要部構(gòu)成。在圖24(B)及圖24(C)的單位像素以示意性的等價(jià)電路表示。參照?qǐng)D24(A)，一般情況下，主動(dòng)矩陣驅(qū)動(dòng)方式的薄型顯示裝置由以下構(gòu)成電源電路940、顯示控制器950、顯示面板960、柵極驅(qū)動(dòng)器970、數(shù)據(jù)驅(qū)動(dòng)器980。顯示面板960 中，包括像素開(kāi)關(guān)964和顯示元件963的單位像素矩陣狀地配置(例如彩色SXGA(Super extended Graphics Array 超級(jí)擴(kuò)展型圖形陣列)面板中，1280X3像素列X 1024像素行)，向各單位像素傳送從柵極驅(qū)動(dòng)器970輸出的掃描信號(hào)的掃描線961、及傳送從數(shù)據(jù)驅(qū)動(dòng)器980輸出的灰度電壓信號(hào)的數(shù)據(jù)線962柵格狀布線。此外，柵極驅(qū)動(dòng)器970及數(shù)據(jù)驅(qū)動(dòng)器980被顯示控制器950控制，各自所需的時(shí)鐘CLK、控制信號(hào)等，從顯示控制器950提供， 影像數(shù)據(jù)通過(guò)數(shù)字信號(hào)提供到數(shù)據(jù)驅(qū)動(dòng)器980。電源電路940向柵極驅(qū)動(dòng)器970、數(shù)據(jù)驅(qū)動(dòng)器980提供必要的電源。顯示面板960由半導(dǎo)體基板構(gòu)成，特別是在大畫(huà)面顯示裝置中，廣泛使用在玻璃基板、塑料基板等絕緣性基板上通過(guò)薄膜晶體管(TFT)形成了像素開(kāi)關(guān)等的半導(dǎo)體基板。上述顯示裝置通過(guò)掃描信號(hào)控制像素開(kāi)關(guān)964的接通/斷開(kāi)，當(dāng)像素開(kāi)關(guān)964接通時(shí)，與影像數(shù)據(jù)對(duì)應(yīng)的灰度電壓信號(hào)施加到顯示元件963，對(duì)應(yīng)于該灰度電壓信號(hào)，顯示元件963的輝度變化，從而顯示圖像。1個(gè)畫(huà)面的數(shù)據(jù)的改寫(xiě)以1幀期間(60Hz驅(qū)動(dòng)時(shí)通常約為0.017秒)進(jìn)行，通過(guò)各掃描線961以每1像素行(每行)依次被選擇(像素開(kāi)關(guān)964接通)，在選擇期間內(nèi)，灰度電壓信號(hào)從各數(shù)據(jù)線962通過(guò)像素開(kāi)關(guān)964提供到顯示元件963。此外，也存在通過(guò)對(duì)應(yīng)的多個(gè)掃描線同時(shí)選擇多個(gè)像素行的情況，或以60Hz以上的幀頻驅(qū)動(dòng)的情況。在液晶顯示裝置中，參照?qǐng)D24(A)及圖24(B)，顯示面板960具有將半導(dǎo)體基板和相對(duì)基板這兩個(gè)基板相對(duì)并在其之間封入液晶的構(gòu)造，上述半導(dǎo)體基板中，作為單位像素，將像素開(kāi)關(guān)964和透明的像素電極973矩陣狀配置；上述相對(duì)基板在整個(gè)面上形成一個(gè)透明的電極974。并且，構(gòu)成單位像素的顯示元件963具有像素電極973、相對(duì)基板電極974、 液晶電容971及輔助電容972。并且在顯示面板的背面，作為光源具有背光燈。通過(guò)來(lái)自掃描線961的掃描信號(hào)使像素開(kāi)關(guān)964接通(導(dǎo)通)時(shí)，來(lái)自數(shù)據(jù)線 962的灰度電壓信號(hào)施加到像素電極973，通過(guò)各像素電極973和相對(duì)基板電極974之間的電位差，透過(guò)液晶的背光燈的光的透過(guò)率改變，在像素開(kāi)關(guān)964斷開(kāi)(非導(dǎo)通)之后，液晶電容971及輔助電容972以一定期間保持該電位差，從而進(jìn)行顯示。此外，在液晶顯示裝置的驅(qū)動(dòng)中，為了防止液晶的退化，對(duì)相對(duì)基板電極974的共模電壓，通常以1幀周期進(jìn)行切換各像素電極973的電壓極性(正或負(fù))的驅(qū)動(dòng)(反轉(zhuǎn)驅(qū)動(dòng))。作為代表性的驅(qū)動(dòng)包括相鄰像素間變?yōu)椴煌碾妷簶O性的點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)、相鄰像素列間之間變?yōu)椴煌妷簶O性的列反轉(zhuǎn)驅(qū)動(dòng)。在點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)中，以每個(gè)選擇期間(1個(gè)數(shù)據(jù)期間)向數(shù)據(jù)線962輸出不同的電壓極性的灰度電壓信號(hào)，在列反轉(zhuǎn)驅(qū)動(dòng)中，1幀期間內(nèi)的各選擇期間(1個(gè)數(shù)據(jù)期間)中，以相同的電壓極性向數(shù)據(jù)線962輸出每一幀期間不同的電壓極性的灰度電壓信號(hào)。在有機(jī)發(fā)光二極管顯示裝置中，參照?qǐng)D24(A)及圖24(C)，顯示面板960由作為單位像素將有機(jī)發(fā)光二極管982和薄膜晶體管(TFT) 981矩陣狀配置的半導(dǎo)體基板構(gòu)成，上述有機(jī)發(fā)光二極管982由像素開(kāi)關(guān)964及被兩個(gè)薄膜電極層夾持的有機(jī)膜構(gòu)成，上述薄膜晶體管(TFT)981控制提供到有機(jī)發(fā)光二極管982的電流。TFT981和有機(jī)發(fā)光二極管982在提供不同電源電壓的電源端子984、985之間以串聯(lián)方式連接，還具有保持TFT981的控制端子電壓的輔助電容983。此外，和1個(gè)像素對(duì)應(yīng)的顯示元件963包括TFT981、有機(jī)發(fā)光二極管982、電源端子984、985及輔助電容983。 通過(guò)來(lái)自掃描線961的掃描信號(hào)使像素開(kāi)關(guān)964接通(導(dǎo)通)時(shí)，來(lái)自數(shù)據(jù)線962 的灰度電壓信號(hào)施加到TFT981的控制端子，和該灰度電壓信號(hào)對(duì)應(yīng)的電流通過(guò)TFT981提供到有機(jī)發(fā)光二極管982，以和電流對(duì)應(yīng)的輝度使有機(jī)發(fā)光二極管982發(fā)光，從而進(jìn)行顯示。在像素開(kāi)關(guān)964斷開(kāi)(非導(dǎo)通)后，以輔助電容983以一定期間保持施加到TFT981的控制端子的該灰度電壓信號(hào)，從而保持發(fā)光。此外，示出了像素開(kāi)關(guān)964、TFT981是η溝道型晶體管的例子，但也可由P溝道型晶體管構(gòu)成。并且也可是有機(jī)發(fā)光二極管連接到電源端子984側(cè)的構(gòu)成。并且在有機(jī)發(fā)光二極管顯示裝置的驅(qū)動(dòng)中，無(wú)需液晶顯示裝置中的反轉(zhuǎn)驅(qū)動(dòng)，按照每個(gè)選擇期間(1個(gè)數(shù)據(jù)期間)輸出和像素對(duì)應(yīng)的灰度電壓信號(hào)。此外，有機(jī)發(fā)光二極管顯示裝置在對(duì)應(yīng)來(lái)自上述說(shuō)明的數(shù)據(jù)線962的灰度電壓信號(hào)進(jìn)行顯示的構(gòu)成之外，還包括接收從數(shù)據(jù)驅(qū)動(dòng)器輸出的灰度電流信號(hào)并進(jìn)行顯示的構(gòu)成，在本說(shuō)明書(shū)中，限定為接收從數(shù)據(jù)驅(qū)動(dòng)器輸出的灰度電壓信號(hào)并進(jìn)行顯示的構(gòu)成，但本發(fā)明當(dāng)然不限于上述構(gòu)成。在圖24(A)中，柵極驅(qū)動(dòng)器970至少提供2值的掃描信號(hào)即可，與之相對(duì)，數(shù)據(jù)驅(qū)動(dòng)器980需要以和灰度數(shù)對(duì)應(yīng)的多值電平的灰度電壓信號(hào)驅(qū)動(dòng)各數(shù)據(jù)線962。因此，數(shù)據(jù)驅(qū)動(dòng)器980具有輸出電路，將和影像數(shù)據(jù)對(duì)應(yīng)的灰度電壓信號(hào)放大輸出到數(shù)據(jù)線962。具有薄型顯示裝置的高端用途的移動(dòng)設(shè)備、筆記本電腦、監(jiān)視器、TV等中，近年來(lái)高畫(huà)質(zhì)化的要求越來(lái)越高。具體而言，開(kāi)始要求RGB各8位的影像數(shù)據(jù)(約1680萬(wàn)色)以上的多色化(多灰度化)，或動(dòng)畫(huà)特性提高，或?yàn)榱藨?yīng)對(duì)三維顯示要求將幀頻(改寫(xiě)1個(gè)畫(huà)面的驅(qū)動(dòng)頻率)提高到120Hz或其以上。當(dāng)幀頻變?yōu)镹倍時(shí)，1個(gè)數(shù)據(jù)輸出期間大約為1/
N0要求顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器具有和多灰度化對(duì)應(yīng)的高精度的電壓輸出，并要求數(shù)據(jù)線的高速驅(qū)動(dòng)。因此，數(shù)據(jù)驅(qū)動(dòng)器980的輸出電路為了對(duì)數(shù)據(jù)線電容進(jìn)行高速的充電放電，要求高驅(qū)動(dòng)能力。并且，為實(shí)現(xiàn)灰度電壓信號(hào)寫(xiě)入到顯示元件的平均化，還要求充電時(shí)及放電時(shí)的數(shù)據(jù)線驅(qū)動(dòng)波形的轉(zhuǎn)換速率的對(duì)稱性。但輸出電路因該高驅(qū)動(dòng)能力化而增加消耗電流。因此，在輸出電路中，新產(chǎn)生了耗電增力口、發(fā)熱的問(wèn)題。作為高速驅(qū)動(dòng)顯示裝置的數(shù)據(jù)線的技術(shù)，公開(kāi)了以下技術(shù)。圖25是引自專利文獻(xiàn)1(特開(kāi)2007-208316號(hào)公報(bào))的圖1的附圖。其輸出電路具有由P型差動(dòng)輸入級(jí)60A及N型差動(dòng)輸入級(jí)60B構(gòu)成的差動(dòng)輸入級(jí)50 ；電流鏡部70 ； 推挽型輸出級(jí)80 ；第1輔助電流源部60C ；第2輔助電流源部60D ；控制電路90 ；輸出輔助電路100。P型差動(dòng)輸入級(jí)60A具有連接在電源VDD和節(jié)點(diǎn)附之間的第1電流源51 ；以及PMOS晶體管(Pch晶體管)61、62，其源極共通連接到節(jié)點(diǎn)Ni，漏極連接到節(jié)點(diǎn)附3、附4， 柵極連接到IN、OUT。N型差動(dòng)輸入級(jí)60B具有連接在節(jié)點(diǎn)N2和電源VSS之間的第2電流源52 ；NMOS 晶體管(Nch晶體管)63、64，其源極共通連接到節(jié)點(diǎn)N2，漏極連接到節(jié)點(diǎn)mi、附2，柵極連接到 IN、OUT。電流鏡部70向節(jié)點(diǎn)N12及節(jié)點(diǎn)N14流入第1電源電流，向節(jié)點(diǎn)Nll及節(jié)點(diǎn)N13流入和第1電源電流對(duì)應(yīng)的第2電源電流。在電流鏡部70中，PMOS晶體管71、電阻73、NM0S 晶體管75串聯(lián)連接在VDD和VSS之間，PMOS晶體管72、電阻74、NMOS晶體管76串聯(lián)連接在VDD和VSS之間。PMOS晶體管71的柵極和漏極連接，PMOS晶體管71、72的柵極之間連接。NMOS晶體管75的柵極和漏極連接，NMOS晶體管75、76的柵極之間連接。推挽型的輸出級(jí)80具有PM0S晶體管81，其源極連接到電源VDD，柵極連接到節(jié)點(diǎn)m 1，漏極連接到OUT ；以及NMOS晶體管82，其源極連接到VSS，柵極連接到附3，漏極連接到OUT。PMOS晶體管81的柵極(節(jié)點(diǎn)mi)及漏極之間連接有相位補(bǔ)償用的電容83，NM0S 晶體管82的柵極(節(jié)點(diǎn)W3)及漏極之間也連接有相位補(bǔ)償用的電容84。第1輔助電流源部60C具有一端連接到電源VDD的第3電流源53 ；PMOS晶體管 65，其源極連接到第3電流源53的另一端，柵極連接到節(jié)點(diǎn)附5，漏極連接到節(jié)點(diǎn)m ；以及 PMOS晶體管65-9，其源極連接到第3電流源53的另一端，柵極連接到節(jié)點(diǎn)附7，漏極連接到節(jié)點(diǎn)W。第2輔助電流源部60D具有一端連接到電源VSS的第4電流源54 ；NMOS晶體管 66，其源極連接到第4電流源54的另一端，柵極連接到節(jié)點(diǎn)附6，漏極連接到節(jié)點(diǎn)N2 ；以及 NMOS晶體管66-10，其源極連接到第4電流源54的另一端，柵極連接到節(jié)點(diǎn)附8，漏極連接到節(jié)點(diǎn)N2?？刂齐娐?0具有控制部93、輸出級(jí)輔助部94、電流源91、92，該電流源91、控制部93及電流源92串聯(lián)連接在VDD和VSS之間，輸出級(jí)輔助部94進(jìn)一步連接在節(jié)點(diǎn)Nll和節(jié)點(diǎn)N13之間?？刂撇?3具有NM0S晶體管93_1 (第1檢測(cè)晶體管)，其漏極連接到節(jié)點(diǎn)附5，柵極連接到IN，源極連接到OUT ；以及PMOS晶體管93-2 (第2檢測(cè)晶體管)，其源極連接到0UT，柵極連接到IN，漏極連接到節(jié)點(diǎn)附6。控制部93檢測(cè)IN和OUT之間的電位差，根據(jù)IN和OUT之間的電位差的檢測(cè)結(jié)果，控制PMOS晶體管65及PMOS晶體管94_7、與NMOS晶體管66及NMOS晶體管94-8各自的柵極電位。輸出級(jí)輔助部94具有pM0S晶體管94_7，其源極連接到節(jié)點(diǎn)附1，柵極連接到節(jié)點(diǎn)附5，漏極連接到OUT ；以及pMOS晶體管94-8，其源極連接到節(jié)點(diǎn)附3，柵極連接到節(jié)點(diǎn)附6，漏極連接到OUT。輸出輔助電路100具有連接在電源VDD及節(jié)點(diǎn)N17之間的電流源101 ；連接在節(jié)點(diǎn)N18及電源VSS之間的電流源102 ；二極管接法的PMOS晶體管113，其源極連接到電源VDD ；PMOS晶體管111，其源極連接到PMOS晶體管113的漏極，柵極連接到節(jié)點(diǎn)附1，漏極連接到節(jié)點(diǎn)附8 ；PMOS晶體管114，其源極連接到PMOS晶體管113的漏極，柵極連接到節(jié)點(diǎn)附7，漏極連接到節(jié)點(diǎn)mi ；二極管接法的NMOS晶體管116，其源極連接到電源VSS ；NMOS 晶體管112，其源極連接到NMOS晶體管116的漏極，柵極連接到節(jié)點(diǎn)附3，漏極連接到節(jié)點(diǎn) N17 ；NMOS晶體管115，其源極連接到NMOS晶體管116的漏極，柵極連接到節(jié)點(diǎn)附8，漏極連接到節(jié)點(diǎn)附3。PMOS晶體管111是進(jìn)行以下控制的晶體管根據(jù)節(jié)點(diǎn)m的電位，控制NMOS晶體管66-10、115的柵極(節(jié)點(diǎn)附8)電壓，并且進(jìn)行通過(guò)NMOS晶體管115固定節(jié)點(diǎn)N13的電位的控制。NMOS晶體管112相對(duì)PMOS晶體管111互補(bǔ)性地動(dòng)作，根據(jù)節(jié)點(diǎn)附3的電位控制PMOS晶體管65-9、114的柵極，并且進(jìn)行通過(guò)PMOS晶體管114固定節(jié)點(diǎn)附1的電位的控制?？刂齐娐?0在輸入變化時(shí)檢測(cè)輸入輸出的電位差(93)，深入接通輸出級(jí)(81、 82)，并且具有增加差動(dòng)輸入級(jí)50的電流的控制電路90，提高轉(zhuǎn)換速率(單位時(shí)間下的輸出電壓的變化量)。輸出輔助電路100抑制輸出級(jí)80的貫通電流。輸入端子IN和輸出端子OUT的電壓相同時(shí)，控制部93的晶體管93_1、93_2、輸出級(jí)輔助部94的晶體管94-7、94-8分別斷開(kāi)。輸入端子IN的電壓相對(duì)輸出端子OUT的電壓， 例如向VDD —側(cè)變大時(shí)，NMOS晶體管93-1接通，將PMOS晶體管94_7的柵極(節(jié)點(diǎn)附5) 下降到輸出端子OUT的電壓。這樣一來(lái)，PMOS晶體管94-7接通，輸出級(jí)80的PMOS晶體管 81的柵極電壓(節(jié)點(diǎn)mi)瞬間下降，PMOS晶體管81接通，輸出端子OUT從電源VDD —側(cè)急速充電，以接近輸入端子IN的電壓。此時(shí)，PMOS晶體管94-7的柵極(節(jié)點(diǎn)附5)下降時(shí)，差動(dòng)輸入級(jí)50的第1輔助電流源部60C的PMOS晶體管65接通，PMOS差動(dòng)對(duì)(61、62)的驅(qū)動(dòng)中，向第1電流源51的電流施加第3電流源53的電流，加速電容84的充電放電。輸出端子OUT接近輸入端子IN的電壓時(shí)，控制部93的NMOS晶體管93_1斷開(kāi)，接著輸出級(jí)輔助部94的晶體管94-7也斷開(kāi)，輸出端子OUT的充電動(dòng)作自動(dòng)停止。節(jié)點(diǎn)N15 的電壓變?yōu)殡娫碫DD，差動(dòng)輸入級(jí)50的第1輔助電流源部60C的PMOS晶體管65斷開(kāi)。此外，輸入端子IN的電壓向VDD —側(cè)變化時(shí)，控制部93的晶體管93_2、輸出級(jí)輔助部94的NMOS晶體管94-8、第2輔助電流源部60D的NMOS晶體管66斷開(kāi)。另一方面， 輸入端子IN的電壓向VSS —側(cè)變大時(shí)，控制部93的PMOS晶體管93_2、輸出級(jí)輔助部94 的NMOS晶體管94-8會(huì)接通，輸出級(jí)80的NMOS晶體管82的柵極電壓(節(jié)點(diǎn)W6)瞬間提升，使輸出端子OUT急速放電。并且，輸出端子OUT的電壓接近輸入端子IN的電壓時(shí)，放電動(dòng)作自動(dòng)停止。并且，差動(dòng)輸入級(jí)50的第2輔助電流源部60D的NMOS晶體管66在控制部93的晶體管93-2動(dòng)作的期間也接通，使Nch差動(dòng)對(duì)(63、64)的驅(qū)動(dòng)電流增加到第2電流源52加第4電流源54的電流值，以加速電容83的充電放電。此時(shí)，控制部93的NMOS晶體管93-1、輸出級(jí)輔助部94的PMOS晶體管94_7、第1輔助電流源部60C的PMOS晶體管65 均斷開(kāi)?？刂齐娐?0在輸入端子IN的電壓相對(duì)輸出端子OUT的電壓大幅變化時(shí)進(jìn)行動(dòng)作，使輸出端子OUT急速接近輸入端子IN的電壓。另一方面，差動(dòng)輸入級(jí)50的輔助電流源 53、54對(duì)應(yīng)控制電路90的動(dòng)作與各差動(dòng)對(duì)連接，加速電容83、84的充電放電。這樣一來(lái)，可使輸出端子OUT高速驅(qū)動(dòng)為輸入端子IN的變化后的電壓。分別連接在輸出級(jí)晶體管81、82的柵極和漏極(輸出端子OUT)之間的相位補(bǔ)償電容83、84和元件的寄生電容相比，具有足夠大的電容值。專利文獻(xiàn)1 特開(kāi)2007-208316號(hào)公報(bào)專利文獻(xiàn)2 特開(kāi)平06-326529號(hào)公報(bào)

發(fā)明內(nèi)容
以下提供相關(guān)技術(shù)的分析。在圖25所示的電路中，當(dāng)輸出端子OUT的電壓急速變化時(shí)，因相位補(bǔ)償電容83或相位補(bǔ)償電容94的容量性耦合，出現(xiàn)較大貫通電流流入到輸出級(jí)80的問(wèn)題(是此次本申請(qǐng)發(fā)明人分析得出的課題)。以下進(jìn)行說(shuō)明。關(guān)于和來(lái)自差動(dòng)輸入級(jí)50的輸出電流對(duì)應(yīng)的輸出級(jí)80的晶體管81、82的柵極電壓的變化，在輸出端子OUT充電時(shí)，輸出級(jí)80的晶體管81、82的柵極電壓(節(jié)點(diǎn)mi、N13 的電壓)均產(chǎn)生下降的作用，相位補(bǔ)償電容83、84也對(duì)應(yīng)輸出端子電壓的變化進(jìn)行充電放 H1^ ο另一方面，在輸出端子OUT放電時(shí)，輸出級(jí)80的晶體管81、82的柵極電壓(節(jié)點(diǎn) NlU N13的電壓)均產(chǎn)生上升的作用，相位補(bǔ)償電容83、84也對(duì)應(yīng)輸出端子電壓的變化進(jìn)行充電放電。但是，控制電路90的NOMS晶體管93_1的接通形成的PMOS晶體管94_7的接通動(dòng)作、或PMOS晶體管93-2的接通形成的NMOS晶體管94_8的接通動(dòng)作所造成的、輸出級(jí)80 的PMOS晶體管81或NMOS晶體管82的柵極(節(jié)點(diǎn)Nll或W3)的電壓變化，比和來(lái)自差動(dòng)輸入級(jí)50的輸出電流對(duì)應(yīng)的輸出級(jí)80的PMOS晶體管81、NM0S晶體管82的柵極電壓的變化快，僅輸出級(jí)80的晶體管81、82的一個(gè)柵極電壓變化發(fā)生作用(不產(chǎn)生和來(lái)自差動(dòng)輸入級(jí)50的輸出電流對(duì)應(yīng)的輸出端子的充電/放電中的、晶體管81、82的柵極電壓同時(shí)下降， 或同時(shí)上升的作用)。因此，在輸出端子充電時(shí)，相位補(bǔ)償電容84的充電放電無(wú)法追隨輸出端子電壓的急速變化，因相位補(bǔ)償電容84的容量性耦合，輸出級(jí)80的NMOS晶體管82的柵極電位(N13 的電位)上升，NMOS晶體管82接通(導(dǎo)通)，輸出級(jí)80的PMOS晶體管81、NM0S晶體管82 中流入貫通電流。并且，在輸出端子放電時(shí)，相位補(bǔ)償電容83的充電放電無(wú)法追隨輸出端子電壓的急速變化，因相位補(bǔ)償電容83的容量性耦合，輸出級(jí)80的PMOS晶體管81的柵極電位降低， PMOS晶體管81接通，輸出級(jí)80的PMOS晶體管81、NMOS晶體管82中流入貫通電流。
為防止這種貫通電流的發(fā)生，如圖25所示，設(shè)置輸出輔助電路100，其對(duì)應(yīng)輸出級(jí) 80的PMOS晶體管81、NMOS晶體管82的柵極電壓的變化進(jìn)行動(dòng)作。例如，輸入端子IN的電壓相對(duì)輸出端子OUT的電壓向VDD —側(cè)大幅變化時(shí)，控制電路90進(jìn)行動(dòng)作，輸出級(jí)80的PMOS晶體管81的柵極電位下降，輸出端子OUT急速接近端子IN的電壓。隨著輸出端子OUT的急速的電壓上升，因相位補(bǔ)償電容84的容量性耦合，輸出級(jí) 80的NMOS晶體管82的柵極電壓也要上升。在圖25中，假設(shè)不存在輸出輔助電路100時(shí)，當(dāng)輸出級(jí)80的NMOS晶體管82的柵極電壓大幅上升時(shí)，輸出級(jí)80中，產(chǎn)生從電源VDD到VSS的較大的貫通電流。與之相對(duì)，當(dāng)輸出級(jí)80的PMOS晶體管81的柵極電位下降時(shí)，輸出輔助電路100 的PMOS晶體管111接通，NMOS晶體管115的柵極電位提高，使NMOS晶體管115(通過(guò)漏極連接到輸出級(jí)80的晶體管82的柵極、源極經(jīng)由二極管接法的NMOS晶體管116，連接到VSS) 接通，抑制輸出級(jí)80的NMOS晶體管82的柵極電位的上升地發(fā)揮作用。這樣一來(lái)，抑制了輸出級(jí)80的NMOS晶體管82的接通(導(dǎo)通)，抑制輸出級(jí)80的貫通電流。另一方面，輸入端子IN的電壓向VSS —側(cè)大幅變化的情況下，輸出級(jí)80的NMOS 晶體管82的柵極電位被提升時(shí)，輸出輔助電路100的NMOS晶體管112接通，PMOS晶體管 114的柵極電位降低，接通Pch晶體管114 (晶體管114的漏極連接到輸出級(jí)80的PMOS晶體管81的柵極、源極經(jīng)由二極管接法的PMOS晶體管113連接到電源VDD)，抑制電容83的容量性耦合造成的輸出級(jí)80的PMOS晶體管81的柵極的下降，抑制輸出級(jí)80的PMOS晶體管81的接通(導(dǎo)通)，抑制輸出級(jí)80的貫通電流。并且，輸出輔助電路100具有NMOS晶體管65_9、PMOS晶體管66_10，其在輸出級(jí)晶體管81、82的柵極電壓對(duì)應(yīng)于輸出端子的充電及放電而分別變化時(shí)，激活差動(dòng)輸入級(jí)50 的輔助電流源53、54。輔助電流源53、54被激活時(shí)，電容83、84的充電放電被加速。S卩，在圖25中，對(duì)應(yīng)于控制電路90及輸出輔助電路100的動(dòng)作，在輸出端子充電時(shí)，晶體管65、66-10接通，差動(dòng)輸入級(jí)50的輔助電流源53、54同時(shí)被激活，輸出端子放電時(shí)，晶體管66、65-9接通，差動(dòng)輸入級(jí)50的輔助電流源53、54同時(shí)被激活。接著參照?qǐng)D23說(shuō)明顯示用數(shù)據(jù)驅(qū)動(dòng)器的輸出范圍。此外，圖23是為了說(shuō)明參考技術(shù)的課題而由本申請(qǐng)發(fā)明人制作的附圖。圖23(A)表示LCD驅(qū)動(dòng)器的輸出范圍。VDD、VSS 分別表示高位側(cè)電源電壓、低位側(cè)電源電壓(VSS—般接地電位=OV)。LCD驅(qū)動(dòng)器對(duì)電源電壓VDD及VSS的中間附近的相對(duì)基板電極的共模電壓COM，進(jìn)行正極(高電位側(cè))和負(fù)極(低電位側(cè))的極性反轉(zhuǎn)驅(qū)動(dòng)。圖23 (B)表示主動(dòng)矩陣驅(qū)動(dòng)(電壓程序型)的OLED驅(qū)動(dòng)器的輸出范圍。OLED驅(qū)動(dòng)器不進(jìn)行LCD那樣的極性反轉(zhuǎn)驅(qū)動(dòng)。在圖23(B)中，示出了輸出范圍是(VSS+Vdif) VDD的例子。電位差Vdif取決于顯示面板上形成的OLED元件發(fā)光所需的電極間電位差，或取決于控制提供到OLED元件的電流的顯示面板上的晶體管的閾值電壓。驅(qū)動(dòng)圖23(A)的正極輸出范圍的數(shù)據(jù)驅(qū)動(dòng)器的輸出電路(差動(dòng)放大器)、及驅(qū)動(dòng)圖 23⑶的輸出范圍數(shù)據(jù)驅(qū)動(dòng)器的輸出電路(差動(dòng)放大器)的輸出范圍均為高電位側(cè)，因此可僅通過(guò)不具有Pch差動(dòng)級(jí)的N型差動(dòng)輸入級(jí)的差動(dòng)放大器進(jìn)行驅(qū)動(dòng)。并且，驅(qū)動(dòng)圖23(A) 的負(fù)極輸出范圍的數(shù)字驅(qū)動(dòng)器的輸出電路(差動(dòng)放大器)的輸出范圍為低電位側(cè)，因此也可僅通過(guò)不具有N型差動(dòng)輸入級(jí)的Pch差動(dòng)級(jí)的差動(dòng)放大器進(jìn)行驅(qū)動(dòng)。如果可以使差動(dòng)級(jí)的導(dǎo)電型僅為Pch或Nch的其中之一，則減少了構(gòu)成差動(dòng)放大器的晶體管數(shù)，具有節(jié)省面積 (低成本)的效果。但是，差動(dòng)級(jí)的導(dǎo)電型僅是Pch或Nch的其中之一的差動(dòng)放大器中，難以實(shí)現(xiàn)充電時(shí)及放電時(shí)的數(shù)據(jù)線驅(qū)動(dòng)波形的轉(zhuǎn)換速率的對(duì)稱性(上升波形和下降波形的每單位時(shí)間的輸出電壓的變化量的符號(hào)對(duì)稱，絕對(duì)值同等)。例如，在圖25的輸出電路中，在刪除了 P型差動(dòng)輸入級(jí)60A(差動(dòng)對(duì)61、62、電流源51)時(shí)，電路60C因輔助電流源53的電流供給目的地(P型差動(dòng)輸入級(jí)60A)消失，因此不再作用。這樣一來(lái)，差動(dòng)輸入級(jí)50變?yōu)閮HN型差動(dòng)輸入級(jí)60B及第2輔助電源部60D作用。此時(shí)，N型差動(dòng)輸入級(jí)60B的輸出電流直接作用于與N型差動(dòng)輸入級(jí)60B的差動(dòng)對(duì)的一個(gè)NMOS晶體管63的漏極(節(jié)點(diǎn)mi)連接的輸出級(jí)80的PMOS晶體管81的柵極、電容83，但是N型差動(dòng)輸入級(jí)60B的輸出電流經(jīng)由NMOS晶體管63的漏極(節(jié)點(diǎn)mi) 和節(jié)點(diǎn)N13之間的電阻74間接性地作用于與節(jié)點(diǎn)N13連接的輸出級(jí)80的NMOS晶體管82 的柵極、電容84。因此，N型差動(dòng)輸入級(jí)60B的輸出電流產(chǎn)生的放大作用在充電和放電中變?yōu)榉菍?duì)稱的作用。因此，數(shù)據(jù)線驅(qū)動(dòng)波形在上升和下降中容易變?yōu)榉菍?duì)稱。從以上分析可知，上述相關(guān)技術(shù)中，通過(guò)附加控制電路90、差動(dòng)輸入級(jí)50的輔助電流源53、54、輸出輔助電路100，可抑制輸出級(jí)的貫通電流，實(shí)現(xiàn)高轉(zhuǎn)換速率，但追加的晶體管數(shù)較多，面積增加，成本變大。并且，當(dāng)差動(dòng)級(jí)是單一導(dǎo)電型的構(gòu)成時(shí)，難以實(shí)現(xiàn)負(fù)荷電容(連接到輸出端子的容量性負(fù)荷)的充電及放電中的驅(qū)動(dòng)電壓波形的對(duì)稱性。因此，本發(fā)明的目的在于，提供一種可對(duì)應(yīng)高速動(dòng)作、抑制耗電的輸出電路、具有該輸出電路的數(shù)據(jù)驅(qū)動(dòng)器、及顯示裝置。并且，本發(fā)明為實(shí)現(xiàn)上述目的，提供一種在使差動(dòng)級(jí)簡(jiǎn)化為單一導(dǎo)電型的構(gòu)造下， 也可實(shí)現(xiàn)負(fù)荷容量的充電及放電中的輸出電壓波形的對(duì)稱性的輸出電路、及具有該輸出電路的數(shù)據(jù)驅(qū)動(dòng)器、及顯示裝置。根據(jù)本發(fā)明，其概要構(gòu)成如下，但不限于此。此外，各要素的括號(hào)內(nèi)的參照標(biāo)記僅僅用于理解本發(fā)明而對(duì)應(yīng)附圖添加，不得解釋為對(duì)本發(fā)明的限定。根據(jù)本發(fā)明，提供一種輸出電路，具有差動(dòng)輸入級(jí)(170、130、140、150、160)、輸出放大級(jí)(110)、電流控制電路(120)、輸入端子(1)、輸出端子(2)、第1至第4電源端子 (El E4)。上述差動(dòng)輸入級(jí)具有第1電流源(113)；第1差動(dòng)對(duì)(111、112)，由第1電流源(113)驅(qū)動(dòng)，其具有差動(dòng)輸入輸入端子(1)的輸入信號(hào)(VI)和輸出端子(2)的輸出信號(hào) (VO)的晶體管對(duì)；第1導(dǎo)電型的第1電流鏡(130)，連接在第1電源端子(El)和第1及第 2節(jié)點(diǎn)(N1、N2)之間，接受上述第1差動(dòng)對(duì)的輸出電流；第2導(dǎo)電型的第2電流鏡(140)，連接在第2電源端子(E2)和第3及第4節(jié)點(diǎn)(N3、N4)之間；第1聯(lián)絡(luò)電路(150)，連接在上述第2節(jié)點(diǎn)(N2)和上述第4節(jié)點(diǎn)(N4)之間，上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；第2聯(lián)絡(luò)電路(160)，連接在上述第1節(jié)點(diǎn)(Ni) 和上述第3節(jié)點(diǎn)(N3)之間，上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出。輸出放大級(jí)(110)具有第1導(dǎo)電型的第1晶體管(101)，連接在第3電源端子(E3)和輸出端子(2)之間，控制端子連接到上述第1節(jié)點(diǎn)(Ni)；第2導(dǎo)電型(N型)的第2晶體管(102)，連接在上述輸出端子(2)和第4電源端子(E4)之間，控制端子連接到上述第3節(jié)點(diǎn)(N3)。在本發(fā)明中，電流控制電路(120)包括第1電路(103U05U21)和第2電路(104、 122、106)中的至少一個(gè)，上述第1電路，具有與上述第1電源端子(El)連接的第2電流源(123)，比較上述輸出端子(2)的輸出電壓(VO)和上述第1電源端子的電壓的電壓差、與上述輸入端子(1) 的上述輸入電壓(VI)和上述第1電源端子的電壓的電壓差，根據(jù)其是否高于提前確定的第 1規(guī)定值(晶體管103的閾值電壓)，進(jìn)行以下切換控制使上述第2電流源激活(123)，使來(lái)自上述第2電流源(123)的電流(15)與到上述第1聯(lián)絡(luò)電路(150)的輸入側(cè)的電流、或從上述第1聯(lián)絡(luò)電路(150)輸出的一側(cè)的電流的一個(gè)電流加算結(jié)合；或使上述第2電流源不激活(123)，上述第2電路，具有與上述第2電源端子(E2)連接的第3電流源(124)，比較上述輸出端子(2)的輸出電壓(VO)和上述第2電源端子的電壓的電壓差、與上述輸入端子 (1)的上述輸入電壓(VI)和上述第2電源端子的電壓的電壓差，根據(jù)其是否高于提前確定的第2規(guī)定值(晶體管104的閾值電壓(絕對(duì)值))，進(jìn)行以下切換控制使上述第3電流源激活(124)，使來(lái)自上述第3電流源(124)的電流與到上述第1聯(lián)絡(luò)電路(150)的輸入側(cè)的電流、或從上述第1聯(lián)絡(luò)電路(150)輸出的一側(cè)的電流的另一個(gè)電流加算結(jié)合；或使上述第3電流源不激活(124)。在本發(fā)明中，上述電流控制電路(120)具有一端連接到上述第1電源端子(El)的上述第1負(fù)荷元件及上述第2電流源(121、
123)；第2導(dǎo)電型的第3晶體管(103)，其具有連接到上述輸出端子(2)的第1端子、連接到上述第1負(fù)荷元件(121)的另一端的第2端子、連接到上述輸入端子(1)的控制端子；第1導(dǎo)電型的第4晶體管(105)，其具有連接到上述第2電流源(123)的另一端的第1端子、連接到上述第2電流鏡(140)的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N4或第2端子連接到節(jié)點(diǎn)N4的晶體管(143)的第1端子)的第2端子、連接到上述第1負(fù)荷元件(121) 的另一端和上述第3晶體管(103)的第2端子的連接點(diǎn)(3)的控制端子；一端連接到上述第2電源端子(E2)的上述第2負(fù)荷元件及第3電流源(122、
124)；第1導(dǎo)電型的第5晶體管(104)，其具有連接到上述輸出端子⑵的第1端子、連接到上述第2負(fù)荷元件(122)的另一端的第2端子、連接到上述輸入端子(1)的控制端子； 以及第2導(dǎo)電型的第6晶體管(106)，其具有連接到上述第3電流源(124)的另一端的第1端子、連接到上述第1電流鏡(130)的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N2或第2端子連接到N2的晶體管(133)的第1端子)的第2端子、連接到上述第2負(fù)荷元件(122)的另一端和上述第5晶體管(104)的第2端子的連接點(diǎn)(4)的控制端子?；蛘撸鲜鲭娏骺刂齐娐?120)具有一端連接到上述第1電源端子(El)的上述第1負(fù)荷元件及第2電流源(121、123)；第2導(dǎo)電型的第3晶體管(103)，其具有連接到上述輸出端子(2)的第1端子、連接到上述第1負(fù)荷元件(121)的另一端的第2端子、連接到上述輸入端子(1)的控制端子；第1導(dǎo)電型的第4晶體管(105)，其具有連接到上述第2電流源(123)的另一端的第1端子、連接到上述第1電流鏡(130)的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N2或第2端子連接到節(jié)點(diǎn)N2的晶體管(133)的第1端子)的第2端子、連接到上述第1負(fù)荷元件(121) 的另一端和上述第3晶體管(103)的第2端子的連接點(diǎn)(3)的控制端子；一端連接到上述第2電源端子(E》的上述第2負(fù)荷元件及第3電流源(122、
124)；第1導(dǎo)電型的第5晶體管(104)，其具有連接到上述輸出端子(2)的第1端子、連接到上述第2負(fù)荷元件(12 的另一端的第2端子、連接到上述輸入端子(1)的控制端子；第2導(dǎo)電型的第6晶體管(106)，其具有連接到上述第3電流源(124)的另一端的第1端子、連接到上述第2電流鏡(140)的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N4或第2端子連接到N4的晶體管(143)的第1端子)的第2端子、連接到上述第2負(fù)荷元件(122)的另一端和上述第5晶體管(104)的第2端子的連接點(diǎn)(4)的控制端子。根據(jù)本發(fā)明，可提供一種包括該輸出電路的顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器、具有該數(shù)據(jù)驅(qū)動(dòng)器的顯示裝置。根據(jù)本發(fā)明，可對(duì)應(yīng)高速動(dòng)作，抑制耗電。并且，根據(jù)本發(fā)明，在使差動(dòng)級(jí)簡(jiǎn)化為單一導(dǎo)電型的構(gòu)造中，也可實(shí)現(xiàn)充電及放電中的輸出電壓波形的對(duì)稱性。


圖1是表示本發(fā)明的第1實(shí)施例的構(gòu)成的圖。圖2是表示本發(fā)明的第2實(shí)施例的構(gòu)成的圖。圖3是表示本發(fā)明的第3實(shí)施例的構(gòu)成的圖。圖4是表示本發(fā)明的第4實(shí)施例的構(gòu)成的圖。圖5是表示本發(fā)明的第5實(shí)施例的構(gòu)成的圖。圖6是表示本發(fā)明的第6實(shí)施例的構(gòu)成的圖。圖7是表示本發(fā)明的第7實(shí)施例的構(gòu)成的圖。圖8是表示本發(fā)明的第8實(shí)施例的構(gòu)成的圖。圖9是表示本發(fā)明的第9實(shí)施例的構(gòu)成的圖。圖10是表示本發(fā)明的第10實(shí)施例的構(gòu)成的圖。圖11是表示本發(fā)明的第11實(shí)施例的構(gòu)成的圖。圖12是表示本發(fā)明的第12實(shí)施例的構(gòu)成的圖。圖13是表示本發(fā)明的第13實(shí)施例的構(gòu)成的圖。圖14是表示本發(fā)明的第14實(shí)施例的構(gòu)成的圖。圖15是表示本發(fā)明的第15實(shí)施例的構(gòu)成的圖。圖16是表示本發(fā)明的第16實(shí)施例的構(gòu)成的圖。圖17是表示本發(fā)明的第17實(shí)施例的構(gòu)成的圖。圖18是表示本發(fā)明的第18實(shí)施例的構(gòu)成的圖。
圖19是表示本發(fā)明的第1模擬電路的圖。圖20是表示本發(fā)明的第2模擬電路的圖。圖21是表示圖19及圖20的模擬電路中的波形圖的圖。圖22是表示具有本發(fā)明的輸出電路的數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成的圖。圖23(A)是表示IXD驅(qū)動(dòng)器的輸出范圍的一例的示意圖，(B)是表示OLED顯示器驅(qū)動(dòng)器的輸出范圍的一例的示意圖。圖對(duì)(幻、⑶是說(shuō)明顯示裝置和像素(液晶元件、有機(jī)EL元件)的圖，圖24(C) 表示有機(jī)發(fā)光二極管顯示裝置的顯示面板的單位像素的要部構(gòu)成。圖25是表示相關(guān)技術(shù)(專利文獻(xiàn)1)的構(gòu)成的圖。
具體實(shí)施例方式以下參照

本發(fā)明的實(shí)施方式。在本發(fā)明的方式(MODES)之一中，輸出電路具有輸入信號(hào)的輸入端子(1)；輸出信號(hào)的輸出端子(2)；差動(dòng)輸入級(jí)(170、130、140、150、160)；輸出放大級(jí)(110)；電流控制電路(120)。差動(dòng)輸入級(jí)具有第1差動(dòng)級(jí)(170)，差動(dòng)輸入輸入端子(1)的輸入信號(hào)(VI)和輸出端子O)的輸出信號(hào)(VO)；第1電流鏡(130)，具有第1電源端子(El)、分別連接在第1及第2節(jié)點(diǎn)(m、N2) 之間的第1導(dǎo)電型(P型)的兩個(gè)晶體管，由第1及第2節(jié)點(diǎn)(附、擬)接受第1差動(dòng)級(jí)(170) 的輸出對(duì)的輸出電流；第2電流鏡(140)，具有第2電源端子(E2)、分別連接在第3及第4節(jié)點(diǎn)(N3、N4) 之間的第2導(dǎo)電型(N型)的兩個(gè)晶體管；第1浮游電流源電路(150)，連接在第2節(jié)點(diǎn)(N2)和第4節(jié)點(diǎn)(N4)之間，上述第 2節(jié)點(diǎn)連接到第1電流鏡(130)的輸入，上述第4節(jié)點(diǎn)連接到第2電流鏡(140)的輸入；第2浮游電流源電路(160)，連接在第1節(jié)點(diǎn)(Ni)和第3節(jié)點(diǎn)(N3)之間，上述第 1節(jié)點(diǎn)連接到第1電流鏡(130)的輸出，上述第3節(jié)點(diǎn)連接到第2電流鏡(140)的輸出。輸出放大級(jí)(110)具有第1導(dǎo)電型(P型)的第1晶體管(101)，其連接在第3電源端子(E3)和輸出端子(2)之間，控制端子連接到第1節(jié)點(diǎn)(Ni)；第2導(dǎo)電型(N型)的第2晶體管(102)，其連接在第4電源端子(E4)和輸出端子(2)之間，控制端子連接到第3 節(jié)點(diǎn)(N3)。電流控制電路(120)具有第2導(dǎo)電型(N型)的第3晶體管(103)，其具有連接到輸出端子⑵的第1端子(源極端子)、及連接到輸入端子⑴的控制端子(柵極端子)；第1負(fù)荷元件(121)，連接在第1電源端子(El)和第3晶體管(103)的第2端子 (漏極端子)之間；第1導(dǎo)電型(P型)的第4晶體管(104)，其具有連接到輸出端子(2)的第1端子 (源極端子)、及連接到輸入端子(1)的控制端子(柵極端子)；第2負(fù)荷元件(122)，連接在第2電源端子(E2)和第4晶體管(104)的第2端子 (漏極端子)之間；在第1電源端子(El)、及第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N4或第2端子(漏極端子)連接到N4的晶體管(143)的第1端子(源極端子))之間以串聯(lián)方式連接的第2電流源(123)及第1導(dǎo)電型(P型)的第5晶體管(105)；在第2電源端子(E2)、及第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N2或第2 端子(漏極端子)連接到N2的晶體管(13 的第1端子(源極端子))之間以串聯(lián)方式連接的第3電流源(124)及第2導(dǎo)電型(N型)的第6晶體管(106)。第5晶體管(105)的控制端子(柵極端子)連接在第3晶體管(103)和第1負(fù)荷元件(121)的連接點(diǎn)(3)。第6晶體管(106)的控制端子(柵極端子)連接在第4晶體管 (104)和第2負(fù)荷元件(122)的連接點(diǎn)(4)。或者，電流控制電路(120)具有第2導(dǎo)電型(N型)的第3晶體管(103)，其具有連接到輸出端子⑵的第1端子(源極端子)、及連接到輸入端子⑴的控制端子(柵極端子)；第1負(fù)荷元件(121)，連接在第1電源端子(El)和第3晶體管(103)的第2端子 (漏極端子)之間；第1導(dǎo)電型(P型)的第4晶體管(104)，其具有連接到輸出端子(2)的第1端子 (源極端子)、及連接到輸入端子(1)的控制端子(柵極端子)；第2負(fù)荷元件(122)，連接在第2電源端子(E2)和第4晶體管(104)的第2端子 (漏極端子)之間；在第1電源端子(El)、及第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N2或第2 端子(漏極端子)連接到N2的晶體管(13 的第1端子(源極端子))之間以串聯(lián)方式連接的第2電流源(123)及第1導(dǎo)電型(P型)的第5晶體管(105)；在第2電源端子(E2)、及第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)(節(jié)點(diǎn)N4或第2 端子(漏極端子)連接到N4的晶體管(143)的第1端子(源極端子))之間以串聯(lián)方式連接的第3電流源(124)及第2導(dǎo)電型(N型)的第6晶體管(106)。第5晶體管(105)的控制端子(柵極端子)連接在第3晶體管(103)和第1負(fù)荷元件(121)的連接點(diǎn)(3)，第6晶體管(106)的控制端子(柵極端子)連接在第4晶體管 (104)和第2負(fù)荷元件(122)的連接點(diǎn)(4)。以下參照幾個(gè)實(shí)施例進(jìn)行說(shuō)明。此外，實(shí)施例1 9是特愿2010-130848號(hào)發(fā)明的詳細(xì)說(shuō)明中的實(shí)施例1 9所述的事項(xiàng)，實(shí)施例10 18是特愿2010-130849號(hào)發(fā)明的詳細(xì)說(shuō)明中的實(shí)施例1 9所述的事項(xiàng)，實(shí)施例19是特愿2010-130848號(hào)、特愿2010-130849 號(hào)發(fā)明的詳細(xì)說(shuō)明中的實(shí)施例10所述的事項(xiàng)，實(shí)施例20是特愿2010-130848號(hào)、特愿 2010-130849號(hào)發(fā)明的詳細(xì)說(shuō)明中的實(shí)施例11所述的事項(xiàng)。(實(shí)施例1)圖1是表示本發(fā)明的第1實(shí)施例的輸出電路的構(gòu)成的圖。在本實(shí)施例中，輸出電路優(yōu)選驅(qū)動(dòng)布線負(fù)荷。具有差動(dòng)輸入級(jí)，差動(dòng)接受輸入端子1的輸入電壓VI和輸出端子2 的輸出電壓VO ；輸出放大級(jí)110，接受差動(dòng)輸入級(jí)的第1及第2輸出(節(jié)點(diǎn)m、N3)，進(jìn)行推挽動(dòng)作，將和輸入電壓VI對(duì)應(yīng)的輸出電壓VO從輸出端子2輸出；電流控制電路120，檢測(cè)輸入電壓VI和輸出電壓VO的電位差，對(duì)應(yīng)該電位差，進(jìn)行電流鏡130或140的電流控制。如圖1所示，在本實(shí)施例中，作為如下電壓跟隨器構(gòu)成輸出端子2返回差動(dòng)級(jí) 170的反轉(zhuǎn)輸入端子，輸出電壓VO對(duì)差動(dòng)級(jí)170的非反轉(zhuǎn)輸入端子的輸入電壓VI以同相進(jìn)行追蹤變化(以下各實(shí)施例中也一樣)。差動(dòng)輸入級(jí)具有第1差動(dòng)級(jí)170、第1電流鏡(Pch電流鏡)130、第2電流鏡(Nch 電流鏡)140、第1及第2聯(lián)絡(luò)電路150、160。第1差動(dòng)級(jí)170具有Nch晶體管對(duì)(差動(dòng)晶體管對(duì))(112、111)，其源極結(jié)合，柵極分別連接到提供輸入電壓VI的輸入端子1、及輸出輸出電壓VO的輸出端子2 ；電流源113， 一端連接到第5電源端子(E5)，另一端連接到Nch晶體管(112、111)的結(jié)合了的源極。第1電流鏡130具有Pch晶體管對(duì)(132、131)，其源極共通連接到提供高位側(cè)的電源電壓的第1電源端子E1，漏極分別連接到第1節(jié)點(diǎn)Ni、第2節(jié)點(diǎn)N2。Pch晶體管對(duì)(132、 131)的柵極之間連接，連接到作為Pch晶體管131的作為漏極節(jié)點(diǎn)的節(jié)點(diǎn)N2。第1、第2節(jié)點(diǎn)N1、N2分別是電流鏡130的輸出和輸入。Nch差動(dòng)晶體管對(duì)(112、111)的漏極節(jié)點(diǎn)(差動(dòng)對(duì)的輸出對(duì))分別連接到第1、第2節(jié)點(diǎn)Ni、N2。將PchMOS晶體管、NchMOS晶體管簡(jiǎn)稱為Pch晶體管、Nch晶體管。第2電流鏡140具有Nch晶體管對(duì)(142、141)，其源極共通連接到提供低位側(cè)的電源電壓的第2電源端子E2，漏極分別連接到第3節(jié)點(diǎn)N3、第4節(jié)點(diǎn)N4。Nch晶體管對(duì)(142、 141)的柵極通用地連接，連接到作為Nch晶體管141的作為漏極節(jié)點(diǎn)的第4節(jié)點(diǎn)N2。節(jié)點(diǎn)對(duì)(N3、N4)分別是Nch晶體管140的輸出和輸入。第1聯(lián)絡(luò)電路150由連接在節(jié)點(diǎn)N2和節(jié)點(diǎn)N4之間的浮游電流源151構(gòu)成的浮游電流源電路構(gòu)成，上述節(jié)點(diǎn)N2是第1電流鏡130的輸入節(jié)點(diǎn)，上述節(jié)點(diǎn)N4是第2電流鏡 140的輸入節(jié)點(diǎn)。以下將第1聯(lián)絡(luò)電路150稱為第1浮游電流源電路150。第2聯(lián)絡(luò)電路160由在節(jié)點(diǎn)附和節(jié)點(diǎn)N3之間并聯(lián)的Pch晶體管152及Nch晶體管153構(gòu)成的浮游電流源電路構(gòu)成，上述節(jié)點(diǎn)m是第1電流鏡130的輸出節(jié)點(diǎn)，上述節(jié)點(diǎn) N3是第2電流鏡140的輸出節(jié)點(diǎn)。向Pch晶體管152及Nch晶體管153的柵極分別提供偏壓BP2、BN2。以下將第2聯(lián)絡(luò)電路160稱為第2浮游電流源電路160。第1浮游電流源電路150例如可與第2浮游電流源電路160相同，由并聯(lián)的Pch 晶體管及Nch晶體管構(gòu)成的浮游電流源構(gòu)成?；蛘?，也可由向各自的柵極提供偏壓、在電流鏡130、140的輸入節(jié)點(diǎn)(節(jié)點(diǎn)N2、N4)之間串聯(lián)連接的Nch晶體管及Pch晶體管構(gòu)成的浮游電流源構(gòu)成。后一構(gòu)成中，電流鏡130、140的輸入節(jié)點(diǎn)(節(jié)點(diǎn)N2、N4)之間的電流基本控制為恒定電流。輸出放大級(jí)110具有Pch晶體管101，連接在提供輸出用的高位側(cè)電源電壓的第 3電源端子E3和輸出端子2之間，柵極連接到差動(dòng)輸入級(jí)的節(jié)點(diǎn)m ；Nch晶體管102，連接在提供輸出用的低位側(cè)電源電壓的第4電源端子E4和輸出端子2之間，柵極連接到差動(dòng)輸入級(jí)的節(jié)點(diǎn)N3。此外，也可是El和E3連接到通用的電源(VDD)、E2和E4連接到通用的電源(GND)等的構(gòu)成。稍后論述電源。電流控制電路120具有源極之間連接并連接于輸出端子2、柵極之間連接并連接于輸入端子1的Nch晶體管103及Pch晶體管104。并且，作為Nch晶體管103的漏極端子和第1電源端子El之間連接的負(fù)荷元件，具有電流源121。作為Pch晶體管104的漏極端子和第2電源端子E2之間連接的負(fù)荷元件，具有電流源122。進(jìn)一步，具有在第1電源端子El和差動(dòng)輸入級(jí)的節(jié)點(diǎn)N4之間以串聯(lián)方式連接的電流源123及Pch晶體管105。進(jìn)一步，具有在第2電源端子E2和差動(dòng)輸入級(jí)的節(jié)點(diǎn)N2之間以串聯(lián)方式連接的電流源IM及Nch晶體管106。Pch晶體管105的柵極連接到Nch晶體管103和電流源121的連接點(diǎn)3。 Nch晶體管106的柵極連接到Pch晶體管104和電流源122的連接點(diǎn)4。此外，在圖1中， 也可是將Pch晶體管105的源極連接到第1電源端子E1、將電流源121連接到Pch晶體管 105的漏極和節(jié)點(diǎn)N4之間的構(gòu)成。也可是將Nch晶體管106的源極連接到第2電源端子 E2、將電流源IM連接到Nch晶體管106的漏極和節(jié)點(diǎn)N2之間的構(gòu)成。以下說(shuō)明的實(shí)施例也一樣?；蛘咭部墒侨缦聵?gòu)成刪除Pch晶體管105，對(duì)電流源123，將節(jié)點(diǎn)3的電位作為控制信號(hào)控制其激活、不激活(激活時(shí)電流輸出，不激活時(shí)電流停止)。同樣也可是如下構(gòu)成 刪除Nch晶體管106，對(duì)電流源124，將節(jié)點(diǎn)4的電位作為控制信號(hào)控制其激活、不激活(激活時(shí)電流輸出，不激活時(shí)電流停止)。此外，負(fù)荷元件不限于電流源，只要是以下元件即可對(duì)應(yīng)于晶體管103或104的動(dòng)作，使節(jié)點(diǎn)3或4的電位變動(dòng)，可切換電流源123、1M各自的激活和不激活。具體而言， 構(gòu)成負(fù)荷元件的電流源121、122可置換為電阻元件、二極管。負(fù)荷元件由二極管構(gòu)成的例子作為第7實(shí)施例稍后進(jìn)行說(shuō)明。在圖1中，電流控制電路120在輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO大幅變化時(shí)進(jìn)行動(dòng)作，向差動(dòng)輸入級(jí)的第2電流鏡140的輸入側(cè)的電流(Nch晶體管141的漏極電流)，從節(jié)點(diǎn)N4結(jié)合電流源123的電流15 (源極電流，又稱拉電流即source current)，增加電流值，從而加速輸出端子2的充電動(dòng)作。或者，電流控制電路120向差動(dòng)輸入級(jí)的第1電流鏡130的輸入側(cè)的電流(Pch晶體管131的漏極電流)，從節(jié)點(diǎn)N2結(jié)合電流源1 的電流16 (反向電流，又稱漏電流即sink current)，增加電流值，從而加速輸出端子2的放電動(dòng)作。以下說(shuō)明圖1所示的輸出電路的動(dòng)作。此外，將輸出穩(wěn)定狀態(tài)下的電流源113、 123、124的電流作為II、15、16，將浮游電流源151的電流作為13，將浮游電流源(152、153) 的總電流作為14(= 13)。并且，輸入電壓VI是跨步電壓。首先說(shuō)明電流控制電路120以外的輸出電路的動(dòng)作。輸入端子1的輸入電壓VI 相對(duì)輸出端子2的輸出電壓VO向第1電源端子El (高壓)一側(cè)較大變化時(shí)，Nch差動(dòng)對(duì)的晶體管111、112分別變?yōu)閿嚅_(kāi)(非導(dǎo)通)、接通(導(dǎo)通)，和輸出穩(wěn)定狀態(tài)時(shí)(即輸出電壓 VO =輸入電壓VI平衡時(shí))相比，從Pch電流鏡130的輸入端(節(jié)點(diǎn)N2)流入到Nch差動(dòng)對(duì)的電流(晶體管111的漏極電流)減少，從Pch電流鏡130的輸出端(節(jié)點(diǎn)Ni)流入到 Nch差動(dòng)對(duì)的電流(晶體管112的漏極電流)增加，Nch差動(dòng)對(duì)的晶體管111、112的漏極電流的電流值的差變大。通過(guò)Nch差動(dòng)對(duì)的晶體管111的漏極電流的減少，二極管接法的Pch晶體管131 的漏極電流減少，與之對(duì)應(yīng)，Pch晶體管131的柵極/源極間電壓(絕對(duì)值)變小，因此Pch 晶體管131的柵極電位上升。這樣一來(lái)，Pch晶體管131和柵極共通連接的Pch晶體管132 的漏極電流也減少。并且，Pch晶體管132的漏極電流減少，從Pch晶體管132的漏極(節(jié)點(diǎn)Ni)抽取到Nch差動(dòng)對(duì)一側(cè)的電流(晶體管112的漏極電流)增加。因此，產(chǎn)生對(duì)節(jié)點(diǎn) Ni的放電作用，節(jié)點(diǎn)m的電位降低。因節(jié)點(diǎn)m的電位降低，在浮游電流源(152、153)的Pch晶體管152 (柵極電壓= 電壓BP2)中，其柵極/源極間電壓(絕對(duì)值)變小，Pch晶體管152的漏極電流減少。另一方面，Nch電流鏡140的輸出電流(Nch晶體管142的漏極電流)變?yōu)槭垢∮坞娏髟?51的電流13折返的電流，和輸出穩(wěn)定狀態(tài)基本保持相同程度。因此，Pch晶體管152的漏極電流減少，Nch晶體管142的漏極電流不變，所以產(chǎn)生對(duì)Nch晶體管142的漏極(節(jié)點(diǎn)N3)的放電作用。因此，Nch晶體管142的漏極(節(jié)點(diǎn)N3)的電位降低。此外，因Nch晶體管142 的漏極(節(jié)點(diǎn)N3)的電位降低，浮游電流源(152、153)的Nch晶體管153的柵極/源極間電壓擴(kuò)大，所以Nch晶體管153的電流值增加，節(jié)點(diǎn)m的電位進(jìn)一步降低。其結(jié)果是，因節(jié)點(diǎn)m的電位下降，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(節(jié)點(diǎn)m和第3電源電壓E3之間的差電壓的絕對(duì)值)擴(kuò)大，基于輸出放大級(jí)110 的Pch晶體管101的、從第3電源端子E3到輸出端子2的充電電流增加。另一方面，因節(jié)點(diǎn)N3的電位下降，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓減少，基于輸出放大級(jí)110的Nch晶體管102的、從輸出端子2到第4電源端子E4的放電電流減少。這樣一來(lái)，輸出端子2的輸出電壓VO上升。并且，當(dāng)輸出電壓VO接近輸入電壓Vl附近時(shí)，Nch 差動(dòng)對(duì)的晶體管111、112的電流值的差變小，Pch電流鏡130、浮游電流源(152、153)的各節(jié)點(diǎn)電位、各晶體管的電流恢復(fù)到平衡狀態(tài)。并且，輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。另一方面，當(dāng)輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向第2電源端子E2(低壓)的電源電壓一側(cè)大幅度變化時(shí)，Nch差動(dòng)晶體管對(duì)的晶體管111、112分別變?yōu)榻油?、斷開(kāi)，和輸出穩(wěn)定狀態(tài)時(shí)相比，從電流鏡130的輸入端(節(jié)點(diǎn)擬)流入到Nch差動(dòng)對(duì)的電流(=晶體管111的漏極電流)增加，從Pch電流鏡130的輸出端(節(jié)點(diǎn)Ni)流入到Nch差動(dòng)對(duì)的電流(=晶體管112的漏極電流)減少，Nch差動(dòng)對(duì)的晶體管111、112的漏極電流的電流值的差變大。因Nch差動(dòng)對(duì)的晶體管111的漏極電流的增加，二極管接法的Pch晶體管131的漏極電流增加，與之對(duì)應(yīng)，Pch晶體管131的柵極/源極間電壓(絕對(duì)值)增加，因此Pch晶體管131的柵極電位下降。這樣一來(lái)，Pch晶體管131和柵極共通連接的Pch晶體管132 的漏極電流也增加。并且，Pch晶體管132的漏極電流增加，從Pch晶體管132的漏極(節(jié)點(diǎn)Ni)抽取到Nch差動(dòng)對(duì)一側(cè)的電流(=晶體管112的漏極電流)減少，因此產(chǎn)生對(duì)Pch 晶體管132的漏極(節(jié)點(diǎn)Ni)的充電作用。因此，節(jié)點(diǎn)m的電位上升。因節(jié)點(diǎn)m的電位上升，浮游電流源(152、153)的Pch晶體管152的柵極/源極間電壓(絕對(duì)值)擴(kuò)大，流過(guò)Pch晶體管152的電流增加。另一方面，Nch電流鏡140的輸出電流(Nch晶體管142的漏極電流)變?yōu)檎鄯盗烁∮坞娏髟?51的電流13的電流，基本保持為和輸出穩(wěn)定狀態(tài)相同的程度。因此，Nch晶體管142的漏極(節(jié)點(diǎn)N3)的電位因流入到Pch晶體管152的電流增加、Nch晶體管142的漏極電流不變，所以產(chǎn)生對(duì)節(jié)點(diǎn)N3的充電作用。因此，節(jié)點(diǎn)N3的電位上升。其結(jié)果是，因節(jié)點(diǎn)m的電位上升，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(絕對(duì)值)減少，基于輸出放大級(jí)110的Pch晶體管101的、從第3電源端子E3 到輸出端子2的充電電流減少。另一方面，因節(jié)點(diǎn)N3的電位上升，輸出放大級(jí)110的Nch 晶體管102的柵極/源極間電壓擴(kuò)大，基于輸出放大級(jí)110的Nch晶體管102的、輸出端子 2到第4電源端子E4的放電電流增加。這樣一來(lái)，輸出端子2的輸出電壓VO下降。并且， 當(dāng)輸出電壓VO接近輸入電壓VI附近時(shí)，Nch差動(dòng)對(duì)的晶體管111、112的電流值的差變小， Pch電流鏡130、浮游電流源(152、153)的各節(jié)點(diǎn)電位、各晶體管的電流向平衡狀態(tài)恢復(fù)。并且，當(dāng)輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。接著說(shuō)明電流控制電路120的動(dòng)作。電流控制電路120的動(dòng)作起到對(duì)不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作的追加的作用。輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化、Nch晶體管103 的柵極/源極間電壓超過(guò)其閾值電壓Vtn時(shí)，即輸出電壓VO和第1電源端子El的電壓 VEl的電壓差與、輸入電壓VI和第1電源端子El的電壓VEl的電壓差相比，超過(guò)Nch晶體管103的閾值電壓Vtn時(shí)(VI-V0 > Vtn > 0)，Nch晶體管103接通。因此，Nch晶體管103的漏極和電流源121的連接點(diǎn)3的電壓從第1電源端子El 的電壓下降到輸出電壓VO —側(cè)，柵極連接到連接點(diǎn)3的Pch晶體管105接通。這樣一來(lái)，電流源123的電流15通過(guò)接通狀態(tài)的Pch晶體管105提供到Nch電流鏡140的輸入端(節(jié)點(diǎn)N4)。此時(shí)，Pch晶體管104為斷開(kāi)狀態(tài)，Pch晶體管104的漏極和電流源122的連接點(diǎn)4的電壓是第2電源端子E2的電壓，柵極連接到連接點(diǎn)4的Nch晶體管106變?yōu)閿嚅_(kāi)狀態(tài)。此外，圖1的輸出電路中，在不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作中，如上所述，輸入電壓VI相對(duì)輸出電壓VO向電源端子El (高壓)一側(cè)大幅度變化時(shí)， 因Nch差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的減少及增加)，節(jié)點(diǎn)Ni、 N3的電位下降，產(chǎn)生基于輸出放大級(jí)110的晶體管101、102的、輸出端子2的充電作用。除了該輸出端子2的充電作用，當(dāng)電流控制電路120的電流源123的電流15提供到節(jié)點(diǎn)N4 時(shí)，Nch電流鏡140的輸入電流(Nch晶體管141的漏極電流)增加。因此，Nch電流鏡140 的輸出電流(Nch晶體管142的漏極電流)也增加，對(duì)節(jié)點(diǎn)N3的放電作用進(jìn)一步增強(qiáng)。因此，節(jié)點(diǎn)N3的電位下降。并且，因節(jié)點(diǎn)N3的電位下降，浮游電流源(152、153)的Nch晶體管153的柵極/源極間電壓擴(kuò)大，流入到Nch晶體管153的漏極電流增加，因此對(duì)節(jié)點(diǎn)m 的放電作用進(jìn)一步增強(qiáng)。因此，節(jié)點(diǎn)m的電位也下降。其結(jié)果促進(jìn)了節(jié)點(diǎn)Ni、N3的電位下降，輸出放大級(jí)110的Pch晶體管101的柵極 /源極間電壓(絕對(duì)值)進(jìn)一步擴(kuò)大，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓迅速減少，輸出端子2的輸出電壓VO的上升變快。即，從電流控制電路120提供的電流15與從第1浮游電流源電路150輸出的一側(cè)的電流結(jié)合，加算到Nch電流鏡140的輸入電流，從而加速輸出端子2的充電動(dòng)作，輸出電壓VO的上升變快。此外，輸出信號(hào)VO接近輸入電壓VI、其電壓差(Nch晶體管103的柵極/源極間電壓)變小到Nch晶體管103的閾值電壓以下時(shí)，即輸出電壓VO和第1電源端子電壓VEl的電壓差與、輸入電壓VI和第1電源端子電壓VEl的電壓差相比，變小到Nch晶體管103的閾值電壓Vtn以下時(shí)(VI-V0彡Vtn)，Nch晶體管103斷開(kāi)(非導(dǎo)通)，連接點(diǎn)3的電壓上升，結(jié)果Pch晶體管105斷開(kāi)。因此，從電流源123到節(jié)點(diǎn)N4的電流15的供給停止，輸出端子2的充電加速作用也停止。之后轉(zhuǎn)換到以上說(shuō)明的、不接受電流控制電路120的作用的普通的差動(dòng)放大動(dòng)作，進(jìn)行輸出端子2的充電動(dòng)作，當(dāng)輸出電壓VO達(dá)到輸入電壓VI時(shí)， 變?yōu)檩敵龇€(wěn)定狀態(tài)。另一方面，當(dāng)輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向第2電源端子E2(低壓)的電源電壓一側(cè)大幅度變化時(shí)，Pch差動(dòng)晶體管104的柵極/源極間電壓的絕對(duì)值超過(guò)其閾值電壓(絕對(duì)值)時(shí)，即輸出電壓VO和第2電源端子E2的電壓差與、輸入電壓VI和第2電源端子E2的電壓差相比，超過(guò)Pch晶體管104的閾值電壓Vtp的絕對(duì)值時(shí)(VI-V0 < Vtp < 0，即 IVI-VOI > I Vtp I)，Pch 晶體管 104 接通。因Pch晶體管104的接通，連接點(diǎn)4的電壓(Nch晶體管106的柵極電壓)上升， Nch晶體管106接通。這樣一來(lái)，電流源124的電流16作為反向電流從Pch電流鏡130的輸入端(節(jié)點(diǎn)N2)被吸入到電流控制電路120 —側(cè)。此時(shí)，Nch晶體管103為斷開(kāi)狀態(tài)，連接點(diǎn)3是第1電源端子El的電壓，Pch晶體管105為斷開(kāi)狀態(tài)。此外，圖1的輸出電路中，在不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作中，如上所述，輸入電壓VI相對(duì)輸出電壓VO向電源端子E2 (低壓)一側(cè)大幅度變化時(shí)， 因Nch差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的減少及增加)，節(jié)點(diǎn)Ni、 N3的電位被提升，產(chǎn)生基于輸出放大級(jí)110的晶體管101、102的、輸出端子2的放電作用。 除了該輸出端子2的放電作用，通過(guò)電流控制電路120而使電流源124的電流16從節(jié)點(diǎn) N2吸入時(shí)，Pch電流鏡130的Pch晶體管131的輸入電流的電流值增加。因此，Pch電流鏡 130的輸出電流(Pch晶體管132的漏極電流)也增加，對(duì)節(jié)點(diǎn)m的充電作用進(jìn)一步增強(qiáng)。 因此，節(jié)點(diǎn)m的電位上升。并且，因節(jié)點(diǎn)m的電位上升，浮游電流源(152、153)的Pch晶體管152的柵極/源極間電壓(絕對(duì)值)擴(kuò)大，流入到Pch晶體管152的漏極電流增加，因此對(duì)節(jié)點(diǎn)N3的充電作用進(jìn)一步增強(qiáng)。因此，節(jié)點(diǎn)N3的電位也上升。其結(jié)果促進(jìn)了節(jié)點(diǎn)Ni、N3的電位上升，輸出放大級(jí)110的Pch晶體管101的柵極 /源極間電壓(絕對(duì)值)迅速減少，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓進(jìn)一步擴(kuò)大，輸出端子2的輸出電壓VO的下降變快。即，電流控制電路120的電流源124的電流16 (反向電流)與輸入到第1浮游電流源電路150的一側(cè)的電流結(jié)合，加算到Pch電流鏡130的輸入電流，從而加速輸出端子2的放電動(dòng)作，輸出電壓VO的下降變快。此外，輸出信號(hào)VO接近輸入電壓VI、其電壓差(絕對(duì)值)變小到Pch晶體管104 的閾值電壓(絕對(duì)值)以下時(shí)，即輸出電壓VO和第2電源端子電壓VE2的電壓差與、輸入電壓VI和第2電源端子電壓VE2的電壓差相比，變小到Pch晶體管104的閾值電壓Vtp的絕對(duì)值以下時(shí)(IVI-VO) ( |Vtp|)，Pch晶體管104斷開(kāi)，連接點(diǎn)4的電壓下降，Nch晶體管 106斷開(kāi)，來(lái)自節(jié)點(diǎn)N4的吸入電流16停止，輸出端子2的放電加速作用也停止。之后轉(zhuǎn)換到以上說(shuō)明的、不接受電流控制電路120的作用的普通的差動(dòng)放大動(dòng)作，進(jìn)行輸出端子2 的放電動(dòng)作，當(dāng)輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。如上所述，電流控制電路120在輸入電壓VI和輸出信號(hào)VO的電壓差較大時(shí)動(dòng)作， 加速輸出端子2的充電動(dòng)作或放電動(dòng)作，在輸出電壓VO接近輸入電壓VI時(shí)自動(dòng)停止。當(dāng)輸入電壓VI的變化較小、輸入電壓VI和輸出信號(hào)VO的電壓差為Nch晶體管103的閾值電壓或Pch晶體管104的閾值電壓(絕對(duì)值)以下時(shí)，電流控制電路120不動(dòng)作。此外，晶體管103、104可以是尺寸足夠小的元件，優(yōu)選使連接到輸入端子1的晶體管103、104的柵極寄生電容抑制得較小，將圖1的輸出電路的輸入電容的增加抑制到最小限度。(放電時(shí)和充電時(shí)的輸出電壓波形的對(duì)稱性和面積)接著說(shuō)明本實(shí)施例中的輸出電壓波形。另外，輸入電壓VI向第2電源端子E2(低壓)一側(cè)大幅度變化時(shí)的電流控制電路 120的電流16的作用，是增加Pch電流鏡130(131、132)的輸入側(cè)電流的作用。該作用與 Nch差動(dòng)對(duì)(112、111)的驅(qū)動(dòng)電流Il流入到晶體管111并增加Pch電流鏡130 (131、132)的輸入側(cè)電流的作用相同。即，電流控制電路120的電流16具有和基于Nch差動(dòng)對(duì)(112、 111)的放大作用相同的作用。另一方面，輸入電壓VI向第1電源端子El (高壓)側(cè)大幅度變化時(shí)的電流控制電路120的電流15的作用，是增加Nch電流鏡140(141、142)的輸入側(cè)電流的作用。該作用可視作與存在Pch差動(dòng)對(duì)時(shí)同等的作用。因此，電流控制電路120動(dòng)作期間的輸出端子2的充電動(dòng)作及放電動(dòng)作，可看作與同時(shí)具有Nch差動(dòng)對(duì)和Pch差動(dòng)對(duì)的差動(dòng)放大器的動(dòng)作相同。因此，在圖1中，考慮到驅(qū)動(dòng)Nch差動(dòng)對(duì)的電流源的電流II，通過(guò)調(diào)整電流控制電路120的電流源123、124的電流15、16，可進(jìn)行和同時(shí)具有Nch差動(dòng)對(duì)、Pch差動(dòng)對(duì)的差動(dòng)放大器同樣的動(dòng)作，易于實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。此外，根據(jù)圖1的實(shí)施例，可以單一導(dǎo)電型來(lái)構(gòu)成差動(dòng)輸入級(jí)的差動(dòng)對(duì)，從而可減少元件個(gè)數(shù)，并減小面積。(相位補(bǔ)償電容)接著說(shuō)明本實(shí)施例中的相位補(bǔ)償電容。在圖1所示的實(shí)施例中，為確保返回連接構(gòu)成中的輸出穩(wěn)定性，可設(shè)置相位補(bǔ)償電容。在圖1中，相位補(bǔ)償電容例如可設(shè)置在輸出端子2和輸出放大級(jí)110的Pch晶體管 101和Nch晶體管102的一個(gè)(節(jié)點(diǎn)m或N;B)或雙方的柵極(節(jié)點(diǎn)m及ra)之間。對(duì)應(yīng)于相位補(bǔ)償電容的連接，通過(guò)調(diào)整電流控制電路120的電流源123、124的電流15、16，可實(shí)現(xiàn)相位補(bǔ)償電容的迅速的充放電，也可實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。(驅(qū)動(dòng)速度、耗電)接著說(shuō)明本實(shí)施例中的驅(qū)動(dòng)速度、耗電。在圖1的實(shí)施例中，輸入電壓VI相對(duì)輸出電壓VO大幅度變化時(shí)，電流控制電路 120動(dòng)作，加速充電動(dòng)作及放電動(dòng)作。充電加速及放電加速的期間僅是輸出電壓VO大幅度變化的期間，相對(duì)數(shù)據(jù)輸出期間是十分短的期間，因此基于電流控制電路120的動(dòng)作的耗電的增加十分小。當(dāng)輸入電壓VI的變化較小時(shí)、輸出電壓VO達(dá)到輸入電壓VI后，電流控制電路120 停止。因此，即使減小輸出穩(wěn)定狀態(tài)下的空載電流(電流II、13、14及輸出放大級(jí)110的 Pch晶體管101、102的電流)并抑制靜耗電，也可實(shí)現(xiàn)可進(jìn)行輸出端子2的高速充電、高速放電的數(shù)據(jù)線負(fù)荷的高速驅(qū)動(dòng)。因此，圖1的輸出電路可實(shí)現(xiàn)低耗電、高速驅(qū)動(dòng)。(電源端子的供給電壓)接著說(shuō)明本實(shí)施例中的電源端子的供給電壓。例如將圖1的構(gòu)成作為驅(qū)動(dòng)圖 23⑶的OLED驅(qū)動(dòng)器的輸出范圍的輸出電路使用時(shí)，可使第1、第3電源端子E1、E3的電源電壓均為高位側(cè)電源電壓VDD，使第2、第4、第5電源端子E2、E4、E5的電源電壓均為低位側(cè)電源電壓VSS。另一方面，將圖1的構(gòu)成作為驅(qū)動(dòng)圖23(A)的LCD驅(qū)動(dòng)器的正極及負(fù)極輸出范圍的輸出電路使用時(shí)，和OLED驅(qū)動(dòng)器用輸出電路一樣，可使第1、第3電源端子E1、E3的電源電壓均為高位側(cè)電源電壓VDD，使第2、第4、第5電源端子E2、E4、E5的電源電壓均為低位側(cè)電源電壓VSS。并且，存在進(jìn)一步提供共模電壓(COM)附近的正極輸出范圍的下限對(duì)應(yīng)的電源電壓VML、負(fù)極輸出范圍的上限對(duì)應(yīng)的電源電壓VMH的情況。此時(shí)，在驅(qū)動(dòng)正極輸出范圍的輸出電路中，可使第1、第3電源端子El、E3的電源電壓均為VDD，使第2、第4的電源端子E2、E4的電源電壓均為VML，使第5電源端子E5的電源電壓為VSS。尤其是通過(guò)減小流入的電流較大的輸出放大級(jí)110的第3、第4電源端子E4、E4間的電源電壓差，可降低取決于(電流X電壓)的耗電，并具有抑制發(fā)熱的效果。此外，對(duì)于與N型差動(dòng)輸入級(jí)170的電流源113連接的第5電源端子E5的電源電壓，N型差動(dòng)輸入級(jí)170的動(dòng)作范圍下限變?yōu)楸鹊?電源端子E5高出Nch差動(dòng)晶體管對(duì) (112,111)的閾值電壓的電壓。在Nch晶體管對(duì)(112、111)的閾值電壓一定程度上較大的情況下，如使第5電源端子E5為VSS，則對(duì)VML VDD的正極輸出范圍的驅(qū)動(dòng)不產(chǎn)生障礙。當(dāng)Nch差動(dòng)晶體管對(duì) (112、111)的閾值電壓基本接近0時(shí)，當(dāng)然也可使第5電源端子E5為VML。并且也可以是，第1、第3電源端子El、E3的電源電壓均為VDD，第2、第5電源端子E2、E5的電源電壓均為VSS，僅第4電源端子E4的電源電壓為VML。此外在圖1中，電流控制電路120的第1、第2電源端子為E1、E2，但也可與電流鏡 130,140的電流端子分離，與輸出放大級(jí)110的第3、第4電源端子E3、E4對(duì)應(yīng)。(本實(shí)施例和相關(guān)技術(shù)的比較)以下比較說(shuō)明圖1的本實(shí)施例的電流控制電路120和圖25所示的相關(guān)技術(shù)。圖1的電流控制電路120、圖25的控制電路90的晶體管93_1、93_2、電流源91、 92、及差動(dòng)輸入級(jí)50的晶體管65、66、65-9、66-10、輔助電流源5354均在輸入電壓大幅度變化時(shí)動(dòng)作，具有提供或吸入電流的作用。但是兩者的電流的供給及吸入作用的連接目的地不同。在圖25的輸出電路中，進(jìn)行連接，以增加Nch差動(dòng)對(duì)(63、64)及Pch差動(dòng)對(duì)(61、 62)的驅(qū)動(dòng)電流。因此，為了實(shí)現(xiàn)輸出電壓波形的對(duì)稱性，差動(dòng)輸入級(jí)必須是同時(shí)具有Nch 差動(dòng)對(duì)和Pch差動(dòng)對(duì)的輸出電路。另一方面，在圖1的實(shí)施例中，電流控制電路120的電流源123、124連接，以使各自的電流15、16與電流鏡130、140的輸入側(cè)的電流結(jié)合，增加電流值，在輸入電壓大幅度變化時(shí)動(dòng)作，進(jìn)行和Nch差動(dòng)對(duì)及Pch差動(dòng)對(duì)同等的放大作用。因此，在僅由一個(gè)導(dǎo)電型的差動(dòng)對(duì)構(gòu)成差動(dòng)輸入級(jí)的構(gòu)成中，也易于實(shí)現(xiàn)輸出電壓波形的對(duì)稱性。進(jìn)一步，在圖1的實(shí)施例中，可通過(guò)單一導(dǎo)電型構(gòu)成差動(dòng)對(duì)，從而可減少元件個(gè)數(shù)，減小面積，并實(shí)現(xiàn)差動(dòng)對(duì)的靜耗電電流的減少。并且，在圖1的實(shí)施例中，來(lái)自電流控制電路120的追加電流(15、16)不借助差動(dòng)對(duì)地加算到電流鏡130、140的輸入電流，因此不受差動(dòng)晶體管的接通電阻的影響等，充電加速及放電加速的響應(yīng)特性良好。并且，在圖1的實(shí)施例中，在基于電流控制電路120的、輸出端子2的充電加速及放電加速的各動(dòng)作中，基本不產(chǎn)生相位補(bǔ)償電容的容量性耦合造成的、輸出放大級(jí)110的貫通電流。這是因?yàn)?，通過(guò)基于來(lái)自電流控制電路120的電流(15或16)的、電流鏡130或 140的輸出電流的增加，輸出放大級(jí)110的晶體管101、102的柵極(節(jié)點(diǎn)m、N3)的電壓變化加速的同時(shí)，相位補(bǔ)償電容(例如設(shè)置在輸出端子2和輸出放大級(jí)110的Pch晶體管101 和Nch晶體管102的一個(gè)(節(jié)點(diǎn)m或N3)或兩者的柵極(節(jié)點(diǎn)m及N3)之間時(shí))的充電放電也被加速。因此在圖1中，無(wú)需圖25的輸出輔助電路100這樣的用于抑制貫通電流的追加電路。(實(shí)施例2)接著說(shuō)明本發(fā)明的第2實(shí)施例。圖2是表示本發(fā)明的第2實(shí)施例的輸出電路的構(gòu)成的圖。圖2的輸出電路將圖1的電流鏡130、140變換為低壓共源共柵電流鏡130’、140’。 圖2的輸出電路和圖1 一樣，具有差動(dòng)輸入級(jí)，差動(dòng)接受輸入電壓VI和輸出電壓VO ；輸出放大級(jí)110，接受差動(dòng)輸入級(jí)的第1及第2輸出(節(jié)點(diǎn)N1、N3)，進(jìn)行推挽動(dòng)作，將和輸入電壓VI對(duì)應(yīng)的輸出電壓VO從輸出端子2輸出；電流控制電路120，檢測(cè)輸入電壓VI和輸出電壓VO的電位差，對(duì)應(yīng)于該電位差，進(jìn)行電流鏡130’或140’的電流控制。除了電流鏡130’、 140’的構(gòu)造外，其他和圖1相同。差動(dòng)輸入級(jí)具有第1差動(dòng)級(jí)170 ；Pch電流鏡130，；Nch電流鏡140，；第1及第2 浮游電流源電路150、160。以下說(shuō)明電流鏡130’、140’的構(gòu)成，省略第1差動(dòng)級(jí)170、第1 及第2浮游電流源電路150、160、電流控制電路120的構(gòu)成的詳細(xì)說(shuō)明。Pch電流鏡130’由連接在第1電源端子El和節(jié)點(diǎn)對(duì)(N1、N2)之間的低壓共源共柵電流鏡構(gòu)成。具體而言由以下構(gòu)成第1級(jí)的Pch晶體管對(duì)(132、131)，其柵極共通連接，源極共通連接到第1電源端子El ；第2級(jí)的Pch晶體管對(duì)(134、133)，其柵極共通連接，接受偏壓BP1，源極分別連接到第1級(jí)的Pch晶體管對(duì)(132、131)的漏極，漏極連接到節(jié)點(diǎn)對(duì)(Ni、 N2)。第1級(jí)的Pch晶體管對(duì)(132,131)的共通連接?xùn)艠O連接到節(jié)點(diǎn)N2。節(jié)點(diǎn)對(duì)(Ni、N2) 分別作為Pch電流鏡130’的輸出和輸入。第1差動(dòng)級(jí)170的Nch差動(dòng)晶體管對(duì)(112、111) 的輸出對(duì)連接到Pch晶體管132、134的連接點(diǎn)(節(jié)點(diǎn)N5)和Pch晶體管131、133的連接點(diǎn) (節(jié)點(diǎn)N6)。Nch電流鏡140，由連接在第2電源端子E2和節(jié)點(diǎn)對(duì)(N3、N4)之間的低壓共源共柵電流鏡構(gòu)成。具體而言由以下構(gòu)成第1級(jí)的Nch晶體管對(duì)(142、141)，其柵極共通連接， 源極共通連接到第2電源端子E2 ；第2級(jí)的Nch晶體管對(duì)(144、143)，其柵極共通連接，接受偏壓BNl，源極分別連接到第1級(jí)的Nch晶體管對(duì)(142、141)的漏極，漏極連接到節(jié)點(diǎn)對(duì) (N3、N4)。第1級(jí)的Nch晶體管對(duì)(142、141)的共通連接?xùn)艠O連接到節(jié)點(diǎn)N4。節(jié)點(diǎn)對(duì)(N3、 N4)分別作為Nch電流鏡140，的輸出和輸入。電流控制電路120的電流源123通過(guò)晶體管105連接到Nch電流鏡140’的輸入端(節(jié)點(diǎn)N4)，電流源124通過(guò)晶體管106連接到Pch電流鏡130’的輸入端(節(jié)點(diǎn)N2)。以下說(shuō)明圖2所示的輸出電路的動(dòng)作。首先說(shuō)明電流控制電路120以外的輸出電路的動(dòng)作。當(dāng)輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化時(shí)，Nch差動(dòng)對(duì)的晶體管111、112分別變?yōu)閿嚅_(kāi)、接通，和輸出穩(wěn)定狀態(tài)時(shí)相比，從電流鏡130’的輸入側(cè)的Pch晶體管131、133的連接點(diǎn)(節(jié)點(diǎn)N6)流入到Nch差動(dòng)對(duì)的電流(=晶體管111的漏極電流)減少，從Pch電流鏡130’的輸出側(cè)的 Pch晶體管132、134的連接點(diǎn)(節(jié)點(diǎn)N5)流入到Nch差動(dòng)對(duì)的電流(=晶體管112的漏極電流)增加，Nch差動(dòng)對(duì)的晶體管111、112的漏極電流的電流值的差變大。通過(guò)Nch差動(dòng)對(duì)的晶體管111的漏極電流的減少，Pch晶體管131的漏極電流減少。因此，產(chǎn)生減小Pch晶體管131的漏極/源極間電壓(節(jié)點(diǎn)N6和第1電源端子El之間的差電壓的絕對(duì)值)的作用，但Pch晶體管133的柵極/源極間電壓(電壓BPl和節(jié)點(diǎn)N6間的差電壓的絕對(duì)值)增加。因此，產(chǎn)生Pch晶體管133的漏極(節(jié)點(diǎn)N2)的充電作用。 結(jié)果是，對(duì)應(yīng)于Pch晶體管131的漏極電流的減少，Pch晶體管133的漏極(節(jié)點(diǎn)N2)的電位上升。另一方面，柵極與Pch晶體管131共通連接到節(jié)點(diǎn)N2的Pch晶體管132的漏極電流也減少。此時(shí)，Pch晶體管132、134的連接點(diǎn)(節(jié)點(diǎn)N5)的電位因Pch晶體管132的漏極電流減少、抽取到Nch差動(dòng)對(duì)側(cè)的晶體管112的漏極電流增加，所以產(chǎn)生對(duì)節(jié)點(diǎn)N5的放電作用，電位下降。這樣一來(lái)，Pch晶體管134的柵極/源極間電壓(絕對(duì)值)減少，提供到節(jié)點(diǎn)W的Pch晶體管134的漏極電流減少。因此，產(chǎn)生對(duì)節(jié)點(diǎn)m的放電作用，節(jié)點(diǎn)m 的電位下降。因節(jié)點(diǎn)m的電位降低，流入到浮游電流源(152、153)的Pch晶體管152的電流減少。另一方面，Nch電流鏡140’的輸出電流(Nch晶體管142、144的漏極電流)變?yōu)楦∮坞娏髟?51的電流13的反射鏡電流，和輸出穩(wěn)定狀態(tài)基本保持相同程度。Pch晶體管152的漏極電流減少，Nch晶體管144的漏極電流不變，所以產(chǎn)生對(duì)Nch晶體管144的漏極(節(jié)點(diǎn) N3)的放電作用，Nch晶體管144的漏極(節(jié)點(diǎn)N3)的電位降低。此外，因Nch晶體管144 的漏極(節(jié)點(diǎn)N3)的電位降低，浮游電流源(152、153)的Nch晶體管153的柵極/源極間電壓擴(kuò)大。因此，Nch晶體管153的電流值增加，節(jié)點(diǎn)m的電位進(jìn)一步降低。其結(jié)果是，因節(jié)點(diǎn)m的電位下降，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(絕對(duì)值)擴(kuò)大，基于輸出放大級(jí)110的Pch晶體管101的、從第3電源端子E3到輸出端子2的充電電流增加。另一方面，因節(jié)點(diǎn)N3的電位下降，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓減少，基于輸出放大級(jí)110的Nch晶體管102的、從輸出端子 2到第4電源端子E4的放電電流減少。這樣一來(lái)，輸出端子2的輸出電壓VO上升。并且， 當(dāng)輸出電壓VO接近輸入電壓Vl附近時(shí)，Nch差動(dòng)對(duì)的晶體管111、112的電流值的差變小， Pch電流鏡130、浮游電流源(152、153)的各節(jié)點(diǎn)電位、各晶體管的電流向平衡狀態(tài)恢復(fù)。并且，輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。另一方面，當(dāng)輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向第2電源端子E2(低壓)一側(cè)大幅度變化時(shí)，Nch差動(dòng)晶體管對(duì)的晶體管111、112分別變?yōu)榻油?、斷開(kāi)，和輸出穩(wěn)定狀態(tài)時(shí)相比，從電流鏡130’的輸入側(cè)的Pch晶體管131、133的連接點(diǎn)(節(jié)點(diǎn)N6)流入到Nch差動(dòng)對(duì)的電流(=晶體管111的漏極電流)增加，從Pch電流鏡130’的輸出側(cè)的Pch晶體管132、134的連接點(diǎn)(節(jié)點(diǎn)N5)流入到Nch差動(dòng)對(duì)的電流(=晶體管 112的漏極電流)減少，Nch差動(dòng)對(duì)的晶體管111、112的漏極電流的電流值的差變大。因Nch差動(dòng)對(duì)的晶體管111的漏極電流的增加，Pch晶體管131的漏極電流增加。 因此，產(chǎn)生Pch晶體管131的漏極/源極間電壓(絕對(duì)值)的擴(kuò)大作用，但Pch晶體管133 的柵極/源極間電壓(絕對(duì)值)減少，因此對(duì)Pch晶體管133的漏極(節(jié)點(diǎn)擬)產(chǎn)生放電作用。結(jié)果是，對(duì)應(yīng)于Pch晶體管131的漏極電流的增加，Pch晶體管133的漏極(節(jié)點(diǎn)N2) 的電位下降。另一方面，柵極與Pch晶體管131共通連接到節(jié)點(diǎn)N2的Pch晶體管132的漏極電流也增加。此時(shí)，Pch晶體管132、134的連接點(diǎn)(節(jié)點(diǎn)N5)的電位因Pch晶體管132的漏極電流增加、從節(jié)點(diǎn)N5抽取到Nch差動(dòng)對(duì)側(cè)的電流(=晶體管112的漏極電流)減少，所以產(chǎn)生對(duì)節(jié)點(diǎn)N5的充電作用，電位上升。這樣一來(lái)，Pch晶體管134的柵極/源極間電壓(絕對(duì)值)擴(kuò)大，提供到節(jié)點(diǎn)附的Pch晶體管134的漏極電流增加。因此，產(chǎn)生對(duì)節(jié)點(diǎn)m 的充電作用，節(jié)點(diǎn)W的電位上升。因節(jié)點(diǎn)m的電位上升，浮游電流源(152、153)的Pch晶體管152的柵極/源極間電壓(絕對(duì)值)擴(kuò)大，流入到Pch晶體管152的電流增加。另一方面，Nch電流鏡140’的輸出電流(Nch晶體管142、144的漏極電流)變?yōu)楦∮坞娏髟?51的電流13的反射鏡電流， 和輸出穩(wěn)定狀態(tài)基本保持相同程度。Nch晶體管144的漏極(節(jié)點(diǎn)N； )的電位因Pch晶體管152的漏極電流增加、Nch晶體管144的漏極電流不變，所以產(chǎn)生對(duì)節(jié)點(diǎn)N3的充電作用。 因此，節(jié)點(diǎn)N3的電位上升。其結(jié)果是，因節(jié)點(diǎn)m的電位上升，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(節(jié)點(diǎn)m和第3電源電壓E3間的差電壓的絕對(duì)值)減少，基于輸出放大級(jí)110 的Pch晶體管101的、從第3電源端子E3到輸出端子2的充電電流減少。另一方面，因節(jié)點(diǎn)N3的電位上升，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓擴(kuò)大，基于輸出放大級(jí)110的Nch晶體管102的、輸出端子2到第4電源端子E4的放電電流增加。這樣一來(lái)，輸出端子2的輸出電壓VO下降。并且，當(dāng)輸出電壓VO接近輸入電壓VI附近時(shí)，Nch差動(dòng)對(duì)的晶體管111、112的電流值的差變小，Pch電流鏡130’、浮游電流源(152、153)的各節(jié)點(diǎn)電位、各晶體管的電流恢復(fù)為平衡狀態(tài)。并且，輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。接著簡(jiǎn)單說(shuō)明電流控制電路120的動(dòng)作。電流控制電路120的動(dòng)作起到對(duì)不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作的追加的作用。電流控制電路120的構(gòu)成及詳細(xì)動(dòng)作和圖1中說(shuō)明的一樣。即，電流控制電路120在輸入電壓VI相對(duì)輸出電壓VO 向第1電源端子El (高壓)一側(cè)大幅度變化時(shí)，將電流源123的電流15提供到Nch電流鏡 140，的輸入端(節(jié)點(diǎn)N4)。此外，圖2的輸出電路中，在不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作中，如上所述，輸入電壓VI相對(duì)輸出電壓VO向電源端子El (高壓)一側(cè)大幅度變化時(shí)， 因Nch差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的減少及增加)，節(jié)點(diǎn)Ni、 N3的電位下降，產(chǎn)生基于輸出放大級(jí)110的晶體管101、102的、輸出端子2的充電作用。除了該輸出端子2的充電作用之外，通過(guò)電流控制電路120使電流源123的電流15提供到節(jié)點(diǎn)N4時(shí)，Nch電流鏡140，的輸入電流(Nch晶體管141、143的漏極電流)增加。這樣一來(lái)，Nch電流鏡140’的輸出電流(Nch晶體管142、144的漏極電流)也增加，對(duì)節(jié)點(diǎn)N3的放電作用進(jìn)一步增強(qiáng)。因此，節(jié)點(diǎn)N3的電位下降。并且，因節(jié)點(diǎn)N3的電位下降，浮游電流源(152、153)的Nch晶體管153的柵極/源極間電壓擴(kuò)大，流入到Nch晶體管153的漏極電流增加，因此對(duì)節(jié)點(diǎn)m的放電作用進(jìn)一步增強(qiáng)。因此，節(jié)點(diǎn)m的電位也下降。其結(jié)果促進(jìn)了節(jié)點(diǎn)N1、N3的電位下降，輸出放大級(jí)110的Pch晶體管101的柵極 /源極間電壓(絕對(duì)值)進(jìn)一步擴(kuò)大，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓迅速減少，輸出端子2的輸出電壓VO的上升變快。即，從電流控制電路120提供的電流 15加算到Nch電流鏡140’的輸入電流，從而加速輸出端子2的充電動(dòng)作，輸出電壓VO的上升變快。另一方面，電流控制電路120在輸入電壓VI相對(duì)輸出電壓VO向第2電源端子 E2 (低壓)一側(cè)大幅度變化時(shí)，從Pch電流鏡130’的輸入端(節(jié)點(diǎn)擬)吸入電流源124的電流16。此外，圖2的輸出電路中，在不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作中，如上所述，輸入電壓VI相對(duì)輸出電壓VO向電源端子E2 (低壓)一側(cè)大幅度變化時(shí)， 因Nch差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的增加及減少)，節(jié)點(diǎn)Ni、 N3的電位上升，產(chǎn)生基于輸出放大級(jí)110的晶體管101、102的、輸出端子2的放電作用。除了該輸出端子2的放電作用以外，通過(guò)電流控制電路120使電流源IM的電流16從節(jié)點(diǎn) N2吸入時(shí)，Pch電流鏡130’的輸入電流(Pch晶體管131、133的漏極電流)增加。這樣一來(lái)，Pch電流鏡130’的輸出電流(Pch晶體管132、134的漏極電流)也增加，對(duì)節(jié)點(diǎn)m的充電作用進(jìn)一步增強(qiáng)。因此，節(jié)點(diǎn)m的電位上升。并且，因節(jié)點(diǎn)m的電位上升，浮游電流源 (152、153)的Pch晶體管152的柵極/源極間電壓(絕對(duì)值)擴(kuò)大，流入到Pch晶體管152 的漏極電流增加，因此對(duì)節(jié)點(diǎn)N3的充電作用進(jìn)一步增強(qiáng)。因此，節(jié)點(diǎn)N3的電位也上升。其結(jié)果促進(jìn)了節(jié)點(diǎn)Ni、N3的電位上升，輸出放大級(jí)110的Pch晶體管101的柵極 /源極間電壓(絕對(duì)值)迅速減少，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓進(jìn)一步擴(kuò)大，輸出端子2的輸出電壓VO的下降變快。S卩，電流控制電路120的吸入電流 16加算到Pch電流鏡130’的輸入電流，從而加速輸出端子2的放電動(dòng)作，輸出電壓VO的下降變快。此外，輸出端子2充電時(shí)、放電時(shí)，輸出信號(hào)VO均接近輸入電壓VI，其電壓差變小到Nch晶體管103、Pch晶體管104的閾值電壓(絕對(duì)值)以下時(shí)，Nch晶體管103、Pch晶體管104斷開(kāi)，電流15到節(jié)點(diǎn)N4的供給、或從節(jié)點(diǎn)N2的電流16的吸入停止，輸出端子2 的充電或放電的加速作用也停止。之后，轉(zhuǎn)換到不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作，輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。如上所述，在圖2的輸出電路中，電流控制電路120在輸入電壓VI和輸出信號(hào)VO 的電壓差較大時(shí)動(dòng)作，加速輸出端子2的充電動(dòng)作或放電動(dòng)作，當(dāng)輸出電壓VO接近輸入電壓VI時(shí)自動(dòng)停止。此外，輸入電壓VI的變化較小、輸入電壓VI和輸出信號(hào)VO的電壓差的絕對(duì)值為Nch晶體管103的閾值電壓(Vtn)或Pch晶體管104的閾值電壓(絕對(duì)值=
VtpD以下時(shí)(即Ivi-VOl彡Ivtnl，或IVI-VOl彡Ivtp I)，電流控制電路120不作用。并且和圖1 一樣，電流控制電路120動(dòng)作期間的輸出端子2的充電動(dòng)作及放電動(dòng)作與同時(shí)具有Nch差動(dòng)對(duì)和Pch差動(dòng)對(duì)的差動(dòng)放大器的動(dòng)作相同，因此易于實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。此外，在圖2的輸出電路中，為確保返回連接構(gòu)成中的輸出穩(wěn)定性，可設(shè)置相位補(bǔ)償電容。在圖2中，相位補(bǔ)償電容例如可設(shè)置在Pch晶體管132、134的連接點(diǎn)(節(jié)點(diǎn)N5) 和輸出端子2之間，或Nch晶體管142、144的連接點(diǎn)(節(jié)點(diǎn)N7)和輸出端子2之間的一個(gè)或兩個(gè)上?；蛘咭部稍O(shè)置在輸出放大級(jí)110的Nch晶體管101、Pch晶體管102的一個(gè)(節(jié)點(diǎn)m或N； )或雙方的柵極(節(jié)點(diǎn)m及N； )和輸出端子2之間。對(duì)應(yīng)于相位補(bǔ)償電容的連接，通過(guò)調(diào)整電流控制電路120的電流源123、124的電流15、16，可實(shí)現(xiàn)相位補(bǔ)償電容的迅速的充放電，可實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。并且，圖2的輸出電路可通過(guò)單一導(dǎo)電型構(gòu)成差動(dòng)輸入級(jí)的差動(dòng)對(duì)，從而減少元件個(gè)數(shù)，并減小面積。和圖1 一樣，無(wú)需用于抑制輸出放大級(jí)110的貫通電流的追加電路。進(jìn)一步，圖2的輸出電路中，即使減小空載電流(電流I1、I3、I4及輸出放大級(jí)110的Pch晶體管101、102的電流)并抑制靜耗電，也可通過(guò)電流控制電路120的作用進(jìn)行高速動(dòng)作，可實(shí)現(xiàn)低耗電、高速驅(qū)動(dòng)。在本實(shí)施例中，對(duì)于提供到各電源端子的電源電壓，和圖 1相同，可參照?qǐng)D1中的說(shuō)明。(實(shí)施例3)接著說(shuō)明本發(fā)明的第3實(shí)施例。圖3是表示本發(fā)明的第3實(shí)施例的輸出電路的構(gòu)成的圖。圖3的輸出電路是在圖2的輸出電路中變更了電流控制電路120的連接目的地的構(gòu)成。在圖3中，電流控制電路120的電流源123通過(guò)Pch晶體管105連接到Nch電流鏡 140，的晶體管141、143的連接點(diǎn)(節(jié)點(diǎn)N8)。電流源124通過(guò)Nch晶體管106連接到Pch 電流鏡130’的晶體管131、133的連接點(diǎn)(節(jié)點(diǎn)N6)。其他構(gòu)成和圖2—樣。和圖2 —樣，在圖3中，在不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)輸出電壓VO向電源端子El (高壓)一側(cè)大幅度變化時(shí)，節(jié)點(diǎn)N1、N3的電位下降，產(chǎn)生基于輸出放大級(jí)110的晶體管101、102的輸出端子2的充電作用。除了該輸出端子2的充電作用外，通過(guò)電流控制電路120，電流源123的電流15提供到節(jié)點(diǎn)N8時(shí)， Nch電流鏡140’的輸入側(cè)的電流(Nch晶體管141的漏極電流)增加。此時(shí)，產(chǎn)生Nch晶體管141的漏極/源極間電壓的擴(kuò)大作用，但Nch晶體管143的柵極/源極間電壓減少，所以對(duì)Nch晶體管143的漏極(節(jié)點(diǎn)N4)產(chǎn)生充電作用，結(jié)果是，對(duì)應(yīng)于Nch晶體管141的漏極電流的增加，Nch晶體管143的漏極(節(jié)點(diǎn)N4)的電位上升。因此，Nch晶體管141和柵極共通連接的Nch晶體管142的漏極電流也增加，Nch電流鏡140’的輸出電流(Nch晶體管 142,144的漏極電流)增加。該Nch電流鏡140’的輸出電流的增加作用和圖2中的、電流控制電路120的電流源123的電流15提供到節(jié)點(diǎn)N4時(shí)的作用相同。節(jié)點(diǎn)N3、m的電位通過(guò)較強(qiáng)的放電作用而下降。因此，和圖2 —樣，輸出端子2的充電動(dòng)作加速。并且在圖3中，在不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)輸出電壓VO向電源端子E2 (低壓)一側(cè)大幅度變化時(shí)，節(jié)點(diǎn)m、N3的電位上升，產(chǎn)生基于輸出放大級(jí)110的晶體管101、102的輸出端子2的放電作用。除了該輸出端子2的放電作用外，通過(guò)電流控制電路120，電流源124的電流16從節(jié)點(diǎn)N6吸入時(shí)，Pch電流鏡130’的輸入側(cè)的電流(晶體管131的漏極電流)增加。此時(shí)，產(chǎn)生Pch晶體管131的漏極/源極間電壓(絕對(duì)值)的擴(kuò)大作用，但Pch晶體管133的柵極/源極間電壓(絕對(duì)值)減少，所以對(duì)Pch晶體管133的漏極(節(jié)點(diǎn)N2)產(chǎn)生放電作用，結(jié)果是，對(duì)應(yīng)于Pch晶體管131的漏極電流的增加，Pch晶體管133的漏極(節(jié)點(diǎn)N2)的電位下降。因此，Pch晶體管131和柵極共通連接的Pch晶體管132的漏極電流也增加，Pch電流鏡130’的輸出電流 (Pch晶體管132、134的漏極電流)增加。該P(yáng)ch電流鏡130’的輸出電流的增加作用和圖 2中的、電流控制電路120的電流源124的電流16從節(jié)點(diǎn)N2吸入時(shí)相同的作用。節(jié)點(diǎn)Ni、 N3的電位通過(guò)較強(qiáng)的充電作用而上升。因此，和圖2 —樣，輸出端子2的放電動(dòng)作加速。因此，圖3的輸出電路和圖2具有同等的作用、同樣的特性。此外，圖2和圖3的輸出電路中，來(lái)自電流控制電路120的電流源123、124的電流與電流鏡130’、140’的輸入側(cè)電流結(jié)合的位置不同，但均通過(guò)增加電流鏡130’、140’的輸入側(cè)電流的作用，實(shí)現(xiàn)輸出端子2的充電動(dòng)作及放電動(dòng)作的加速。(實(shí)施例4)接著說(shuō)明本發(fā)明的第4實(shí)施例。圖4是表示本發(fā)明的第4實(shí)施例的輸出電路的構(gòu)成的圖。圖4的輸出電路是在圖1的輸出電路中，將Pch差動(dòng)級(jí)作為第2差動(dòng)級(jí)180追力口， 擴(kuò)大輸入動(dòng)態(tài)范圍的電路。即，在圖4中，第2差動(dòng)級(jí)180具有源極共通連接的Pch晶體管115、114(Pch差動(dòng)晶體管對(duì))；連接在Pch差動(dòng)晶體管對(duì)(115、114)的通用源極和第6電源端子E6之間的電流源116。Pch差動(dòng)晶體管對(duì)(115、114)的柵極分別共通連接到Nch差動(dòng)晶體管對(duì)(112、111)的柵極，Pch差動(dòng)晶體管對(duì)(115、114)的輸出對(duì)(漏極對(duì))分別連接到節(jié)點(diǎn)對(duì)(N3、N4)。圖4的輸出電路是在同時(shí)具有Nch差動(dòng)對(duì)及Pch差動(dòng)對(duì)的構(gòu)成中，附加了電流控制電路120的輸出電路。和圖1的輸出電路相比，基于元件個(gè)數(shù)的減少的面積節(jié)省效果較差，但因具有電流控制電路120，和圖1 一樣，可實(shí)現(xiàn)輸出端子2的充電動(dòng)作及放電動(dòng)作的高速化。并且，和圖1 一樣，在保持負(fù)荷驅(qū)動(dòng)速度的狀態(tài)下可抑制空載電流，可實(shí)現(xiàn)靜耗電化。此外，圖4的輸出電路的電流控制電路120、和圖25的相關(guān)技術(shù)的控制電路90 (晶體管93-1、93-2、電流源91、92、差動(dòng)輸入級(jí)50的晶體管65、66、65_9、66_10、輔助電流源 53,54)中，追加電流的供給及吸入作用的連接目的地不同。圖4的電流控制電路120的追加電流(電流15、16)的連接目的地是有助于電流鏡130、140的輸入側(cè)的電流增加的連接點(diǎn)(節(jié)點(diǎn)N2、N4)，不受到圖25所示的差動(dòng)晶體管的接通電阻的影響，因此對(duì)追加電流(電流15、16)具有良好的充電加速及放電加速響應(yīng)性。(實(shí)施例5)接著說(shuō)明本發(fā)明的第5實(shí)施例。圖5是表示本發(fā)明的第5實(shí)施例的輸出電路的構(gòu)成的圖。圖5的輸出電路是在圖2的輸出電路中追加了第2差動(dòng)級(jí)180的構(gòu)成。第2差動(dòng)級(jí)180由以下構(gòu)成Pch差動(dòng)晶體管對(duì)(115、114)；驅(qū)動(dòng)Pch差動(dòng)晶體管對(duì)(115、114)的電流源116。Pch差動(dòng)晶體管對(duì)(115、114)的柵極分別共通連接到Nch差動(dòng)晶體管對(duì)(112、 111)的柵極。Pch差動(dòng)晶體管對(duì)(115、114)的輸出對(duì)(漏極對(duì))分別連接到節(jié)點(diǎn)對(duì)(N7、 N8)。圖5的輸出電路是在同時(shí)具有Nch差動(dòng)對(duì)及Pch差動(dòng)對(duì)的構(gòu)成中附加了電流控制電路120的輸出電路。電流控制電路120以外的構(gòu)成可參照?qǐng)D25所示的專利文獻(xiàn)1(特開(kāi) 2007-208416 號(hào)公報(bào))。圖5的輸出電路和圖2的輸出電路相比，沒(méi)有元件個(gè)數(shù)減少帶來(lái)的節(jié)省面積的效果，但通過(guò)具有電流控制電路120，和圖2 —樣，可實(shí)現(xiàn)輸出端子2的充電動(dòng)作及放電動(dòng)作的高速化。并且，和圖2 —樣，在保持負(fù)荷驅(qū)動(dòng)速度的狀態(tài)下可抑制空載電流，實(shí)現(xiàn)靜耗電化。 電流控制電路120的追加電流(電流15、16)的連接目的地是有助于電流鏡130、140的輸入側(cè)的電流增加的連接點(diǎn)(節(jié)點(diǎn)N2、N4)，對(duì)追加電流(電流15、16)具有良好的充電加速及放電加速響應(yīng)性。此外，作為本發(fā)明的第3實(shí)施例的變形例，也可向圖3的輸出電路追加第2差動(dòng)級(jí) 180。這種情況下，具有和圖5的輸出電路同等的性能。(實(shí)施例6)接著說(shuō)明本發(fā)明的第6實(shí)施例。圖6是表示本發(fā)明的第6實(shí)施例的輸出電路的構(gòu)成的圖。圖6的輸出電路是在圖1的輸出電路中刪除第1差動(dòng)級(jí)170、而具有圖4所示的第 2差動(dòng)級(jí)180的構(gòu)成。第2差動(dòng)級(jí)180具有Pch差動(dòng)晶體管對(duì)(115、114)，其源極共通連接，柵極分別連接到提供輸入電壓VI的輸入端子1和輸出輸出電壓VO的輸出端子2 ；電流源116，連接在第6電源端子E6和Pch差動(dòng)對(duì)晶體管對(duì)(115、114)的通用源極間。Pch差動(dòng)晶體管對(duì)(115、114)的輸出對(duì)(漏極對(duì))分別連接到節(jié)點(diǎn)對(duì)(N3、N4)。圖6的輸出電路僅是差動(dòng)級(jí)的作用從Nch差動(dòng)對(duì)變?yōu)镻ch差動(dòng)對(duì)的作用，電流控制電路120的構(gòu)成及作用和圖1相同。因此，具有和圖1的輸出電路同樣的性能。說(shuō)明圖6的輸出電路中的電源端子的供給電壓。例如，將圖6的構(gòu)成作為驅(qū)動(dòng)圖 23(A)的LCD驅(qū)動(dòng)器的負(fù)極輸出范圍的輸出電路使用時(shí)，可使第1、第3、第6電源端子E1、 E3、E6的電源電壓均為高位側(cè)電源電壓VDD，使第2、第4電源端子E2、E4的電源電壓均為低位側(cè)電源電壓VSS。并且，作為驅(qū)動(dòng)負(fù)極輸出范圍的輸出電路使用時(shí)，在提供了和共模電壓(COM)附近的負(fù)極輸出范圍的上限對(duì)應(yīng)的電源電壓VMH時(shí)，第1、第3電源端子E1、E3可均為VMH，第2、第4電源端子E2、E4的電源電壓可均為VSS，第6電源端子E6的電源電壓可均為VDD。尤其是通過(guò)減小流入的電流較大的輸出放大級(jí)110的第3、第4電源端子E4、 E4間的電源電壓差，可降低取決于(電流X電壓)的耗電，具有抑制發(fā)熱的效果。此外，對(duì)于與P型差動(dòng)輸入級(jí)180的電流源116連接的第6電源端子E6的電源電壓，P型差動(dòng)輸入級(jí)180的動(dòng)作范圍上限是，比第6電源端子E6低Pch差動(dòng)晶體管對(duì)(115、 114)的閾值電壓的絕對(duì)值的電壓。在Pch晶體管對(duì)(115、114)的閾值電壓的絕對(duì)值一定程度上較大的情況下，如使第6電源端子E6為VDD，則對(duì)VMH VSS的負(fù)極輸出范圍的驅(qū)動(dòng)不產(chǎn)生障礙。當(dāng)Pch差動(dòng)晶體管對(duì)(115、114)的閾值電壓基本接近0時(shí)，當(dāng)然也可使第6電源端子E6為VMH。并且也可以是，第1、第6電源端子El、E6的電源電壓均為VDD，第2、第4電源端子E2、E4均為VSS，僅第3電源端子E3的電源電壓為VMH。此外，作為圖2、圖3所示的第2、第3實(shí)施例的變形例，和第6實(shí)施例一樣，可將第 1差動(dòng)級(jí)170置換為第2差動(dòng)級(jí)180，變更差動(dòng)對(duì)的導(dǎo)電型。(實(shí)施例7)接著說(shuō)明本發(fā)明的第7實(shí)施例。圖7是表示本發(fā)明的第7實(shí)施例的輸出電路的構(gòu)成的圖。圖7的輸出電路是在圖1的輸出電路中部分變更了電流控制電路120的構(gòu)成。在圖7的電流控制電路120中，將圖1的電流源121置換為二極管接法的Pch晶體管121，將電流源122置換為二極管接法的Nch晶體管122。在電流控制電路120中，二極管接法的Pch晶體管(負(fù)荷元件)121起到如下作用 當(dāng)Nch晶體管103斷開(kāi)時(shí)，使Pch晶體管105的柵極(連接點(diǎn)3)向第1電源端子El (高壓)一側(cè)變化，停止電流15向電流鏡140的輸入側(cè)的電流加算。并且，二極管接法的Nch 晶體管(負(fù)荷元件)122起到如下作用當(dāng)Pch晶體管104斷開(kāi)時(shí)，使Nch晶體管106的柵極(連接點(diǎn)4)向第2電源端子E2 (低壓)一側(cè)變化，停止電流16向電流鏡130的輸入側(cè)的電流加算。圖1的電流控制電路120通過(guò)電流源構(gòu)成負(fù)荷元件121、122，但用圖7所示的二極管接法的晶體管構(gòu)成時(shí)，也可實(shí)現(xiàn)同樣的作用。此時(shí)，二極管接法的晶體管121、122與晶體管105、106相比，各自的閾值電壓(絕對(duì)值)變小地構(gòu)成。并且，雖未圖示，但也可用電阻元件構(gòu)成負(fù)荷元件121、122。此外，在電流控制電路120中，將負(fù)荷元件121、122從電流源變換為二極管接法的晶體管的構(gòu)成，也可適用于圖1 圖6的各實(shí)施例的輸出電路的電流控制電路120。(實(shí)施例8)接著說(shuō)明本發(fā)明的第8實(shí)施例。圖8是表示本發(fā)明的第8實(shí)施例的輸出電路的構(gòu)成的圖。圖8的輸出電路是在圖1的輸出電路中具有多個(gè)(N個(gè))(170-1、170-2、…、 170-N)同一導(dǎo)電型的差動(dòng)級(jí)的構(gòu)成。參照?qǐng)D8，差動(dòng)輸入級(jí)具有Nch差動(dòng)晶體管對(duì)(112_1、 111_1)，由電流源113_1驅(qū)動(dòng)，差動(dòng)輸入輸入電壓VI_1、輸出電壓VO ；Nch差動(dòng)晶體管對(duì) (112_2、111_2)，由電流源113_2驅(qū)動(dòng)，差動(dòng)輸入輸入電壓VI_2、輸出電壓VO ； ... ；Nch差動(dòng)晶體管對(duì)(112_N、111_N)，由電流源113_N驅(qū)動(dòng)，差動(dòng)輸入輸入電壓VI_N、輸出電壓V0。各差動(dòng)晶體管對(duì)的第1輸出之間共通連接到節(jié)點(diǎn)Ni，第2輸出之間共通連接到節(jié)點(diǎn)N2。使形成差動(dòng)對(duì)的晶體管對(duì)的晶體管之間的尺寸相等、且使驅(qū)動(dòng)它們的電流源的電流值相等時(shí)，對(duì)N個(gè)輸入電壓VI_1、VI_2、…、VI_N，作為輸出端子2的輸出電壓V0，輸出N 個(gè)輸入電壓的平均電壓 VO = {(VI-I)+ (VI-2)+··· +(VI-N)}/N。電流控制電路120的晶體管103、104的共通連接的柵極連接到N個(gè)輸入端子 (1-1 1-N)中的接受輸入電壓VI_1的輸入端子1-1。在圖8的輸出電路中，電流控制電路120也在輸入電壓VI-I和輸出電壓VO的電壓差較大時(shí)動(dòng)作，具有加速輸出端子2的充電動(dòng)作或放電動(dòng)作的作用。此外，N個(gè)輸入電壓 (VI_1、VI_2、一、VI_N)之間的電壓差優(yōu)選比構(gòu)成N個(gè)差動(dòng)對(duì)的晶體管的閾值電壓足夠小。和圖8所示的第8實(shí)施例一樣，在圖2 圖7的各實(shí)施例的輸出電路中，可變更為具有多個(gè)同一導(dǎo)電型的差動(dòng)級(jí)的構(gòu)成。(實(shí)施例9)接著說(shuō)明本發(fā)明的第9實(shí)施例。圖9是表示本發(fā)明的第9實(shí)施例的輸出電路的構(gòu)成的圖。圖9的輸出電路在圖2的輸出電路中刪除了 Nch電流鏡140’，而具有圖1所示的 Nch電流鏡140的構(gòu)成。Nch電流鏡140’和Nch電流鏡140均具有同樣的作用，可進(jìn)行置換。此外，在圖3的輸出電路中，可將Nch電流鏡140’置換為圖1的Nch電流鏡140。但這種情況下，電流控制電路120的電流源123的電流15提供到節(jié)點(diǎn)Ν4。并且，對(duì)于替代第 1差動(dòng)級(jí)170而僅具有第2差動(dòng)級(jí)180、電流鏡由低壓共源共柵電流鏡130’、140’構(gòu)成的輸出電路，可將Pch電流鏡130’(圖2、圖3)置換為Pch電流鏡130(圖1)。(實(shí)施例10)接著說(shuō)明本發(fā)明的第10實(shí)施例。圖10是表示本發(fā)明的第10實(shí)施例的輸出電路的構(gòu)成的圖。圖10的輸出電路也和圖1 一樣，具有差動(dòng)輸入級(jí)，差動(dòng)接受輸入電壓VI和輸出電壓VO ；輸出放大級(jí)110，接受差動(dòng)輸入級(jí)的第1及第2輸出(節(jié)點(diǎn)m、N!3)，進(jìn)行推挽動(dòng)作，將和輸入電壓VI對(duì)應(yīng)的輸出電壓VO從輸出端子2輸出；電流控制電路，檢測(cè)輸入電壓VI和輸出電壓VO的電位差，對(duì)應(yīng)于該電位差，進(jìn)行電流鏡130或140的電流控制。圖10 的輸出電路的構(gòu)成是，在圖1的輸出電路中變更電流控制電路120的連接目的地，變更第1 浮游電流源電路150。差動(dòng)輸入級(jí)的第1差動(dòng)級(jí)170、第1電流鏡(Pch電流鏡)130、第2電流鏡(Nch電流鏡)140、第2浮游電流源電路160、及輸出放大級(jí)110的構(gòu)成和圖1相同。圖10的電流控制電路的構(gòu)成是使電流源123的電流15(源極電流)通過(guò)第1浮游電流源電路150與第2電流鏡140的輸入側(cè)的電流(Nch晶體管141的漏極電流)加算結(jié)合，增加電流值，從而加速輸出端子2的充電動(dòng)作?；蛘呤侨缦聵?gòu)成使電流源124的電流16(反向電流)通過(guò)第1浮游電流源電路150與第1電流鏡130的輸入側(cè)的電流(Pch 晶體管131的漏極電流)加算結(jié)合，增加電流值，從而加速輸出端子2的放電動(dòng)作。將這種通過(guò)第1浮游電流源電路150增加電流鏡130的輸入側(cè)電流的電流控制電路作為電流控制電路120’。作為適于電流控制電路120’的第1浮游電流源電路150，圖10的第1浮游電流源電路150由在節(jié)點(diǎn)N2、N4之間并聯(lián)連接的Pch晶體管巧4及Nch晶體管155構(gòu)成的浮游電流源構(gòu)成，向Pch晶體管巧4、155各自的柵極提供偏壓BP3、BN3。和電流控制電路120，對(duì)應(yīng)的第1浮游電流源電路150由通過(guò)節(jié)點(diǎn)N2或節(jié)點(diǎn)N4的電位變動(dòng)而使節(jié)點(diǎn)N2、N4之間的電流變動(dòng)的浮游電流源電路構(gòu)成。電流控制電路120’和圖1的電流控制電路120相比只是連接目的地不同，構(gòu)成元件相同。因此，為了方便，電流控制電路120’的元件符號(hào)使用和圖1的電流控制電路120 相同的元件符號(hào)。作為與電流控制電路120的不同點(diǎn)，在電流控制電路120’中，Pch晶體管 105在第1電源端子El和差動(dòng)輸入級(jí)的節(jié)點(diǎn)N2之間，與電流源123以串聯(lián)方式連接，Nch 晶體管106在第2電源端子E2和差動(dòng)輸入級(jí)的節(jié)點(diǎn)N4之間，與電流源124以串聯(lián)方式連接。并且和電流控制電路120 —樣，Pch晶體管105和電流源123的連接順序、及Nch晶體管106和電流源124的連接順序可替換。并且，對(duì)于電流控制電路120’，可適用在圖1的電流控制電路120中可進(jìn)行的元件置換。在圖10中，電流控制電路120’在輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO大幅度變化時(shí)動(dòng)作，在VI-VO > Vtn > 0(其中，Vtn是Nch晶體管103的閾值電壓)時(shí)，向差動(dòng)輸入級(jí)的Pch電流鏡130的輸入端(節(jié)點(diǎn)N2)，提供來(lái)自電流源123的電流 15。電流15與輸入到第1浮游電流源電路150的一側(cè)的電流結(jié)合，通過(guò)第1浮游電流源電路150加算到Nch電流鏡140的輸入電流，結(jié)果使輸出端子2的充電動(dòng)作加速。電流控制電路120’在輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向低電位一側(cè)大幅度變化、VI-VO < Vtp < 0 (其中，Vtp是Pch晶體管104的閾值電壓)時(shí)， 從差動(dòng)輸入級(jí)的Nch電流鏡140的輸入端(節(jié)點(diǎn)N4)抽取電流源124的電流16 (將反向電流提供到節(jié)點(diǎn)N4)。電流16與從第1浮游電流源電路150輸出的一側(cè)的電流結(jié)合，通過(guò)第 1浮游電流源電路150加算結(jié)合到Pch電流鏡140的輸入電流，結(jié)果使輸出端子2的放電動(dòng)作加速。以下說(shuō)明圖10所示的本實(shí)施例的輸出電路的動(dòng)作。此外，使輸出穩(wěn)定狀態(tài)下的電流源113、123、124的電流為II、15、16，使浮游電流源(154,155)的總電流為13，使浮游電流源(152、153)的總電流為14 ( = 13)。并且，輸入電壓VI是跨步電壓。在圖10的輸出電路中，在不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作中，當(dāng)輸入電壓VI相對(duì)輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化時(shí)，節(jié)點(diǎn) Nl和N3的電位下降，產(chǎn)生輸出放大級(jí)110對(duì)輸出端子2的充電作用。并且，當(dāng)輸入電壓VI 相對(duì)輸出電壓VO向第2電源端子E2 (低壓)一側(cè)大幅度變化時(shí)，節(jié)點(diǎn)m和N3的電位上升， 產(chǎn)生輸出放大級(jí)110對(duì)輸出端子2的放電作用。此時(shí)的動(dòng)作和圖1的輸出電路中的、不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作相同，具體參照?qǐng)D1的說(shuō)明。接著說(shuō)明電流控制電路120’的動(dòng)作。電流控制電路120’的動(dòng)作起到對(duì)不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作的追加的作用。輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化、Nch晶體管 103的柵極/源極間電壓超過(guò)其閾值電壓Vtn時(shí)，即輸出電壓VO和第1電源端子El的電壓 VEl的電壓差與、輸入電壓VI和第1電源端子El的電壓VEl的電壓差相比，超過(guò)Nch晶體管103的閾值電壓Vtn時(shí)(VI-V0 > Vtn > V0), Nch晶體管103接通，Nch晶體管103的漏極和電流源121的連接點(diǎn)3的電壓下降，Pch晶體管105接通。這樣一來(lái)，電流源123的電流15通過(guò)接通狀態(tài)的Pch晶體管105提供到Pch電流鏡130的輸入端(節(jié)點(diǎn)N2)。此時(shí)，Pch晶體管104為斷開(kāi)狀態(tài)，Pch晶體管104的漏極和電流源122的連接點(diǎn)4的電壓是第2電源端子E2的電壓，Nch晶體管106變?yōu)閿嚅_(kāi)狀態(tài)。此外，圖10的輸出電路中，在不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化時(shí)，因Nch 差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的減少及增加)，節(jié)點(diǎn)m和N3 的電位下降，產(chǎn)生基于輸出放大級(jí)110的、輸出端子2的充電作用。除了該差動(dòng)放大動(dòng)作以外，在電流控制電路120’中，當(dāng)電流源123的電流15提供到節(jié)點(diǎn)N2時(shí)，節(jié)點(diǎn)N2的電位上升，浮游電流源(154、155)的Pch晶體管IM的柵極/源極間電壓(絕對(duì)值)擴(kuò)大。因此， 電流15通過(guò)Pch晶體管154提供到節(jié)點(diǎn)N4，Nch電流鏡140的輸入電流(Nch晶體管141 的漏極電流)增加。此時(shí)，Nch晶體管141、142的通用柵極(節(jié)點(diǎn)N4)的電位上升，Nch電流鏡140的輸出電流(Nch晶體管142的漏極電流)增加。這樣一來(lái)，對(duì)節(jié)點(diǎn)N3的放電作用增強(qiáng)，節(jié)點(diǎn)N3的電位進(jìn)一步下降。并且，因節(jié)點(diǎn)N3的電位下降，浮游電流源(152、153) 的Nch晶體管153的柵極/源極間電壓擴(kuò)大，流入到Nch晶體管153的漏極電流增加。這樣一來(lái)，對(duì)節(jié)點(diǎn)m的放電作用也增強(qiáng)，節(jié)點(diǎn)m的電位也進(jìn)一步下降。并且，電流源123的電流15提供到節(jié)點(diǎn)N2、節(jié)點(diǎn)N2的電位上升時(shí)，柵極共通連接到節(jié)點(diǎn)N2的Pch晶體管131、132的柵極/源極間電壓(絕對(duì)值)減少，Pch電流鏡130的輸出電流(Pch晶體管132的漏極電流)減少。因此，節(jié)點(diǎn)m的電位降低因Pch電流鏡130 的輸出電流的減少而后延。其結(jié)果促進(jìn)了節(jié)點(diǎn)m和N3的電位下降，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(絕對(duì)值)進(jìn)一步擴(kuò)大，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓迅速減少，輸出端子2的輸出電壓VO的上升變快。即，通過(guò)電流控制電路120’，電流源123的電流15與從Pch電流鏡130的輸入端(節(jié)點(diǎn)N2)流入到浮游電流源(154、155)的電流(Pch電流鏡130的輸入側(cè)的電流)結(jié)合，通過(guò)浮游電流源(巧4、155)，加算結(jié)合到Nch 電流鏡140的輸入電流，從而加速輸出端子2的充電動(dòng)作，輸出電壓VO的上升變快。此外，輸出信號(hào)VO接近輸入電壓VI、其電壓差變小到Nch晶體管103的閾值電壓以下時(shí)，即輸出電壓VO和第1電源端子電壓VEl的電壓差與、輸入電壓VI和第1電源端子電壓VEl的電壓差相比，變小到Nch晶體管103的閾值電壓Vtn以下時(shí)(VI-V0彡Vtn)，Nch 晶體管103斷開(kāi)，連接點(diǎn)3的電壓上升，Pch晶體管105斷開(kāi)，到節(jié)點(diǎn)N2的電流15的供給停止，輸出端子2的充電加速作用也停止。之后轉(zhuǎn)換到不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作，進(jìn)行輸出端子2的充電動(dòng)作，當(dāng)輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。另一方面，當(dāng)輸入端子1的輸入電壓VI相對(duì)輸出端子2的輸出電壓VO向第2電源端子E2(低壓)一側(cè)大幅度變化、Pch差動(dòng)晶體管104的柵極/源極間電壓的絕對(duì)值超過(guò)其閾值電壓(絕對(duì)值)時(shí)，即輸出電壓VO和第2電源端子E2的電壓VE2的電壓差與、輸入電壓VI和第2電源端子E2的電壓VE2的電壓差相比，超過(guò)Pch晶體管104的閾值電壓 Vtp的絕對(duì)值時(shí)(VI-V0 < Vtp < 0，即VI-VO > |Vtp|)，Pch晶體管104接通，連接點(diǎn)4 的電壓上升，Nch晶體管106接通。這樣一來(lái)，電流源124的電流16 (反向電流)從Nch電流鏡130的輸入端(節(jié)點(diǎn) N4)吸入到電流控制電路120’一側(cè)。此時(shí)，Nch晶體管103斷開(kāi)，連接點(diǎn)3成為第1電源端子El的電壓，Pch晶體管105斷開(kāi)。此外，圖10的輸出電路中，在不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)輸出電壓VO向第2電源端子E2 (低壓)一側(cè)大幅度變化時(shí)，因 Nch差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的增加及減少)，節(jié)點(diǎn)m和 N3的電位上升，產(chǎn)生基于輸出放大級(jí)110的輸出端子2的放電作用。除了該差動(dòng)放大動(dòng)作， 當(dāng)電流控制電路120’的電流源124的電流16從節(jié)點(diǎn)N4吸入時(shí)，節(jié)點(diǎn)N4的電位下降，浮游電流源(154、155)的Nch晶體管155的柵極/源極間電壓擴(kuò)大。因此，電流16通過(guò)Nch晶體管155從節(jié)點(diǎn)N2吸入，Pch電流鏡130的輸入電流(Pch晶體管131的漏極電流)增加。 此時(shí)，Pch晶體管131、132的通用柵極(節(jié)點(diǎn)擬)的電位下降，Pch電流鏡130的輸出電流 (Pch晶體管132的漏極電流)增加。這樣一來(lái)，對(duì)節(jié)點(diǎn)m的充電作用增強(qiáng)，節(jié)點(diǎn)m的電位進(jìn)一步上升。并且，因節(jié)點(diǎn)m的電位上升，浮游電流源(152、153)的Pch晶體管152的柵極/源極間電壓擴(kuò)大，流入到Pch晶體管152的漏極電流增加。這樣一來(lái)，對(duì)節(jié)點(diǎn)N3的放電作用增強(qiáng)，節(jié)點(diǎn)N3的電位也進(jìn)一步上升。并且，電流源124的電流16從節(jié)點(diǎn)N4吸入、節(jié)點(diǎn)N4的電位下降時(shí)，柵極共通連接到節(jié)點(diǎn)N4的Nch晶體管141、142的柵極/源極間電壓減少，Nch電流鏡140的輸出電流 (Nch晶體管142的漏極電流)減少。因此，節(jié)點(diǎn)N3的電位上升因Nch電流鏡140的輸出電流的減少而后延。其結(jié)果促進(jìn)了節(jié)點(diǎn)m和N3的電位上升，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(絕對(duì)值)迅速減少，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓進(jìn)一步擴(kuò)大，輸出端子2的輸出電壓VO的下降變快。即，通過(guò)電流控制電路120’，電流源124的電流16作為反向電流與從浮游電流源(154、155)流入到Nch電流鏡140的輸入端(節(jié)點(diǎn)N4)的電流(Nch晶體管140的輸入側(cè)的電流)結(jié)合，通過(guò)浮游電流源(巧4、155)， 加算到Pch電流鏡130的輸入電流，從而加速輸出端子2的放電動(dòng)作，輸出電壓VO的下降變快。此外，輸出信號(hào)VO接近輸入電壓VI、其電壓差(絕對(duì)值)變小到Pch晶體管104 的閾值電壓(絕對(duì)值)以下時(shí)，即輸出電壓VO和第2電源端子電壓VE2的電壓差與、輸入電壓VI和第2電源端子電壓VE2的電壓差相比，變小到Pch晶體管104的閾值電壓Vtp的絕對(duì)值以下時(shí)(IVI-VOl ( |Vtp|)，Pch晶體管104斷開(kāi)，連接點(diǎn)4的電壓下降，Nch晶體管 106斷開(kāi)，來(lái)自節(jié)點(diǎn)N4的吸入電流16停止，輸出端子2的放電加速作用也停止。之后轉(zhuǎn)換到以上說(shuō)明的、不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作，進(jìn)行輸出端子2 的放電動(dòng)作，當(dāng)輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。通過(guò)上述內(nèi)容，電流控制電路120’在輸入電壓VI和輸出信號(hào)VO的電壓差較大時(shí)動(dòng)作，加速輸出端子2的充電動(dòng)作或放電動(dòng)作，當(dāng)輸出電壓VO接近輸入電壓VI時(shí)自動(dòng)停止。此外，輸入電壓VI的變化較小、輸入電壓VI和輸出信號(hào)VO的電壓差為晶體管103或 104的閾值電壓(絕對(duì)值)以下時(shí)，電流控制電路120’不動(dòng)作。并且和圖1 一樣，電流控制電路120’動(dòng)作期間的輸出端子2的充電動(dòng)作及放電動(dòng)作與同時(shí)具有Nch差動(dòng)對(duì)和Pch差動(dòng)對(duì)的差動(dòng)放大器的動(dòng)作相同，因此易于實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。此外，在圖10的輸出電路中，為確保返回連接構(gòu)成中的輸出穩(wěn)定性，可設(shè)置相位補(bǔ)償電容。在圖10中，相位補(bǔ)償電容例如可設(shè)置在輸出放大級(jí)110的Pch晶體管101、102 中的一個(gè)(節(jié)點(diǎn)m或N;3)或雙方的柵極(節(jié)點(diǎn)m及N； )和輸出端子2之間。對(duì)應(yīng)于相位補(bǔ)償電容的連接，通過(guò)調(diào)整電流控制電路120’的電流源123、124的電流15、16，可實(shí)現(xiàn)相位補(bǔ)償電容的迅速的充放電，也可實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。并且，圖10的輸出電路可通過(guò)單一導(dǎo)電型構(gòu)成差動(dòng)輸入級(jí)的差動(dòng)對(duì)，從而減少元件個(gè)數(shù)，并減小電路面積。并且，即使減小空載電流(電流II、13、14及輸出放大級(jí)110的 Pch晶體管101、102的電流)并抑制靜耗電，也可通過(guò)電流控制電路120’的控制進(jìn)行高速動(dòng)作，可實(shí)現(xiàn)低耗電、高速驅(qū)動(dòng)。并且，對(duì)于提供到圖10的輸出電路的各電源端子的電源電壓，可進(jìn)行和圖1相同的設(shè)定、變更。例如，可將圖10的電路作為驅(qū)動(dòng)圖23(B)的OLED驅(qū)動(dòng)器的輸出范圍的輸出電路使用，或作為驅(qū)動(dòng)圖23(A)的LCD驅(qū)動(dòng)器的輸出范圍的輸出電路使用。電源電壓的設(shè)定例的詳情請(qǐng)參照?qǐng)D1的說(shuō)明。并且，電流控制電路120’的第1、第2電源端子的設(shè)定例也和圖1的電流控制電路120的情況一樣。(實(shí)施例11)接著說(shuō)明本發(fā)明的第11實(shí)施例。圖11是表示本發(fā)明的第11實(shí)施例的輸出電路的構(gòu)成的圖。圖11的輸出電路是將圖10的電流鏡130、140分別變更為和圖2—樣的低壓共源共柵反向鏡130’、140’的構(gòu)成。電流控制電路和圖10—樣，具有電流控制電路120’， 其通過(guò)第1浮游電流源電路150增加電流鏡130’或140’的輸入電流。對(duì)于電流鏡130’、 140’，對(duì)和圖2相同的要素、元件附加同樣的參照標(biāo)記，對(duì)于電流控制電路120’，對(duì)和圖10 相同的要素、元件附加同樣的參照標(biāo)記。以下說(shuō)明圖11的輸出電路的動(dòng)作。在圖11的輸出電路中，不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作在輸入電壓VI相對(duì)于輸出電壓VO向第1電源端子 El (高壓)一側(cè)大幅度變化時(shí)，節(jié)點(diǎn)m和N3的電位下降，產(chǎn)生基于輸出放大級(jí)110的輸出端子2的充電作用。并且，當(dāng)輸入電壓VI相對(duì)于輸出電壓VO向第2電源端子E2(低壓) 一側(cè)大幅度變化時(shí)，節(jié)點(diǎn)W和N3的電位上升，產(chǎn)生基于輸出放大級(jí)110的輸出端子2的放電作用。此時(shí)的動(dòng)作和圖2的輸出電路中的、不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作相同，詳情參照?qǐng)D2的說(shuō)明。接著簡(jiǎn)單說(shuō)明電流控制電路120’的動(dòng)作。電流控制電路120’的動(dòng)作起到對(duì)不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作的追加的作用。電流控制電路120’的構(gòu)成及詳細(xì)動(dòng)作和圖10中說(shuō)明的一樣。即，電流控制電路120’在輸入電壓VI相對(duì)輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化時(shí)，將電流源123的電流15提供到Pch 電流鏡130的輸入端(節(jié)點(diǎn)N2)。此外，圖11的輸出電路中，在不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)于輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化時(shí)，因Nch差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的減少及增加)，節(jié)點(diǎn)m和 N3的電位下降，產(chǎn)生基于輸出放大級(jí)110的、輸出端子2的充電作用。除了該差動(dòng)放大動(dòng)作， 通過(guò)電流控制電路120’使電流源123的電流15提供到節(jié)點(diǎn)N2時(shí)，節(jié)點(diǎn)N2的電位上升，浮游電流源(154、155)的Pch晶體管154的柵極/源極間電壓(絕對(duì)值)擴(kuò)大。因此，電流 15通過(guò)Pch晶體管巧4提供到節(jié)點(diǎn)N4，Nch晶體管140，的輸入電流(Nch晶體管141、143 的漏極電流)增加。此時(shí)，Nch晶體管141、142的通用柵極(節(jié)點(diǎn)N4)的電位上升，Nch電流鏡140’的輸出電流(Nch晶體管142、144的漏極電流)增加。這樣一來(lái)，對(duì)節(jié)點(diǎn)N3的放電作用加強(qiáng)，節(jié)點(diǎn)N3的電位進(jìn)一步下降。并且，通過(guò)節(jié)點(diǎn)N3的電位下降，浮游電流源(152、 153)的Nch晶體管153的柵極/源極間電壓擴(kuò)大，流入到Nch晶體管153的漏極電流增加。 這樣一來(lái)，對(duì)節(jié)點(diǎn)W的放電作用增強(qiáng)，節(jié)點(diǎn)W的電位也進(jìn)一步降低。并且，電流源123的電流15提供到節(jié)點(diǎn)N2、節(jié)點(diǎn)N2的電壓上升時(shí)，柵極共通連接到節(jié)點(diǎn)N2的Pch晶體管131、132的柵極/源極間電壓(絕對(duì)值)減少，Pch晶體管131、 132的漏極電流減少。因此，節(jié)點(diǎn)m的電位下降通過(guò)Pch晶體管130’的輸出電流(Pch晶體管131、132的漏極電流)的減少而后延。其結(jié)果是，促進(jìn)了節(jié)點(diǎn)m和N3的電位下降，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(絕對(duì)值)進(jìn)一步擴(kuò)大，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓迅速減少，輸出端子2的輸出電壓VO的上升變快。即，通過(guò)電流控制電路120’， 電流源123的電流15與從Pch電流鏡130’的輸入端(節(jié)點(diǎn)N2)流入到浮游電流源(154、 155)的電流(Pch晶體管130’的輸入側(cè)的電流)結(jié)合，通過(guò)浮游電流源(巧4、155)，加算到 Nch電流鏡140’的輸入電流，從而加速輸出端子2的充電動(dòng)作，輸出電壓VO的上升變快。另一方面，電流控制電路120’在輸入電壓VI相對(duì)于輸出電壓VO向第2電源端子 E2 (低壓)一側(cè)大幅度變化時(shí)，從Nch電流鏡140’的輸入端(節(jié)點(diǎn)N4)吸入電流源124的電流16。此外，圖11的輸出電路中，在不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)于輸出電壓VO向第2電源端子E2 (低壓)一側(cè)大幅度變化時(shí)，因 Nch差動(dòng)對(duì)的輸出電流的變化(Nch晶體管111、112的漏極電流的增加及減少)，節(jié)點(diǎn)m和 N3的電位上升，產(chǎn)生基于輸出放大級(jí)110的輸出端子2的放電作用。除了該差動(dòng)放大動(dòng)作， 通過(guò)電流控制電路120，使電流源124的電流16從節(jié)點(diǎn)N4吸入時(shí)，節(jié)點(diǎn)N4的電壓下降，浮游電流源(154、155)的Nch晶體管155的柵極/源極間電壓擴(kuò)大。因此，電流16通過(guò)Nch 晶體管155從節(jié)點(diǎn)N2吸入，Pch晶體管130’的輸入電流(Pch晶體管131、133的漏極電流) 增加。此時(shí)，Pch晶體管131、132的通用柵極(節(jié)點(diǎn)N2)的電位下降，Pch電流鏡130’的輸出電流(Nch晶體管142、144的漏極電流)增加。這樣一來(lái)，對(duì)節(jié)點(diǎn)Μ的充電作用加強(qiáng)，節(jié)點(diǎn)m的電位進(jìn)一步上升。并且，通過(guò)節(jié)點(diǎn)m的電位上升，浮游電流源(152、15 的Pch 晶體管152的柵極/源極間電壓(絕對(duì)值)擴(kuò)大，流入到Pch晶體管152的漏極電流增加。 這樣一來(lái)，對(duì)節(jié)點(diǎn)N3的充電作用增強(qiáng)，節(jié)點(diǎn)N3的電位進(jìn)一步上升。并且，電流源IM的電流16從節(jié)點(diǎn)N4吸入、節(jié)點(diǎn)N4的電位下降時(shí)，柵極共通連接到節(jié)點(diǎn)N4的Nch晶體管141、142的柵極/源極間電壓減少，Nch電流鏡140’的輸出電流 (Nch晶體管142、144的漏極電流)減少。因此，節(jié)點(diǎn)N3的電位上升通過(guò)Nch電流鏡140’ 的輸出電流的減少而后延。
其結(jié)果是，促進(jìn)了節(jié)點(diǎn)m和N3的電位上升，輸出放大級(jí)110的Pch晶體管101的柵極/源極間電壓(絕對(duì)值)迅速減少，輸出放大級(jí)110的Nch晶體管102的柵極/源極間電壓進(jìn)一步擴(kuò)大，輸出端子2的輸出電壓VO的下降變快。S卩，通過(guò)電流控制電路120’，電流源124的電流16作為反向電流與從浮游電流源(154、155)流入到Nch電流鏡140’的輸入端(節(jié)點(diǎn)N4)的電流(Nch晶體管140’的輸入側(cè)的電流)結(jié)合，通過(guò)浮游電流源(154、 155)，加算到Pch電流鏡130’的輸入電流，從而加速輸出端子2的放電動(dòng)作，輸出電壓VO 的下降變快。此外，輸出端子2充電時(shí)、放電時(shí)，輸出信號(hào)VO均接近輸入電壓VI，其電壓差變成比Nch晶體管103、Pch晶體管104的閾值電壓(絕對(duì)值)小時(shí)，Nch晶體管103、Pch晶體管104斷開(kāi)，電流15到節(jié)點(diǎn)N2的供給、或從節(jié)點(diǎn)N4的電流16的吸入停止，輸出端子2的充電或放電的加速作用也停止。之后，轉(zhuǎn)換到不接受電流控制電路120的控制的普通的差動(dòng)放大動(dòng)作，輸出電壓VO達(dá)到輸入電壓VI時(shí)，變?yōu)檩敵龇€(wěn)定狀態(tài)。如上所述，在圖11的輸出電路中，電流控制電路120’在輸入電壓VI和輸出信號(hào) VO的電壓差較大時(shí)動(dòng)作，加速輸出端子2的充電動(dòng)作或放電動(dòng)作，當(dāng)輸出電壓VO接近輸入電壓VI時(shí)自動(dòng)停止。此外，輸入電壓VI的變化較小、輸入電壓VI和輸出信號(hào)VO的電壓差為晶體管103 或104的閾值電壓(絕對(duì)值)以下時(shí)，電流控制電路120’不作用。并且和圖10 —樣，電流控制電路120’動(dòng)作期間的輸出端子2的充電動(dòng)作及放電動(dòng)作與同時(shí)具有Nch差動(dòng)對(duì)和 Pch差動(dòng)對(duì)的差動(dòng)放大器的動(dòng)作相同，因此易于實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。此外，在圖11的輸出電路中，為確保返回連接構(gòu)成中的輸出穩(wěn)定性，可設(shè)置相位補(bǔ)償電容。在圖11中，相位補(bǔ)償電容例如可設(shè)置在Pch晶體管132、134的連接點(diǎn)(節(jié)點(diǎn)N5) 和輸出端子2之間，或Nch晶體管142、144的連接點(diǎn)(節(jié)點(diǎn)N7)和輸出端子2之間的一方或雙方上?；蛘咭部稍O(shè)置在輸出放大級(jí)110的Pch晶體管101、102中的一方(節(jié)點(diǎn)m或 N3)或雙方的柵極(節(jié)點(diǎn)m及N； )之間。對(duì)應(yīng)于相位補(bǔ)償電容的連接，通過(guò)調(diào)整電流控制電路120’的電流源123、124的電流15、16，可實(shí)現(xiàn)相位補(bǔ)償電容的迅速的充放電，可實(shí)現(xiàn)充電時(shí)和放電時(shí)的輸出電壓波形的對(duì)稱性。并且，圖11的輸出電路可通過(guò)單一導(dǎo)電型構(gòu)成差動(dòng)輸入級(jí)的差動(dòng)對(duì)，從而減少元件個(gè)數(shù)，并減小電路面積。即使減小空載電流(電流I1、I3、I4及輸出放大級(jí)110的Pch晶體管101、102的電流)并抑制靜耗電，也可通過(guò)電流控制電路120’的控制進(jìn)行高速動(dòng)作， 可實(shí)現(xiàn)低耗電、高速驅(qū)動(dòng)。對(duì)于提供到各電源端子的電源電壓，可進(jìn)行和圖1 一樣的設(shè)定或變更，參照?qǐng)D1中的說(shuō)明。(實(shí)施例I2)接著說(shuō)明本發(fā)明的第12實(shí)施例。圖12是表示本發(fā)明的第12實(shí)施例的輸出電路的構(gòu)成的圖。并且在圖12中，對(duì)和圖11相同的要素、元件附加同樣的參照標(biāo)記。圖12的輸出電路是在圖11的輸出電路中變更了電流控制電路120’的連接目的地的構(gòu)成。或者， 圖12的輸出電路是在圖3的輸出電路中將電流控制電路120置換為電流控制電路120’ 的構(gòu)成。在圖12中，電流控制電路120’的電流源123通過(guò)Pch晶體管105與Pch電流鏡 130，的晶體管131、133的連接點(diǎn)(節(jié)點(diǎn)N6)連接，電流源IM通過(guò)Nch晶體管106與Nch電流鏡140’的晶體管141、143的連接點(diǎn)(節(jié)點(diǎn)N8)連接。其他構(gòu)成和圖11 一樣。和圖11 一樣，在圖12中，在不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)于輸出電壓VO向第1電源端子El (高壓)一側(cè)大幅度變化時(shí)，節(jié)點(diǎn)m和N3的電位下降，產(chǎn)生基于輸出放大級(jí)110的輸出端子2的充電作用。除了該差動(dòng)放大動(dòng)作，通過(guò)電流控制電路120’使電流源123的電流15提供到節(jié)點(diǎn)N6時(shí)，節(jié)點(diǎn)N6的電位上升，Pch晶體管133的柵極/源極間電壓擴(kuò)大。因此，電流15通過(guò)Pch晶體管133提供到節(jié)點(diǎn)N2，節(jié)點(diǎn)N2的電位上升。并且，通過(guò)節(jié)點(diǎn)N2的電位上升，浮游電流源(154、155) 的Pch晶體管154的柵極/源極間電壓(絕對(duì)值)擴(kuò)大。這樣一來(lái)，電流15通過(guò)Pch晶體管154提供到節(jié)點(diǎn)N4，Nch電流鏡140，的輸入電流(Nch晶體管141、143的漏極電流)增加。即，電流15向節(jié)點(diǎn)N6的供給起到和圖11的電流15向節(jié)點(diǎn)N2的供給相同的作用。因此，輸出端子2的充電動(dòng)作加速。并且在圖12中，在不接受電流控制電路120’的控制的普通的差動(dòng)放大動(dòng)作中，輸入電壓VI相對(duì)于輸出電壓VO向第2電源端子E2 (低壓)一側(cè)大幅度變化時(shí)，節(jié)點(diǎn)m和N3 的電位上升，產(chǎn)生基于輸出放大級(jí)110的輸出端子2的放電作用。除了該差動(dòng)放大動(dòng)作，電流源124的電流16從節(jié)點(diǎn)N8吸入時(shí)，節(jié)點(diǎn)N8的電位下降，Nch晶體管143的柵極/源極間電壓擴(kuò)大。因此，電流16通過(guò)Nch晶體管143從節(jié)點(diǎn)N4吸入，節(jié)點(diǎn)N4的電位下降。并且，通過(guò)節(jié)點(diǎn)N4的電位下降，浮游電流源(154、155)的Nch晶體管155的柵極/源極間電壓擴(kuò)大。因此，電流16通過(guò)Nch晶體管155從節(jié)點(diǎn)N2吸入，Pch電流鏡130，的輸入電流 (Pch晶體管131、133的漏極電流)增加。即，來(lái)自節(jié)點(diǎn)N8的電流16的吸入起到和圖11 的來(lái)自節(jié)點(diǎn)N4的電流16的吸入相同的作用。因此，輸出端子2的放電動(dòng)作被加速。因此，圖12的輸出電路和圖11的作用相同，并和圖11的特性相同。此夕卜，圖11 和圖12的輸出電路中，來(lái)自電流控制電路120’的電流源123、124的電流15、16與電流鏡 130’、140’的輸入側(cè)電流結(jié)合的位置不同，但均從電流結(jié)合的位置借助浮游電流源(154、 155)增加相反側(cè)的電流鏡的輸入側(cè)的電流，通過(guò)該作用，實(shí)現(xiàn)了輸出端子2的充電動(dòng)作及放電動(dòng)作的加速。(實(shí)施例I3)接著說(shuō)明本發(fā)明的第13實(shí)施例。圖13是表示本發(fā)明的第13實(shí)施例的輸出電路的構(gòu)成的圖。并且在圖13中，對(duì)和圖10相同的要素、元件附加同樣的參照標(biāo)記。圖13的輸出電路是在圖10的輸出電路中，將Pch差動(dòng)級(jí)作為第2差動(dòng)級(jí)180追加，擴(kuò)大了輸入動(dòng)態(tài)范圍。此外，圖13的輸出電路是在圖4的輸出電路中將電流控制電路120置換為電流控制電路120’的構(gòu)成。第2差動(dòng)級(jí)180是和圖4的差動(dòng)級(jí)180相同的構(gòu)成及連接，可參照?qǐng)D 4的說(shuō)明。圖13的輸出電路是在同時(shí)具有Nch差動(dòng)對(duì)及Pch差動(dòng)對(duì)的構(gòu)成中，附加了電流控制電路120’的輸出電路。和圖10的輸出電路相比，沒(méi)有基于元件個(gè)數(shù)減少的節(jié)省面積的效果，但通過(guò)具有電流控制電路120’，可實(shí)現(xiàn)輸出端子2的充電動(dòng)作及放電動(dòng)作的高速化。 并且，和圖10 —樣，在保持負(fù)荷驅(qū)動(dòng)速度的狀態(tài)下，可抑制空載電流，降低靜耗電。此外，圖13的輸出電路的電流控制電路120’和圖25的相關(guān)技術(shù)的控制電路 90 (晶體管93-1、93-2、電流源91、92及差動(dòng)輸入級(jí)50的晶體管65、66、輔助電流源53、54) 中，追加電流的供給及吸入作用的連接目的地不同。圖13的電流控制電路120’將追加電流(電流15、16)的連接目的地作為電流鏡130、140的輸入側(cè)端子(節(jié)點(diǎn)N2、N4)。(實(shí)施例14)接著說(shuō)明本發(fā)明的第14實(shí)施例。圖14是表示本發(fā)明的第14實(shí)施例的輸出電路的構(gòu)成的圖。并且在圖14中，對(duì)和圖11相同的要素、元件附加同樣的參照標(biāo)記。圖14的輸出電路是在圖11的輸出電路中，將Pch差動(dòng)級(jí)作為第2差動(dòng)級(jí)180追加，擴(kuò)大了輸入動(dòng)態(tài)范圍。此外，圖14的輸出電路是在圖5的輸出電路中將電流控制電路120置換為電流控制電路120’的構(gòu)成。第2差動(dòng)級(jí)180是和圖5的差動(dòng)級(jí)180相同的構(gòu)成及連接，可參照?qǐng)D 5的說(shuō)明。圖14的輸出電路是在同時(shí)具有Nch差動(dòng)對(duì)及Pch差動(dòng)對(duì)的構(gòu)成中，附加了電流控制電路120’的輸出電路。電流控制電路120’之外的構(gòu)成參照專利文獻(xiàn)2 (特開(kāi)平06-3沈529 號(hào)公報(bào))的圖1。對(duì)應(yīng)于專利文獻(xiàn)2的圖1的差動(dòng)放大器，是將輸出端子回歸連接到反轉(zhuǎn)輸入端子的電壓跟隨器的構(gòu)成。圖13的輸出電路和圖11的輸出電路相比，沒(méi)有基于元件個(gè)數(shù)減少的節(jié)省面積的效果，但通過(guò)具有電流控制電路120’，可實(shí)現(xiàn)輸出端子2的充電動(dòng)作及放電動(dòng)作的高速化。并且，和圖11 一樣，在保持負(fù)荷驅(qū)動(dòng)速度的狀態(tài)下，可抑制空載電流，降低靜耗電。電流控制電路120’將追加電流(電流15、16)的連接目的地作為電流鏡 130、140的輸入側(cè)端子(節(jié)點(diǎn)N2、N4)。此外，作為本發(fā)明的第12實(shí)施例的變形例，可向圖12的輸出電路追加第2差動(dòng)級(jí) 180。此時(shí)，具有和圖14的輸出電路同樣的性能。(實(shí)施例15)接著說(shuō)明本發(fā)明的第15實(shí)施例。圖15是表示本發(fā)明的第15實(shí)施例的輸出電路的構(gòu)成的圖。并且在圖15中，對(duì)和圖10相同的要素、元件附加同樣的參照標(biāo)記。圖15的輸出電路是在圖10的輸出電路中，將第1差動(dòng)級(jí)170置換為第2差動(dòng)級(jí)180的構(gòu)成?；蛘?，圖15的輸出電路是在圖6的輸出電路中將電流控制電路120置換為電流控制電路120’ 的構(gòu)成。第2差動(dòng)級(jí)180和圖6的差動(dòng)級(jí)180的構(gòu)成及連接相同，可參照?qǐng)D6的說(shuō)明。圖15的輸出電路僅是差動(dòng)級(jí)的作用從Nch差動(dòng)對(duì)的作用變?yōu)镻ch差動(dòng)對(duì)的作用， 電流控制電路120’的作用和圖10相同。因此，本實(shí)施例也具有和圖10的輸出電路同樣的性能。此外，對(duì)于圖15的輸出電路中的各電源端子的供給電壓，可進(jìn)行和圖6相同的設(shè)定、變更。例如，可將圖15的構(gòu)成作為驅(qū)動(dòng)圖23(A)的LCD驅(qū)動(dòng)器的負(fù)極輸出范圍的輸出電路使用。電源電壓的設(shè)定例的詳細(xì)可參照?qǐng)D6的說(shuō)明。并且，作為圖11、圖12所示的第11、第12實(shí)施例的變形例，和圖15的實(shí)施例一樣， 將第1差動(dòng)級(jí)170置換為第2差動(dòng)級(jí)180，可變更差動(dòng)對(duì)的導(dǎo)電型。(實(shí)施例I6)接著說(shuō)明本發(fā)明的第16實(shí)施例。圖16是表示本發(fā)明的第16實(shí)施例的輸出電路的構(gòu)成的圖。并且在圖16中，對(duì)和圖11相同的要素、元件附加同樣的參照標(biāo)記。圖16的輸出電路是在圖11的輸出電路中部分變更了電流控制電路120’的構(gòu)成。在圖16的電流控制電路120’中，將圖10的電流源121置換為二極管接法的Pch晶體管121，將電流源122 置換為二極管接法的Nch晶體管122。并且，圖16的輸出電路是在圖7的輸出電路中將電流控制電路120置換為電流控制電路120’的構(gòu)成。
在圖16的電流控制電路120’中，負(fù)荷元件121在晶體管103斷開(kāi)時(shí)，使晶體管 105的柵極(連接點(diǎn)3)向第1電源端子El (高壓)一側(cè)變化，起到停止電流15向電流鏡 140的輸入側(cè)電流加算的作用。并且，負(fù)荷元件122在晶體管104斷開(kāi)時(shí)，使晶體管106的柵極(連接點(diǎn)4)向第2電源端子E2 (低壓)一側(cè)變化，起到停止電流16向電流鏡130的輸入側(cè)電流加算的作用。圖10的電流控制電路120’是將負(fù)荷元件121、122作為電流源的構(gòu)成，但由圖16 的二極管接法的晶體管構(gòu)成時(shí)，也可實(shí)現(xiàn)同樣的作用。此時(shí)，二極管接法的晶體管121、122 和晶體管105、106相比，分別構(gòu)成為閾值電壓(絕對(duì)值)變小。并且，雖未圖示，也可由電阻元件構(gòu)成負(fù)荷元件121、122。并且在電流控制電路120’中，將負(fù)荷元件121、122從電流源變更為二極管接法的晶體管的構(gòu)成，也可適用于圖10 圖15的輸出電路的電流控制電路120’。(實(shí)施例Π)接著說(shuō)明本發(fā)明的第17實(shí)施例。圖17是表示本發(fā)明的第17實(shí)施例的輸出電路的構(gòu)成的圖。并且在圖17中，對(duì)和圖10相同的要素、元件附加同樣的參照標(biāo)記。圖17的輸出電路是在圖10的輸出電路中具有多個(gè)(N個(gè))(170-1、170-2、…、170-N)同一導(dǎo)電型的差動(dòng)級(jí)的構(gòu)成。并且，圖17的輸出電路是在圖8的輸出電路中將電流控制電路120置換為電流控制電路120’的構(gòu)成。多個(gè)(170-1,170-2,…、170-N)的差動(dòng)級(jí)是和圖8相同的構(gòu)成， 參照?qǐng)D8的說(shuō)明。在圖17的輸出電路中，對(duì)N個(gè)輸入電壓VI-1、VI-2、…VI-N，作為輸出端子2的輸出電壓VO可輸出N個(gè)輸入電壓的平均電壓VO = ((VI-I)+ (VI-2)+…+ (VI-N)/ N)。在圖17的輸出電路中，電流控制電路120’在輸入電壓VI-I和輸出電壓VO的電壓差較大時(shí)動(dòng)作，具有加速輸出端子2的充電動(dòng)作或放電動(dòng)作的作用。此外，N個(gè)輸入電壓 (VI_1、VI_2、…、VI_N)間的電壓差優(yōu)選比構(gòu)成N個(gè)差動(dòng)對(duì)的晶體管的閾值電壓足夠小。和圖17 —樣，在圖11 圖16的輸出電路中，可變更為具有多個(gè)同一導(dǎo)電型的差動(dòng)級(jí)的構(gòu)成。(實(shí)施例I8)接著說(shuō)明本發(fā)明的第18實(shí)施例。圖18是表示本發(fā)明的第18實(shí)施例的輸出電路的構(gòu)成的圖。圖18的輸出電路是在圖11的輸出電路中刪除Nch電流鏡140’、而具有圖10 所示的Nch電流鏡140的構(gòu)成。Nch電流鏡140’和Nch電流鏡140具有同樣的作用，可進(jìn)行置換。此外，在圖12的輸出電路中，也可將Nch電流鏡140’置換為圖10的Nch電流鏡 140。但這種情況下，電流控制電路120’的電流源124的電流16提供到節(jié)點(diǎn)N4。并且，對(duì)替代第1差動(dòng)級(jí)170而僅具有第2差動(dòng)級(jí)180、電流鏡由低壓共源共柵電流鏡130’、140’構(gòu)成的輸出電路，可將Pch電流鏡130’(圖11、圖12)置換為Pch電流鏡(圖10)。(實(shí)施例I9)接著說(shuō)明本發(fā)明的第19實(shí)施例。在本實(shí)施例中，對(duì)本發(fā)明涉及的輸出電路進(jìn)行電路模擬。圖19及圖20是表示作為本發(fā)明的第19實(shí)施例，電路模擬所使用的輸出電路的構(gòu)成的圖。圖19及圖20的構(gòu)成中，分別在圖2及圖11所示的輸出電路中，相位補(bǔ)償電容Cl 連接在Nch電流鏡140’的Nch晶體管142、144的連接點(diǎn)(節(jié)點(diǎn)N7)和輸出端子2之間。圖 19及圖20中雖未圖示，但相當(dāng)于數(shù)據(jù)線的負(fù)荷電路連接到輸出端子2(在電路模擬中，在連接了負(fù)荷電路的狀態(tài)下進(jìn)行模擬)。圖21是表示圖19的輸出電路中的輸出端子2的輸出波形圖的模擬結(jié)果(過(guò)渡解析結(jié)果)的圖。第1、第3電源端子E1、E3的電源電壓是13. 5V，第2、第4、第5電源端子 E2、E4、E5的電源電壓是0V。輸入電壓VI雖未圖示，但通過(guò)1. 5V-12V的跨步信號(hào)，在時(shí)刻 t0從1. 5V到12V、或從12V到1. 5V變化。圖21的輸出波形V0_1對(duì)應(yīng)于輸入電壓VI從1. 5V到12V的變化(上升)，輸出波形V0_2對(duì)應(yīng)于輸入電壓VI從12V到1. 5V的變化(下降)。輸出波形V0_1、V0_2在時(shí)刻t0到時(shí)刻ta的期間，通過(guò)電流控制電路120的動(dòng)作， 其電壓變化均加速，輸出波形的傾角變大。時(shí)刻ta之后，電流控制電路120停止，轉(zhuǎn)換并變化到普通的差動(dòng)放大動(dòng)作。此外，相對(duì)于輸出波形V0_1、V0_2的振幅，電流控制電路120動(dòng)作的電壓范圍(時(shí)間tO-ta的電壓變動(dòng)范圍)主要取決于包括電流控制電路120的晶體管 103,104的基板偏壓效果的閾值電壓的大小。如減小包括晶體管103、104的基板偏壓效果的閾值電壓，則電流控制電路120動(dòng)作的電壓范圍變大，電壓變化的加速期間也增大。根據(jù)圖21的輸出波形V0_1、V0_2，確認(rèn)了基于圖19的電流控制電路120的輸出端子2的充電動(dòng)作及放電動(dòng)作的加速效果。此外，對(duì)于圖20的輸出電路中的輸出端子2的輸出波形圖的模擬結(jié)果(過(guò)渡解析結(jié)果)，通過(guò)電流控制電路120’的電流15、16的調(diào)整， 可實(shí)現(xiàn)和圖21的輸出波形V0_1、V0_2基本同等的波形。因此，也確認(rèn)了基于圖20的電流控制電路120’的輸出端子2的充電動(dòng)作及放電動(dòng)作的加速效果。并且確認(rèn)了，即使差動(dòng)級(jí)由單一導(dǎo)電型構(gòu)成、相位補(bǔ)償電容Cl也是非對(duì)稱的連接時(shí)，也可實(shí)現(xiàn)輸出端子2的充電時(shí)及放電時(shí)的波形對(duì)稱性。(實(shí)施例2O)圖22是表示本發(fā)明的第20實(shí)施例的顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器的要部構(gòu)成的圖。參照?qǐng)D22，例如對(duì)應(yīng)于圖M(A)的數(shù)據(jù)驅(qū)動(dòng)器980。參照?qǐng)D22，該數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成包括移位寄存器801、數(shù)據(jù)寄存器/鎖存器802、電平移位電路組(電平移位組)803、參照電壓發(fā)生電路804、解碼電路組805、輸出電路組806。輸出電路組806的各輸出電路可使用參照?qǐng)D1至圖21說(shuō)明的各實(shí)施例的輸出電路。輸出電路組806對(duì)應(yīng)于輸出數(shù)具有多個(gè)輸出電路。移位寄存器801根據(jù)起動(dòng)脈沖和時(shí)鐘信號(hào)CLK，決定數(shù)據(jù)鎖存器的時(shí)序。數(shù)據(jù)寄存器/鎖存器802根據(jù)由移位寄存器801決定的時(shí)序，將輸入的影像數(shù)字?jǐn)?shù)據(jù)擴(kuò)展為各輸出單位的數(shù)字?jǐn)?shù)據(jù)信號(hào)，按照每個(gè)規(guī)定的輸出數(shù)進(jìn)行鎖存，對(duì)應(yīng)于控制信號(hào)，輸出到電平移位電路組803。電平移位電路組803將數(shù)據(jù)寄存器/鎖存器802輸出的各輸出單位的數(shù)字?jǐn)?shù)據(jù)信號(hào)從低振幅信號(hào)電平變換為高振幅信號(hào)，輸出到解碼電路組805。解碼電路組805 按照每個(gè)輸出，從通過(guò)參照電壓發(fā)生電路804生成的參照電壓組中，選擇和電平變換的數(shù)字?jǐn)?shù)據(jù)信號(hào)對(duì)應(yīng)的參照電壓。輸出電路組806按照每個(gè)輸出，輸入通過(guò)解碼電路組805對(duì)應(yīng)的解碼器所選擇的一個(gè)或多個(gè)參照電壓，放大輸出和該參照電壓對(duì)應(yīng)的調(diào)制信號(hào)。輸出電路組806的輸出端子組連接到顯示裝置的數(shù)據(jù)線。移位寄存器801及數(shù)據(jù)寄存器/鎖存器802是邏輯電路，一般由低壓(例如OV 3. 3V)構(gòu)成，提供對(duì)應(yīng)的電源電壓。電平移位組803、解碼電路組805及輸出電路組806由一般情況下驅(qū)動(dòng)顯示元件所需的高壓(例如 OV(VSS) 18V(VDD))構(gòu)成，被提供對(duì)應(yīng)的電源電壓。
參照?qǐng)D1至圖21說(shuō)明的各實(shí)施例的輸出電路中，加速了與輸出電路的輸出端子連接的數(shù)據(jù)線的充電動(dòng)作及放電動(dòng)作，可實(shí)現(xiàn)充電時(shí)及放電時(shí)的波形對(duì)稱性，進(jìn)一步適于面積、耗電的減小，因此優(yōu)選作為作為顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器的輸出電路組806的各輸出電路的構(gòu)成。根據(jù)本實(shí)施例，可實(shí)現(xiàn)一種低耗電、可高速驅(qū)動(dòng)的數(shù)據(jù)驅(qū)動(dòng)器、顯示裝置。此外，將上述專利文獻(xiàn)的公開(kāi)內(nèi)容通過(guò)援引加入到本說(shuō)明書(shū)中。在本發(fā)明的所有公開(kāi)(包括權(quán)利要求)范圍內(nèi)，可進(jìn)一步根據(jù)其基本技術(shù)思想進(jìn)行實(shí)施例或?qū)嵤├淖兏?/調(diào)整。例如在本發(fā)明中使用的電流源也可以是向源極提供規(guī)定的電源，向柵極提供規(guī)定的偏壓的晶體管。并且，在本發(fā)明的權(quán)利要求范圍內(nèi)，可對(duì)各種公開(kāi)要素進(jìn)行多種組合或選擇。S卩，本發(fā)明當(dāng)然包括根據(jù)權(quán)利要求在內(nèi)的所有公開(kāi)、技術(shù)思想只要是本領(lǐng)域技術(shù)人員就能夠獲得的各種變形、修正。附記上述實(shí)施方式的全部或一部分(但不限于以下內(nèi)容)。此外，權(quán)利要求范圍的權(quán)利要求1-20對(duì)應(yīng)于特愿2010-130848號(hào)的權(quán)利要求1_20 (附記31-50)，權(quán)利要求21-40 對(duì)應(yīng)于特愿2010-130849號(hào)的權(quán)利要求1_20(附記51-70)。權(quán)利要求41是包括了權(quán)利要求1和權(quán)利要求21的權(quán)利要求(附記1)。(附記1)一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入信號(hào)和上述輸出端子的輸出信號(hào)的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1 差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在上述第2節(jié)點(diǎn)和上述第4節(jié)點(diǎn)之間，上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；以及第2浮游電流源電路，連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出，上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；以及第2導(dǎo)電型的第2晶體管，連接在上述第4電源端子和上述輸出端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括第1電路和第2電路中的至少一方，上述第1電路，具有與上述第1電源端子連接的第2電流源，將上述輸出端子的輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第1規(guī)定值，進(jìn)行以下切換控制使上述第2電流源激活，使來(lái)自上述第2電流源的電流與輸入到上述第1浮游電流源電路的一側(cè)的電流、或從上述第1浮游電流源電路輸出的一側(cè)的電流中的一方的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有連接在上述第2電源端子之間的第3電流源，將上述輸出端子的輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第2規(guī)定值，進(jìn)行以下切換控制使上述第3電流源激活，使來(lái)自上述第3電流源的電流與輸入到上述第1浮游電流源電路的一側(cè)的電流、或從上述第1浮游電流源電路輸出的一側(cè)的電流中另一方的電流結(jié)合; 或使上述第3電流源不激活。(附記2)根據(jù)附記1所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有連接在上述第1電源端子和上述第2電流鏡之間的上述第2電流源，將上述輸出端子的輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第1規(guī)定值，進(jìn)行以下切換控制使上述第2電流源激活，使來(lái)自上述第2電流源的電流與上述第 2電流鏡的輸入側(cè)的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有連接在上述第2電源端子和上述第1電流鏡之間的上述第3電流源，將上述輸出端子的輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第2規(guī)定值，進(jìn)行以下切換控制使上述第3電流源激活，使來(lái)自上述第3電流源的電流與上述第 1電流鏡的輸入側(cè)的電流結(jié)合；或使上述第3電流源不激活。(附記3)根據(jù)附記2所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有在上述第1電源端子和上述第2電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的第2電流源和第1開(kāi)關(guān)，上述第1開(kāi)關(guān)，將上述輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第1規(guī)定值，分別設(shè)定為接通和斷開(kāi)，上述第2電路，具有在上述第2電源端子和上述第1電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的第3電流源和第2開(kāi)關(guān)，上述第2開(kāi)關(guān)，將上述輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第2規(guī)定值，分別設(shè)定為接通和斷開(kāi)。(附記4)根據(jù)附記2所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路具有一端共通連接到上述第1電源端子的第1負(fù)荷元件及上述第2電流源；第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；以及第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子，上述第2電路具有一端共通連接到上述第2電源端子的第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；以及第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。(附記5)根據(jù)附記1至附記4的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第1導(dǎo)電型的上述第 1級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記6)根據(jù)附記1至5的任意一項(xiàng)所述的輸出電路，其特征在于，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第2導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一個(gè)晶體管的第 2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子。(附記7)根據(jù)附記1至4的任意一項(xiàng)所述的輸出電路，其特征在于，上述差動(dòng)輸入級(jí)還具有第2差動(dòng)對(duì)，具有與上述第1差動(dòng)對(duì)相反導(dǎo)電型的晶體管對(duì)，其輸入對(duì)共通連接到上述第1差動(dòng)對(duì)的輸入對(duì)，輸出對(duì)分別連接到上述第2電流鏡的輸入側(cè)和輸出側(cè)的規(guī)定節(jié)
第4電流源，驅(qū)動(dòng)上述第2差動(dòng)對(duì)。(附記8)根據(jù)附記7所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第1導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第2導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第2差動(dòng)對(duì)的輸出對(duì)分別連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記9)根據(jù)附記4至8的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到連接上述第2電流鏡的輸入的上述第4節(jié)點(diǎn)，上述第2導(dǎo)電型的第6晶體管的第2端子連接到連接上述第1電流鏡的輸入的上述第2節(jié)點(diǎn)。(附記10)根據(jù)附記6或8所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第 2端子連接到與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記11)根據(jù)附記5或8所述的輸出電路，其特征在于，上述第2導(dǎo)電型的第6晶體管的第2端子連接到與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記12)根據(jù)附記1或2所述的輸出電路，其特征在于，上述第1浮游電流源電路具有電流源，上述第2浮游電流源電路具有第1導(dǎo)電型的晶體管，其連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，由控制端子接受第1偏壓；第2導(dǎo)電型的晶體管，其連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，由控制端子接受第2偏壓。(附記13)根據(jù)附記1所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有連接在上述第1電源端子和上述第1電流鏡之間的上述第2電流源，將上述輸出端子的輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第1規(guī)定值，進(jìn)行以下切換控制使上述第2電流源激活，使來(lái)自上述第2電流源的電流與上述第 1電流鏡的輸入側(cè)的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有連接在上述第2電源端子和上述第2電流鏡之間的上述第3電流源，將上述輸出端子的輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第2規(guī)定值，進(jìn)行以下切換控制使上述第3電流源激活，使來(lái)自上述第3電流源的電流與上述第 2電流鏡的輸入側(cè)的電流結(jié)合；或使上述第3電流源不激活。(附記14)根據(jù)附記13所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有在上述第1電源端子和上述第1電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的第2電流源和第1開(kāi)關(guān)，上述第1開(kāi)關(guān)，將上述輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第1規(guī)定值，分別設(shè)定為接通和斷開(kāi)，上述第2電路，具有在上述第2電源端子和上述第2電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的第3電流源和第2開(kāi)關(guān)，上述第2開(kāi)關(guān)，將上述輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第2規(guī)定值，分別設(shè)定為接通和斷開(kāi)。(附記15)根據(jù)附記13所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路具有一端共通連接到上述第1電源端子的第1負(fù)荷元件及上述第 2電流源；第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子，
上述第2電路具有一端共通連接到上述第2電源端子的上述第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。(附記16)根據(jù)附記13至附記15的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記17)根據(jù)附記13至16的任意一項(xiàng)所述的輸出電路，其特征在于，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第2導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子。(附記18)根據(jù)附記13至15所述的輸出電路，其特征在于，上述差動(dòng)輸入級(jí)還具有第2差動(dòng)對(duì)，具有與上述第1差動(dòng)對(duì)相反導(dǎo)電型的晶體管對(duì)，其輸入對(duì)共通連接到上述第1差動(dòng)對(duì)的輸入對(duì)，輸出對(duì)分別連接到上述第2電流鏡的輸入側(cè)和輸出側(cè)的規(guī)定節(jié)占.第4電流源，驅(qū)動(dòng)上述第2差動(dòng)對(duì)。(附記19)根據(jù)附記18所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第1導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，
與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2 端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第 2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第2導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一個(gè)晶體管的第 2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第2差動(dòng)對(duì)的輸出對(duì)分別連接到第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第 2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記20)根據(jù)附記15至19的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到上述第1電流鏡的輸入連接的上述第2節(jié)點(diǎn)，上述第2導(dǎo)電型的第6晶體管的第2端子連接到上述第2電流鏡的輸入連接的上述第4節(jié)點(diǎn)。(附記21)根據(jù)附記16或19所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記22)根據(jù)附記17或19所述的輸出電路，其特征在于，上述第2導(dǎo)電型的第6晶體管的第2端子連接到與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記23)根據(jù)附記4或14所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括電流源。(附記根據(jù)附記4或14所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括二極管。(附記25)根據(jù)附記4或14所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括電阻元件。(附記洸)根據(jù)附記4或14所述的輸出電路，其特征在于，除了上述輸入端子外，還具有N-I個(gè)(其中N是2以上的整數(shù))的輸入端子，
上述差動(dòng)輸入級(jí)除了上述第1差動(dòng)對(duì)及上述第1電流源外，還具有與上述第1差動(dòng)對(duì)同一極性的N-I個(gè)差動(dòng)對(duì)，其輸出對(duì)與上述第1差動(dòng)對(duì)共通連接；N-I個(gè)電流源，分別驅(qū)動(dòng)上述N-I個(gè)差動(dòng)對(duì)，上述第1差動(dòng)對(duì)的輸入對(duì)的一方連接到上述輸入端子，上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的一方分別連接到上述N-I個(gè)輸入端子，上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的另一方與上述第1差動(dòng)對(duì)的輸入對(duì)的另一方共通地連接到上述輸出端子。(附記27)根據(jù)附記1、2、7、13、15、18、26的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1 差動(dòng)對(duì)的晶體管對(duì)是第1導(dǎo)電型。(附記沘)根據(jù)附記1、2、7、13、15、18、26的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1 差動(dòng)對(duì)的晶體管對(duì)是第2導(dǎo)電型。(附記29)根據(jù)附記13或15所述的輸出電路，其特征在于，上述第1浮游電流源電路具有第1導(dǎo)電型的晶體管及第2導(dǎo)電型的晶體管，其并聯(lián)連接在上述第2節(jié)點(diǎn)和上述第4節(jié)點(diǎn)之間，由控制端子分別接受第1偏壓和第2偏壓，上述第2浮游電流源電路具有第1導(dǎo)電型的晶體管及第2導(dǎo)電型的晶體管，其并聯(lián)連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，由控制端子分別接受第3偏壓和第4偏壓。(附記30)一種數(shù)據(jù)驅(qū)動(dòng)器，或具有該數(shù)據(jù)驅(qū)動(dòng)器的顯示裝置，該數(shù)據(jù)驅(qū)動(dòng)器具有解碼器，接受參照電壓，解碼輸入的影像數(shù)據(jù)，輸出和上述影像數(shù)據(jù)對(duì)應(yīng)的電壓；附記1至觀的任意一項(xiàng)所述的輸出電路，由輸入端子接受上述解碼器的輸出電壓，輸出端子連接到數(shù)據(jù)線。(附記31)一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入電壓和上述輸出端子的輸出電壓的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1 差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在第2節(jié)點(diǎn)和第4節(jié)點(diǎn)之間，上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；第2浮游電流源電路，連接在第1節(jié)點(diǎn)和第3節(jié)點(diǎn)之間，上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出，上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；第2導(dǎo)電型的第2晶體管，連接在上述第4電源端子和上述輸出端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括第1電路和第2電路中的至少一方，上述第1電路，具有連接在上述第1電源端子和上述第2電流鏡之間的第2電流源，比較上述輸入端子的輸入電壓和上述輸出端子的輸出電壓，根據(jù)上述輸入電壓是否比上述輸出電壓高提前確定的第1規(guī)定值以上，進(jìn)行以下切換控制使上述第2電流源激活， 使來(lái)自上述第2電流源的電流與上述第2電流鏡的輸入側(cè)的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有連接在上述第2電源端子和上述第1電流鏡之間的第3電流源，比較上述輸入端子的輸入電壓和上述輸出端子的輸出電壓，根據(jù)上述輸入電壓是否比上述輸出電壓低提前確定的第2規(guī)定值以上，進(jìn)行以下切換控制使上述第3電流源激活， 使來(lái)自上述第3電流源的電流與上述第1電流鏡的輸入側(cè)的電流結(jié)合；或使上述第3電流源不激活。(附記32)根據(jù)附記31所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有在上述第1電源端子和上述第2電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的第2電流源和第1開(kāi)關(guān)，上述第1開(kāi)關(guān)根據(jù)上述輸入電壓是否比上述輸出電壓高上述第1規(guī)定值以上，分別設(shè)定為接通和斷開(kāi)，上述第2電路，具有在上述第2電源端子和上述第1電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的第3電流源和第2開(kāi)關(guān)，上述第2開(kāi)關(guān)根據(jù)上述輸入電壓是否比上述輸出電壓低上述第2規(guī)定值以上，分別設(shè)定為接通和斷開(kāi)。(附記33)根據(jù)附記31所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路具有一端共通連接到上述第1電源端子的上述第1負(fù)荷元件及上述第2電流源；第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子，上述第2電路具有一端共通連接到上述第2電源端子的上述第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；
第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。(附記34)一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入信號(hào)和上述輸出端子的輸出信號(hào)的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1 差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在第2節(jié)點(diǎn)和第4節(jié)點(diǎn)之間，上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；第2浮游電流源電路，連接在第1節(jié)點(diǎn)和第3節(jié)點(diǎn)之間，上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出，上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；第2導(dǎo)電型的第2晶體管，連接在上述輸出端子和上述第4電源端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括一端共通連接到上述第1電源端子的上述第1負(fù)荷元件及第2電流源；第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子；一端共通連接到上述第2電源端子的上述第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。(附記35)根據(jù)附記31至34的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記36)根據(jù)附記31至35的任意一項(xiàng)所述的輸出電路，其特征在于，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第2導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一個(gè)晶體管的第 2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子。(附記37)根據(jù)附記31至34的任意一項(xiàng)所述的輸出電路，其特征在于，上述差動(dòng)輸入級(jí)還具有第2差動(dòng)對(duì)，具有與上述第1差動(dòng)對(duì)相反導(dǎo)電型的晶體管對(duì)，其輸入對(duì)共通連接到上述第1差動(dòng)對(duì)的輸入對(duì)，輸出對(duì)分別連接到上述第2電流鏡的輸入側(cè)和輸出側(cè)的規(guī)定節(jié)占.
^ w\ 第4電流源，驅(qū)動(dòng)上述第2差動(dòng)對(duì)。(附記38)根據(jù)附記37所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第1導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一個(gè)晶體管的第 2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第2導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方晶體管的第2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第2差動(dòng)對(duì)的輸出對(duì)分別連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記39)根據(jù)附記33至38的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到連接上述第2電流鏡的輸入的上述第4節(jié)點(diǎn)，上述第2導(dǎo)電型的第6晶體管的第2端子連接到連接上述第1電流鏡的輸入的上述第2節(jié)點(diǎn)。(附記40)根據(jù)附記36或38所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記41)根據(jù)附記35或38所述的輸出電路，其特征在于，上述第2導(dǎo)電型的第6晶體管的第2端子連接到與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記42)根據(jù)附記33或34所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括電流源。(附記43)根據(jù)附記33或34所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括二極管。(附記44)根據(jù)附記33或34所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括電阻元件。(附記45)根據(jù)附記31或34所述的輸出電路，其特征在于，除了上述輸入端子外，還具有N-I個(gè)(其中N是2以上的整數(shù))的輸入端子，上述差動(dòng)輸入級(jí)除了上述第1差動(dòng)對(duì)及上述第1電流源外，還具有與上述第1差動(dòng)對(duì)同一極性的N-I個(gè)差動(dòng)對(duì)，其輸出對(duì)與上述第1差動(dòng)對(duì)共通連接；N-I個(gè)電流源，分別驅(qū)動(dòng)上述N-I個(gè)差動(dòng)對(duì)，上述第1差動(dòng)對(duì)的輸入對(duì)的一方連接到上述輸入端子，上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的一方分別連接到上述N-I個(gè)輸入端子，上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的另一方與上述第1差動(dòng)對(duì)的輸入對(duì)的另一方一并共通地連接到上述輸出端子。(附記46)根據(jù)附記31、34、37、45的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1差動(dòng)對(duì)的晶體管對(duì)是第1導(dǎo)電型。
(附記47)根據(jù)附記31、34、37、45的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1差動(dòng)對(duì)的晶體管對(duì)是第2導(dǎo)電型。(附記48).根據(jù)附記31或34所述的輸出電路，其特征在于，上述第1浮游電流源電路具有電流源，上述第2浮游電流源電路具有第1導(dǎo)電型的晶體管，連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，由控制端子接受第1偏壓；第2導(dǎo)電型的晶體管，連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，由控制端子接受第2偏壓。(附記49)一種數(shù)據(jù)驅(qū)動(dòng)器，具有解碼器，接受參照電壓，解碼輸入的影像數(shù)據(jù)，輸出和上述影像數(shù)據(jù)對(duì)應(yīng)的電壓；附記31至48的任意一項(xiàng)所述的輸出電路，由輸入端子接受上述解碼器的輸出電壓，輸出端子連接到數(shù)據(jù)線。(附記50)—種顯示裝置，具有附記49所述的數(shù)據(jù)驅(qū)動(dòng)器。(附記51)一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入信號(hào)和上述輸出端子的輸出信號(hào)的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1 差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在第2節(jié)點(diǎn)和第4節(jié)點(diǎn)之間，上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；第2浮游電流源電路，連接在第1節(jié)點(diǎn)和第3節(jié)點(diǎn)之間，上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出，上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；第2導(dǎo)電型的第2晶體管，連接在上述第4電源端子和上述輸出端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括第1電路和第2電路中的至少一方，上述第1電路，具有連接在上述第1電源端子和上述第1電流鏡之間的第2電流源，比較上述輸入端子的輸入電壓和上述輸出端子的輸出電壓，根據(jù)上述輸入電壓是否比上述輸出電壓高提前確定的第1規(guī)定值以上，進(jìn)行以下切換控制使上述第2電流源激活， 使來(lái)自上述第2電流源的電流與上述第1電流鏡的輸入側(cè)的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有連接在上述第2電源端子和上述第2電流鏡之間的第3電流源，比較上述輸入端子的輸入電壓和上述輸出端子的輸出電壓，根據(jù)上述輸入電壓是否比上述輸出電壓低提前確定的第2規(guī)定值以上，進(jìn)行以下切換控制使上述第3電流源激活， 使來(lái)自上述第3電流源的電流與上述第2電流鏡的輸入側(cè)的電流結(jié)合；或使上述第3電流源不激活。(附記52)根據(jù)附記51所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有在上述第1電源端子和上述第1電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的上述第2電流源和第1開(kāi)關(guān)，上述第1開(kāi)關(guān)根據(jù)上述輸入電壓是否比上述輸出電壓高上述第1規(guī)定值以上，分別設(shè)定為接通和斷開(kāi)，上述第2電路，具有在上述第2電源端子和上述第2電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的上述第3電流源和第2開(kāi)關(guān)，上述第2開(kāi)關(guān)根據(jù)上述輸入電壓是否比上述輸出電壓低上述第2規(guī)定值以上，分別設(shè)定為接通和斷開(kāi)。(附記53)根據(jù)附記51所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路具有一端共通連接到上述第1電源端子的上述第1負(fù)荷元件及上述第2電流源；第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子，上述第2電路具有一端共通連接到上述第2電源端子的上述第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。(附記54)一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入信號(hào)和上述輸出端子的輸出信號(hào)的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1 差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在第2節(jié)點(diǎn)和第4節(jié)點(diǎn)之間，上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；第2浮游電流源電路，連接在第1節(jié)點(diǎn)和第3節(jié)點(diǎn)之間，上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出，上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；第2導(dǎo)電型的第2晶體管，連接在上述輸出端子和上述第4電源端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括一端共通連接到上述第1電源端子的上述第1負(fù)荷元件及第2電流源；第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子；一端共通連接到上述第2電源端子的上述第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第 2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。(附記55)根據(jù)附記51至M的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第1導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第 2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記56)
根據(jù)附記51至55的任意一項(xiàng)所述的輸出電路，其特征在于，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第2導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子。(附記57)根據(jù)附記51至M的任意一項(xiàng)所述的輸出電路，其特征在于，上述差動(dòng)輸入級(jí)還具有第2差動(dòng)對(duì)，具有與上述第1差動(dòng)對(duì)相反導(dǎo)電型的晶體管對(duì)，其輸入對(duì)共通連接到上述第1差動(dòng)對(duì)的輸入對(duì)，輸出對(duì)分別連接到上述第2電流鏡的輸入側(cè)和輸出側(cè)的規(guī)定節(jié)占.第4電流源，驅(qū)動(dòng)上述第2差動(dòng)對(duì)。(附記58)根據(jù)附記57所述的輸出電路，其特征在于，上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第1電源端子，控制端子之間連接；第1導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到上述第1導(dǎo)電型的上述第1 級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，第1端子共通連接到上述第2電源端子，控制端子之間連接；第2導(dǎo)電型的第2級(jí)晶體管對(duì)，第1端子分別連接到第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2 端子連接到第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第2差動(dòng)對(duì)的輸出對(duì)分別連接到第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第 2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。(附記59)根據(jù)附記53至57的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到連接上述第1電流鏡的輸入的上述第2節(jié)點(diǎn)，上述第2導(dǎo)電型的第6晶體管的第2端子連接到連接上述第2電流鏡的輸入的上述第4節(jié)點(diǎn)。(附記60)根據(jù)附記55或58所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記61)根據(jù)附記56或58所述的輸出電路，其特征在于，上述第2導(dǎo)電型的第6晶體管的第2端子連接到與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。(附記62)根據(jù)附記53或M所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括電流源。(附記63)根據(jù)附記53或M所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括二極管。(附記64)根據(jù)附記53或M所述的輸出電路，其特征在于，上述第1及第2負(fù)荷元件分別包括電阻元件。(附記65)根據(jù)附記51或M所述的輸出電路，其特征在于，除了上述輸入端子外，還具有N-I個(gè)(其中N是2以上的整數(shù))的輸入端子，上述差動(dòng)輸入級(jí)除了上述第1差動(dòng)對(duì)及上述第1電流源外，還具有與上述第1差動(dòng)對(duì)同一極性的N-I個(gè)差動(dòng)對(duì)，其輸出對(duì)與上述第1差動(dòng)對(duì)共通連接；N-I個(gè)電流源，分別驅(qū)動(dòng)上述N-I個(gè)差動(dòng)對(duì)，上述第1差動(dòng)對(duì)的輸入對(duì)的一方連接到上述輸入端子，上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的一方分別連接到上述N-I個(gè)輸入端子，上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的另一方與上述第1差動(dòng)對(duì)的輸入對(duì)的另一方共通地連接到上述輸出端子。(附記 66)根據(jù)附記51、54、57、65的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1差動(dòng)對(duì)的晶體管對(duì)是第1導(dǎo)電型。(附記67)根據(jù)附記51、54、57、65的任意一項(xiàng)所述的輸出電路，其特征在于，上述第1差動(dòng)對(duì)的晶體管對(duì)是第2導(dǎo)電型。(附記68)根據(jù)附記51或M所述的輸出電路，其特征在于，上述第1浮游電流源電路具有第1導(dǎo)電型的晶體管及第2導(dǎo)電型的晶體管，其并聯(lián)連接在上述第2節(jié)點(diǎn)和上述第4節(jié)點(diǎn)之間，由控制端子分別接受第1偏壓和第2偏壓，上述第2浮游電流源電路具有第1導(dǎo)電型的晶體管及第2導(dǎo)電型的晶體管，其并聯(lián)連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，由控制端子分別接受第3偏壓和第4偏壓。(附記69)一種數(shù)據(jù)驅(qū)動(dòng)器，具有解碼器，接受參照電壓，解碼輸入的影像數(shù)據(jù)，輸出和上述影像數(shù)據(jù)對(duì)應(yīng)的電壓；附記51至68的任意一項(xiàng)所述的輸出電路，由輸入端子接受上述解碼器的輸出電壓，輸出端子連接到數(shù)據(jù)線。(附記70)一種顯示裝置，具有附記69所述的數(shù)據(jù)驅(qū)動(dòng)器。
權(quán)利要求
1.一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、 第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入電壓和上述輸出端子的輸出電壓的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在上述第2節(jié)點(diǎn)和上述第4節(jié)點(diǎn)之間，其中上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；以及第2浮游電流源電路，連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，其中上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出， 上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；以及第2導(dǎo)電型的第2晶體管，連接在上述第4電源端子和上述輸出端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括第1電路和第2電路中的至少一方，上述第1電路，具有與上述第1電源端子連接的第2電流源，將上述輸出端子的輸出電壓和上述第1電源端子的電壓的電壓差、與上述輸入端子的輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第1規(guī)定值，進(jìn)行以下切換控制使上述第2電流源激活，使來(lái)自上述第2電流源的電流與輸入到上述第1浮游電流源電路的一側(cè)的電流、或從上述第1浮游電流源電路輸出的一側(cè)的電流的一方的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有與上述第2電源端子連接的第3電流源，將上述輸出端子的輸出電壓和上述第2電源端子的電壓的電壓差、與上述輸入端子的輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第2規(guī)定值，進(jìn)行以下切換控制使上述第3電流源激活，使來(lái)自上述第3電流源的電流與輸入到上述第1浮游電流源電路的一側(cè)的電流、或從上述第1浮游電流源電路輸出的一側(cè)的電流的另一方的電流結(jié)合；或使上述第3電流源不激活。
2.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于， 在上述電流控制電路中，上述第1電路，具有連接在上述第1電源端子和上述第2電流鏡之間的上述第2電流源，將上述輸出端子的輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第1規(guī)定值，進(jìn)行以下切換控制使上述第2電流源激活，使來(lái)自上述第2電流源的電流與上述第2 電流鏡的輸入側(cè)的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有連接在上述第2電源端子和上述第1電流鏡之間的上述第3電流源，將上述輸出端子的輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第2規(guī)定值，進(jìn)行以下切換控制使上述第3電流源激活，使來(lái)自上述第3電流源的電流與上述第1 電流鏡的輸入側(cè)的電流結(jié)合；或使上述第3電流源不激活。
3.根據(jù)權(quán)利要求2所述的輸出電路，其特征在于， 在上述電流控制電路中，上述第1電路，具有在上述第1電源端子和上述第2電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的上述第2電流源和第1開(kāi)關(guān)，上述第1開(kāi)關(guān)，將上述輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第1規(guī)定值，分別設(shè)定為接通和斷開(kāi)，上述第2電路，具有在上述第2電源端子和上述第1電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的上述第3電流源和第2開(kāi)關(guān)，上述第2開(kāi)關(guān)，將上述輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第2規(guī)定值，分別設(shè)定為接通和斷開(kāi)。
4.根據(jù)權(quán)利要求2所述的輸出電路，其特征在于， 在上述電流控制電路中，上述第1電路具有一端共通連接到上述第1電源端子的第1負(fù)荷元件及上述第2電流源；第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子，上述第2電路具有一端共通連接到上述第2電源端子的第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。
5.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于， 上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)，具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第1電源端子，控制端子之間連接；以及第1導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2 端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第 2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。
6.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于， 上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)，具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第2電源端子，控制端子之間連接；以及第2導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2 端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子。
7.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于， 上述差動(dòng)輸入級(jí)還具有第2差動(dòng)對(duì)，具有與上述第1差動(dòng)對(duì)相反導(dǎo)電型的晶體管對(duì)，其輸入對(duì)共通連接到上述第1差動(dòng)對(duì)的輸入對(duì)，輸出對(duì)分別連接到上述第2電流鏡的輸入側(cè)和輸出側(cè)的規(guī)定節(jié)點(diǎn)；以及第4電流源，驅(qū)動(dòng)上述第2差動(dòng)對(duì)。
8.根據(jù)權(quán)利要求7所述的輸出電路，其特征在于， 上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)，具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第1電源端子，控制端子之間連接；以及第1導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，其第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第 2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)，具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第2電源端子，控制端子之間連接；以及第2導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2 端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第2差動(dòng)對(duì)的輸出對(duì)分別連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。
9.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到連接上述第2電流鏡的輸入的上述第 4節(jié)點(diǎn)，上述第2導(dǎo)電型的第6晶體管的第2端子連接到連接上述第1電流鏡的輸入的上述第 2節(jié)點(diǎn)。
10.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第 2端子連接到與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。
11.根據(jù)權(quán)利要求5所述的輸出電路，其特征在于，上述第2導(dǎo)電型的第6晶體管的第 2端子連接到與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。
12.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，上述第1浮游電流源電路具有電流源，上述第2浮游電流源電路具有第1導(dǎo)電型的晶體管，其連接在上述第1節(jié)點(diǎn)和上述第 3節(jié)點(diǎn)之間，由控制端子接受第1偏壓；和第2導(dǎo)電型的晶體管，其連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，由控制端子接受第 2偏壓。
13.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有連接在上述第1電源端子和上述第1電流鏡之間的上述第2電流源，將上述輸出端子的輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第1規(guī)定值，進(jìn)行以下切換控制使上述第2電流源激活，使來(lái)自上述第2電流源的電流與上述第1 電流鏡的輸入側(cè)的電流結(jié)合；或使上述第2電流源不激活，上述第2電路，具有連接在上述第2電源端子和上述第2電流鏡之間的上述第3電流源，將上述輸出端子的輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入端子的輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于提前確定的第2規(guī)定值，進(jìn)行以下切換控制使上述第3電流源激活，使來(lái)自上述第3電流源的電流與上述第2 電流鏡的輸入側(cè)的電流結(jié)合；或使上述第3電流源不激活。
14.根據(jù)權(quán)利要求13所述的輸出電路，其特征在于，在上述電流控制電路中，上述第1電路，具有在上述第1電源端子和上述第1電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的上述第2電流源和第1開(kāi)關(guān)，上述第1開(kāi)關(guān)，將上述輸出電壓和上述第1電源端子的電壓的電壓差與上述輸入電壓和上述第1電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第1規(guī)定值，分別設(shè)定為接通和斷開(kāi)，上述第2電路，具有在上述第2電源端子和上述第2電流鏡的輸入側(cè)的規(guī)定節(jié)點(diǎn)之間以串聯(lián)方式連接的上述第3電流源和第2開(kāi)關(guān)，上述第2開(kāi)關(guān)，將上述輸出電壓和上述第2電源端子的電壓的電壓差與上述輸入電壓和上述第2電源端子的電壓的電壓差進(jìn)行比較，根據(jù)是否大于上述第2規(guī)定值，分別設(shè)定為接通和斷開(kāi)。
15.根據(jù)權(quán)利要求13所述的輸出電路，其特征在于， 在上述電流控制電路中，上述第1電路具有一端共通連接到上述第1電源端子的第1負(fù)荷元件及上述第2電流源； 第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；以及第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子， 上述第2電路具有一端共通連接到上述第2電源端子的上述第2負(fù)荷元件及上述第3電流源； 第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；以及第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。
16.根據(jù)權(quán)利要求13所述的輸出電路，其特征在于， 上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)，具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第1電源端子，控制端子之間連接；以及第1導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，其第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的上述第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2 端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第 2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。
17.根據(jù)權(quán)利要求13所述的輸出電路，其特征在于， 上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)，具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第2電源端子，控制端子之間連接；以及第2導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，其第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的上述第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2 端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子。
18.根據(jù)權(quán)利要求13所述的輸出電路，其特征在于， 上述差動(dòng)輸入級(jí)還具有第2差動(dòng)對(duì)，具有與上述第1差動(dòng)對(duì)相反導(dǎo)電型的晶體管對(duì)，其輸入對(duì)共通連接到上述第1差動(dòng)對(duì)的輸入對(duì)，輸出對(duì)分別連接到上述第2電流鏡的輸入側(cè)和輸出側(cè)的規(guī)定節(jié)點(diǎn)；以及第4電流源，驅(qū)動(dòng)上述第2差動(dòng)對(duì)。
19.根據(jù)權(quán)利要求18所述的輸出電路，其特征在于， 上述第1電流鏡作為上述第1導(dǎo)電型的晶體管對(duì)，具有第1導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第1電源端子，控制端子之間連接；以及第1導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，其第2端子分別連接到上述第1節(jié)點(diǎn)和上述第2節(jié)點(diǎn)，控制端子之間連接，與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第1差動(dòng)對(duì)的輸出對(duì)分別連接到第1導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)，上述第2電流鏡作為上述第2導(dǎo)電型的晶體管對(duì)，具有第2導(dǎo)電型的第1級(jí)晶體管對(duì)，其第1端子共通連接到上述第2電源端子，控制端子之間連接；以及第2導(dǎo)電型的第2級(jí)晶體管對(duì)，其第1端子分別連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的第2端子，其第2端子分別連接到上述第3節(jié)點(diǎn)和上述第4節(jié)點(diǎn)，控制端子之間連接，與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第2端子連接到上述第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)的控制端子，上述第2差動(dòng)對(duì)的輸出對(duì)分別連接到第2導(dǎo)電型的上述第1級(jí)晶體管對(duì)和上述第2級(jí)晶體管對(duì)的連接點(diǎn)對(duì)。
20.根據(jù)權(quán)利要求15所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到上述第1電流鏡的輸入連接的上述第 2節(jié)點(diǎn)，上述第2導(dǎo)電型的第6晶體管的第2端子連接到上述第2電流鏡的輸入連接的上述第 4節(jié)點(diǎn)。
21.根據(jù)權(quán)利要求16所述的輸出電路，其特征在于，上述第1導(dǎo)電型的第4晶體管的第2端子連接到與上述第2節(jié)點(diǎn)連接的第1導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。
22.根據(jù)權(quán)利要求17所述的輸出電路，其特征在于，上述第2導(dǎo)電型的第6晶體管的第2端子連接到與上述第4節(jié)點(diǎn)連接的第2導(dǎo)電型的上述第2級(jí)晶體管對(duì)的一方的晶體管的第1端子。
23.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于， 上述第1及第2負(fù)荷元件分別包括電流源。
24.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于， 上述第1及第2負(fù)荷元件分別包括二極管。
25.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于， 上述第1及第2負(fù)荷元件分別包括電阻元件。
26.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于，除了上述輸入端子外，還具有N-I個(gè)(其中N是2以上的整數(shù))的輸入端子， 上述差動(dòng)輸入級(jí)除了上述第1差動(dòng)對(duì)及上述第1電流源外，還具有與上述第1差動(dòng)對(duì)同一導(dǎo)電型的N-I個(gè)差動(dòng)對(duì)，其輸出對(duì)和上述第1差動(dòng)對(duì)共通連接；以及 N-I個(gè)電流源，分別驅(qū)動(dòng)上述N-I個(gè)差動(dòng)對(duì)， 上述第1差動(dòng)對(duì)的輸入對(duì)的一方連接到上述輸入端子， 上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的一方分別連接到上述N-I個(gè)輸入端子， 上述N-I個(gè)差動(dòng)對(duì)的輸入對(duì)的另一方與上述第1差動(dòng)對(duì)的輸入對(duì)的另一方共通地連接到上述輸出端子。
27.一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、 第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入信號(hào)和上述輸出端子的輸出信號(hào)的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在上述第2節(jié)點(diǎn)和上述第4節(jié)點(diǎn)之間，其中上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；以及第2浮游電流源電路，連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，其中上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出， 上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；以及第2導(dǎo)電型的第2晶體管，連接在上述輸出端子和上述第4電源端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括一端共通連接到上述第1電源端子的第1負(fù)荷元件及第2電流源； 第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子；一端共通連接到上述第2電源端子的第2負(fù)荷元件及上述第3電流源；第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；以及第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。
28.一種輸出電路，具有差動(dòng)輸入級(jí)、輸出放大級(jí)、電流控制電路、輸入端子、輸出端子、 第1至第4電源端子，其特征在于，上述差動(dòng)輸入級(jí)具有第1差動(dòng)對(duì)，其具有差動(dòng)輸入上述輸入端子的輸入信號(hào)和上述輸出端子的輸出信號(hào)的晶體管對(duì)；第1電流源，驅(qū)動(dòng)上述第1差動(dòng)對(duì)；第1電流鏡，包括連接在上述第1電源端子和第1及第2節(jié)點(diǎn)之間、接受上述第1差動(dòng)對(duì)的輸出電流的第1導(dǎo)電型的晶體管對(duì)；第2電流鏡，包括連接在上述第2電源端子和第3及第4節(jié)點(diǎn)之間的第2導(dǎo)電型的晶體管對(duì)；第1浮游電流源電路，連接在上述第2節(jié)點(diǎn)和上述第4節(jié)點(diǎn)之間，其中上述第2節(jié)點(diǎn)連接了上述第1電流鏡的輸入，上述第4節(jié)點(diǎn)連接了上述第2電流鏡的輸入；以及第2浮游電流源電路，連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，其中上述第1節(jié)點(diǎn)連接了上述第1電流鏡的輸出，上述第3節(jié)點(diǎn)連接了上述第2電流鏡的輸出， 上述輸出放大級(jí)具有第1導(dǎo)電型的第1晶體管，連接在上述第3電源端子和上述輸出端子之間，控制端子連接到上述第1節(jié)點(diǎn)；以及第2導(dǎo)電型的第2晶體管，連接在上述輸出端子和上述第4電源端子之間，控制端子連接到上述第3節(jié)點(diǎn)，上述電流控制電路包括一端共通連接到上述第1電源端子的第1負(fù)荷元件及第2電流源； 第2導(dǎo)電型的第3晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第1負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；第1導(dǎo)電型的第4晶體管，其具有連接到上述第2電流源的另一端的第1端子、連接到上述第1電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第1負(fù)荷元件的另一端和上述第3晶體管的第2端子的連接點(diǎn)的控制端子；一端共通連接到上述第2電源端子的第2負(fù)荷元件及上述第3電流源； 第1導(dǎo)電型的第5晶體管，其具有連接到上述輸出端子的第1端子、連接到上述第2負(fù)荷元件的另一端的第2端子、連接到上述輸入端子的控制端子；以及第2導(dǎo)電型的第6晶體管，其具有連接到上述第3電流源的另一端的第1端子、連接到上述第2電流鏡的輸入側(cè)的提前確定的節(jié)點(diǎn)的第2端子、連接到上述第2負(fù)荷元件的另一端和上述第5晶體管的第2端子的連接點(diǎn)的控制端子。
29.根據(jù)權(quán)利要求13所述的輸出電路，其特征在于，上述第1浮游電流源電路具有第1導(dǎo)電型的晶體管及第2導(dǎo)電型的晶體管，其并聯(lián)連接在上述第2節(jié)點(diǎn)和上述第4節(jié)點(diǎn)之間，控制端子分別接受第1偏壓和第2偏壓，上述第2浮游電流源電路具有第1導(dǎo)電型的晶體管及第2導(dǎo)電型的晶體管，其并聯(lián)連接在上述第1節(jié)點(diǎn)和上述第3節(jié)點(diǎn)之間，控制端子分別接受第3偏壓和第4偏壓。
30.一種數(shù)據(jù)驅(qū)動(dòng)器，具有解碼器，接受參照電壓，解碼輸入的影像數(shù)據(jù)，輸出和上述影像數(shù)據(jù)對(duì)應(yīng)的電壓； 權(quán)利要求1所述的輸出電路，其由輸入端子接受從上述解碼器輸出的上述電壓，輸出端子連接到數(shù)據(jù)線。
31.一種顯示裝置，具有權(quán)利要求30所述的數(shù)據(jù)驅(qū)動(dòng)器。
全文摘要
本發(fā)明提供輸出電路及數(shù)據(jù)驅(qū)動(dòng)器及顯示裝置，可對(duì)應(yīng)高速動(dòng)作，抑制耗電，即使在將差動(dòng)級(jí)簡(jiǎn)化為單一導(dǎo)電型的構(gòu)造中，也可實(shí)現(xiàn)充電及放電時(shí)的輸出電壓波形的對(duì)稱性。
文檔編號(hào)G09G3/20GK102446482SQ20111015958
公開(kāi)日2012年5月9日 申請(qǐng)日期2011年6月8日 優(yōu)先權(quán)日2010年6月8日
發(fā)明者土弘 申請(qǐng)人:瑞薩電子株式會(huì)社