專利名稱：移位寄存器、顯示驅(qū)動(dòng)電路、顯示面板、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存器和各種顯示驅(qū)動(dòng)器。
背景技術(shù)：
專利文獻(xiàn)I (參照?qǐng)D34)公開(kāi)了一種將柵極驅(qū)動(dòng)器所含的移位寄存器的各級(jí)的輸出輸入到NAND電路，并對(duì)該NAND電路輸入DCG信號(hào)，將NAND電路的輸出供給到掃描信號(hào)線的結(jié)構(gòu)。該結(jié)構(gòu)中，只要在液晶顯示裝置的電源開(kāi)/關(guān)時(shí)使DCG信號(hào)有效(active)，就能夠同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入Vcom (共用電極電位)。此外，專利文獻(xiàn)2 (參照?qǐng)D35)公開(kāi)了一種在柵極驅(qū)動(dòng)器所含的移位寄存器的各級(jí)中設(shè)置置位復(fù)位(set-reset)型觸發(fā)器(flip-flop)和包括模擬開(kāi)關(guān)43和N溝道晶體管45的選通電路(gate circuit)，對(duì)模擬開(kāi)關(guān)43輸入時(shí)鐘信號(hào)CK，并將N溝道晶體管44的源極連接到VSS，將各級(jí)的輸出供給到掃描信號(hào)線的結(jié)構(gòu)。該結(jié)構(gòu)中，在液晶顯示裝置的電源開(kāi)/關(guān)時(shí)，只要將時(shí)鐘信號(hào)CK固定為有效并同時(shí)使移位寄存器的初級(jí)(第一級(jí))的置位信號(hào)(set signal)有效(為了使所有級(jí)的輸出信號(hào)有效)，就能夠同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入Vcom (共用電極電位)?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I :日本公開(kāi)專利公報(bào)“特開(kāi)2000-347627號(hào)(
公開(kāi)日2000年12月15曰)，，專利文獻(xiàn)2 :國(guó)際公開(kāi)專利公報(bào)“W02007/108177(
公開(kāi)日2007年9月27日)”

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題上述現(xiàn)有的柵極驅(qū)動(dòng)器中，在同時(shí)選擇所有掃描信號(hào)線后，需要將移位寄存器的各級(jí)的觸發(fā)器初始化(使輸出無(wú)效)，存在電源開(kāi)/關(guān)時(shí)的準(zhǔn)備時(shí)間長(zhǎng)的問(wèn)題。本發(fā)明的目的在于，提供一種能夠迅速地進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇和移位寄存器的初始化的移位寄存器和各種驅(qū)動(dòng)器。解決問(wèn)題的手段本移位寄存器的特征在于，該移位寄存器例如是在規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用的移位寄存器，上述移位寄存器的各級(jí)包括置位復(fù)位型的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，使用該觸發(fā)器的輸出來(lái)生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，各級(jí)的輸出信號(hào)，通過(guò)上述同時(shí)選擇信號(hào)的有效化而變得有效(active)，在進(jìn)行上述同時(shí)選擇的期間中有效，上述觸發(fā)器的輸出，在置位用信號(hào)和復(fù)位用信號(hào)均有效的期間中無(wú)效(inactive)。同時(shí)選擇的期間中，由于各級(jí)的輸出信號(hào)變得有效，因此輸入到各觸發(fā)器的置位用信號(hào)和復(fù)位用信號(hào)均有效。上述結(jié)構(gòu)中，由于使用了在置位用信號(hào)和復(fù)位用信號(hào)均有效的期間中無(wú)效的觸發(fā)器，因此在同時(shí)選擇的期間中各級(jí)的觸發(fā)器被初始化(無(wú)效化)。即，移位寄存器在同時(shí)選擇的期間中被初始化，能夠迅速地完成同時(shí)選擇和移位寄存器的初始化。此外，不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠使包含移位寄存器的各種驅(qū)動(dòng)器小型化。發(fā)明的效果如上所述，能夠迅速地進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇和移位寄存器的初始化。


圖I是表示本發(fā)明實(shí)施方式I的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖2是表示圖I所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖3是圖2所示的移位寄存器的觸發(fā)器的電路圖(a)和真值表(b)。圖4是表示圖I的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖5是表示本發(fā)明實(shí)施方式I的液晶顯示裝置的另一個(gè)結(jié)構(gòu)的示意圖。圖6是表示本發(fā)明實(shí)施方式I的液晶顯示裝置的又一個(gè)結(jié)構(gòu)的示意圖。圖7是表示圖6所示的液晶顯示裝置的移位寄存器的各級(jí)的電路圖。圖8是表示圖6的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖9是表示圖6所示的液晶顯示裝置的移位寄存器的各級(jí)的電路圖。圖10是表示本發(fā)明實(shí)施方式2的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖11是表示圖10所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖12是圖11所示的移位寄存器的觸發(fā)器的電路圖(a)和真值表(b)。圖13是表示圖10的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖14是表示本發(fā)明實(shí)施方式2的液晶顯示裝置的另一個(gè)結(jié)構(gòu)的示意圖。圖15是表示圖14所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖16是表示圖14的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖17是表示圖15的NAND的具體結(jié)構(gòu)的電路圖。圖18是表示圖10、圖14的移位寄存器所含的觸發(fā)器的另一個(gè)電路圖(a)和真值表(b)。圖19是表示圖10、圖14的移位寄存器所含的觸發(fā)器的另一電路圖(a)和真值表(b)。圖20是表示圖10、圖14的移位寄存器所含的觸發(fā)器的另一個(gè)電路圖(a)和真值表(b)。圖21是表示本發(fā)明實(shí)施方式2的液晶顯示裝置的又一個(gè)結(jié)構(gòu)的示意圖。圖22是表示圖21所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖23是表示圖21的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖24是表示圖22的NOR的具體結(jié)構(gòu)的電路圖。圖25是表示本發(fā)明實(shí)施方式3的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖26是表不圖25所不的液晶顯不裝置的移位寄存器的各級(jí)的電路圖。圖27是表示圖25所示的液晶顯示裝置的G-CS驅(qū)動(dòng)器的D鎖存電路的電路圖。圖28是表示圖25的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。
圖29是表示圖25的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖30是表示本發(fā)明實(shí)施方式4的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖31是表示圖30的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖32是表示圖30的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖33是表示圖15所示的液晶顯示裝置的移位寄存器的各級(jí)的電路圖。圖34是表不現(xiàn)有的移位寄存器的結(jié)構(gòu)的電路圖。圖35是表示現(xiàn)有的移位寄存器的結(jié)構(gòu)的電路圖。
具體實(shí)施例方式以下，基于圖I 圖33對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。其中，在以下說(shuō)明中，對(duì)置位復(fù)位型觸發(fā)器(以下適宜地簡(jiǎn)稱為FF)的置位用端子(S端子或SB端子)輸入置位用信號(hào)(S信號(hào)或SB信號(hào))，對(duì)復(fù)位用端子(R端子或RB端子)輸入復(fù)位用信號(hào)(R信號(hào)或RB信號(hào))，從輸出端子(Q端子)輸出Q信號(hào)，從反轉(zhuǎn)輸出端子(QB端子)輸出QB信號(hào)。此外，設(shè)高電位側(cè)電源(VDD)的電位為Vdd(以下適宜地記為High)，低電位側(cè)電源(VSS)的電位為Nss (以下適宜地記為L(zhǎng)ow)。S信號(hào)(置位信號(hào))、R信號(hào)(復(fù)位信號(hào))和Q信號(hào)(輸出信號(hào))是有效時(shí)為High的信號(hào)，SB信號(hào)(反轉(zhuǎn)(反相)置位信號(hào))、RB信號(hào)(反轉(zhuǎn)復(fù)位信號(hào))和QB(反轉(zhuǎn)輸出信號(hào))是有效時(shí)為L(zhǎng)ow的信號(hào)。[實(shí)施方式I]圖I是表示本發(fā)明的液晶顯示裝置3a的結(jié)構(gòu)的電路圖。液晶顯示裝置3a具有顯示部DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給AONB信號(hào)(全部ON(導(dǎo)通)信號(hào))、柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)(gate on enable)GOE和柵極時(shí)鐘信號(hào)GCK1B、GCK2B。此外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極驅(qū)動(dòng)器⑶中包含包括多個(gè)級(jí)的移位寄存器SR。以下適宜地將移位寄存器的i級(jí)(i = I……η-1、η、η+1......)簡(jiǎn)稱為 i 級(jí) SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))，經(jīng)由緩存(buffer)供給到顯示部DAR的掃描信號(hào)線Gi。例如，η級(jí)SRn的OUT信號(hào)經(jīng)由緩存供給到掃描信號(hào)線Gn。顯示部DAR中，掃描信號(hào)線Gn與和PIXn內(nèi)的像素電極連接的晶體管的柵極連接，在PIXn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。此外，與一根數(shù)據(jù)信號(hào)線對(duì)應(yīng)地設(shè)置有一個(gè)模擬開(kāi)關(guān)asw和一個(gè)反轉(zhuǎn)器(inverter),該反轉(zhuǎn)器的輸入與AONB信號(hào)線連接,數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一個(gè)導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反轉(zhuǎn)器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。圖2是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如該圖所示，移位寄存器的各級(jí)包括具備SB端子和R端子的置位復(fù)位型觸發(fā)器FF ;兩個(gè)模擬開(kāi)關(guān)ASW1、ASW2 ；NAND ;兩個(gè)反轉(zhuǎn)器；CKB端子；0ΝΒ端子；和OUT端子，其中，觸發(fā)器FF的Q端子與模擬開(kāi)關(guān)ASffl的P溝道側(cè)柵極、模擬開(kāi)關(guān)ASW2的N溝道側(cè)柵極以及反轉(zhuǎn)器的輸入連接，該反轉(zhuǎn)器的輸出與模擬開(kāi)關(guān)ASWl的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW2的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASWl的一個(gè)導(dǎo)通電極與VDD連接，并且，模擬開(kāi)關(guān)ASW2的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASWl的另一個(gè)導(dǎo)通電極、模擬開(kāi)關(guān)ASW2的另一個(gè)導(dǎo)通電極和NAND的一個(gè)輸入連接，NAND的另一個(gè)輸入和ONB端子連接，NAND的輸出和作為該級(jí)的輸出端子的OUT端子連接。在移位寄存器SR中，各級(jí)的OUT端子經(jīng)由反轉(zhuǎn)器與下一級(jí)的SB端子連接，下一級(jí)的OUT端子與本級(jí)的R端子連接。例如，η級(jí)SRn的OUT端子經(jīng)由反轉(zhuǎn)器與(η+1)級(jí)SRn+1的SB端子連接，(η+1)級(jí)SRn+Ι的OUT端子與η級(jí)SRn的R端子連接。另外，移位寄存器SR的初級(jí)SRl的SB端子被輸入GSPB信號(hào)。并且，柵極驅(qū)動(dòng)器⑶中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接。例如，η級(jí)SRn的CKB端子與GCK2B信號(hào)線連接，(η+1)級(jí)SRn+Ι的CKB端子與GCKlB信號(hào)線連接。圖2的觸發(fā)器FF使用圖3所示的FFl。如該圖所示，觸發(fā)器FFl包括構(gòu)成CMOS電路的P溝道晶體管P84和N溝道晶體管n84 ;構(gòu)成CMOS電路的P溝道晶體管p85和N溝道晶體管n85 ;P溝道晶體管p81、p82、p83 ;N溝道晶體管n82、n83 ;SB端子;R端子；和0端子、QB端子，其結(jié)構(gòu)中，p84的柵極、n84的柵極、p85的漏極、n85的漏極和QB端子連接,并
且p84的漏極、n84的漏極、p81的漏極、n82的漏極、p85的柵極、n85的柵極和Q端子連接，n84的源極和n83的漏極連接，p84的源極和p83的漏極連接，p81的源極和p82的漏極連接，SB端子與p82的柵極和n83的柵極連接，R端子與n82的柵極、p81的柵極和p83的柵極連接，n85的源極與VSS連接，p82、p83和p85的源極與VDD連接，n82和n83的源極與VSS連接。此處，p84、n84、p85和n85構(gòu)成鎖存電路LC，p82作為置位晶體管ST作用，n82作為復(fù)位晶體管RT作用，p83和n83分別作為鎖存解除晶體管LRT作用，p81作為優(yōu)先決定晶體管PDT作用。圖3(b)是FFl的真值表。如圖3(b)所示，F(xiàn)Fl的Q信號(hào)，在SB信號(hào)為High(無(wú)效)且R信號(hào)為High (有效)的期間中為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為High (無(wú)效)且R信號(hào)為L(zhǎng)ow (無(wú)效)的期間中為保持狀態(tài)，在SB信號(hào)為L(zhǎng)ow (有效)且R信號(hào)為High (有效)的期間中為L(zhǎng)ow(無(wú)效)，在SB信號(hào)為L(zhǎng)ow(有效)且R信號(hào)為L(zhǎng)ow(無(wú)效)的期間中為High (有效)。觸發(fā)器FFl中，在SB信號(hào)和R信號(hào)均有效的情況下，n82導(dǎo)通，Q信號(hào)為Vss(Low)，R信號(hào)(復(fù)位)優(yōu)先。圖4是表示液晶顯示裝置3a的驅(qū)動(dòng)方法的時(shí)序圖。其中，圖中AONB意味著AONB信號(hào)(全部ON (導(dǎo)通)信號(hào))，GSPB意味著反轉(zhuǎn)柵極啟動(dòng)脈沖信號(hào)，GCKlB意味著GCKlB信號(hào)，GCK2B意味著GCK2B信號(hào)，SBi、Ri、Qi和OUTi (i = n_l、n、n+l)分別意味著i級(jí)SRi中的SB信號(hào)(SB端子的電位)、R信號(hào)(R端子的電位)、Q信號(hào)(Q端子的電位)和OUT信號(hào)(OUT端子的電位)。液晶顯示裝置3a中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)，移位寄存器SR的各級(jí)中，NAND的一個(gè)輸入為L(zhǎng)ow，NAND的輸出為High。由此，所有級(jí)的OUT信號(hào)為有效(High)，所有掃描信號(hào)線被選擇。另外，此時(shí)與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，所以對(duì)所有數(shù)據(jù)線供給Vcom。此外，輸入到各級(jí)的FF的SB信號(hào)為有效(Low)且R信號(hào)也為有效(High)，所以FF的Q信號(hào)為無(wú)效(Low)。這是因?yàn)椋谟|發(fā)器FF中在SB信號(hào)和R信號(hào)同時(shí)有效時(shí)R信號(hào)(復(fù)位)優(yōu)先。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)成為無(wú)效后)，成為顯示部DAR的所有PIX被寫入Vcom，且移位寄存器SR的各FF的Q信號(hào)為無(wú)效(Low)的狀態(tài)。
此外，在液晶顯示裝置3a的移位寄存器SR中，在各垂直掃描期間(各幀顯示時(shí))進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到本級(jí)的SB信號(hào)成為有效( = Low)時(shí)，本級(jí)的FF被置位，Q信號(hào)成為High (有效)，經(jīng)由模擬開(kāi)關(guān)ASW2，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效(=Low)時(shí)，本級(jí)的OUT信號(hào)成為有效(High)且下一級(jí)的SB信號(hào)成為有效。由此，下一級(jí)的FF的OUT信號(hào)成為有效，將GCKB信號(hào)獲取到下一級(jí)中。當(dāng)下一級(jí)的GCKB信號(hào)成為有效(=Low)時(shí)，本級(jí)的FF被復(fù)位，Q信號(hào)成為L(zhǎng)ow (無(wú)效)，模擬開(kāi)關(guān)ASWl導(dǎo)通。由于此時(shí)AOB信號(hào)為High，所以本級(jí)的NAND的輸入均成為High，輸出成為L(zhǎng)ow。由此，本級(jí)的OUT信號(hào)成為L(zhǎng)ow (無(wú)效)(被初始化)。液晶顯示裝置3a中，例如在顯示開(kāi)始前同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入相同電位(例如Vcom)，因此能夠消除顯示開(kāi)始前或顯示結(jié)束后的畫面紊亂。而且，在同時(shí)選擇所有掃描信號(hào)線時(shí)也執(zhí)行了移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，因此與分別進(jìn)行所有掃描信號(hào)線的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有的液晶顯示裝置相
t匕，能夠迅速地進(jìn)行顯示開(kāi)始前的準(zhǔn)備動(dòng)作。并且，也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。圖5是表示在源極驅(qū)動(dòng)器側(cè)使用圖I的移位寄存器SR的液晶顯示裝置3b的結(jié)構(gòu)的電路圖。該結(jié)構(gòu)中，移位寄存器SR的初級(jí)被輸入源極啟動(dòng)脈沖SSP，并且各級(jí)的CKB端子被輸入反轉(zhuǎn)源極時(shí)鐘信號(hào)SCKlB或SCK2B。此外，從i級(jí)SRi輸出的OUT信號(hào)被供給到采樣電路SAC，從該OUT信號(hào)采樣的數(shù)據(jù)經(jīng)由DAC供給到顯示部DAR的數(shù)據(jù)信號(hào)線SLi。例如，η級(jí)SRn的OUT信號(hào)被供給到采樣電路SAC,從該OUT信號(hào)采樣的數(shù)據(jù)經(jīng)由DAC供給到顯示部DAR的數(shù)據(jù)信號(hào)線SLn。顯示部DAR中，數(shù)據(jù)信號(hào)線SLn與和PIXn內(nèi)的像素電極連接的晶體管的源極連接。圖6是表示由液晶顯示裝置3a變形而得的液晶顯示裝置3c的結(jié)構(gòu)的電路圖。液晶顯示裝置3c中，來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(0UTB信號(hào))，經(jīng)由反轉(zhuǎn)器供給到顯示部DAR的掃描信號(hào)線Gi。例如，η級(jí)SRn的OUTB信號(hào)經(jīng)由反轉(zhuǎn)器供給到掃描信號(hào)線Gn。顯示部DAR中，掃描信號(hào)線Gn與和PIXn內(nèi)的像素電極連接的晶體管的柵極連接，在PIXn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。圖7是表示移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)的電路圖。如該圖所示，i級(jí)SRi包括具備SB端子和R端子的置位復(fù)位型觸發(fā)器FF ;兩個(gè)模擬開(kāi)關(guān)ASW3、ASW4 ；AND ;反轉(zhuǎn)器；CKB端子；0ΝΒ端子；和OUTB端子，其中，觸發(fā)器FF的Q端子與模擬開(kāi)關(guān)ASW3的P溝道側(cè)柵極、模擬開(kāi)關(guān)ASW4的N溝道側(cè)柵極以及反轉(zhuǎn)器的輸入連接，該反轉(zhuǎn)器的輸出與模擬開(kāi)關(guān)ASW3的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW4的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW3的一個(gè)導(dǎo)通電極與VDD連接，并且，模擬開(kāi)關(guān)ASW4的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW3的另一個(gè)導(dǎo)通電極、模擬開(kāi)關(guān)ASW4的另一個(gè)導(dǎo)通電極和AND的一個(gè)輸入連接，AND的另一個(gè)輸入和ONB端子連接，AND的輸出與作為該級(jí)的輸出端子的OUTB端子連接。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接，下一級(jí)的OUTB端子經(jīng)由反轉(zhuǎn)器與本級(jí)的R端子連接。例如，η級(jí)SRn的OUTB端子與(η+1)級(jí)SRn+1的SB端子連接，(η+1)級(jí)SRn+Ι的OUTB端子經(jīng)由反轉(zhuǎn)器與η級(jí)SRn的R端子連接。另外，移位寄存器SR的初級(jí)SRl的SB端子被輸入GSPB信號(hào)。并且，柵極驅(qū)動(dòng)器⑶中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接。例如，η級(jí)SRn的CKB端子與GCK2B信號(hào)線連接，(η+1)級(jí)SRn+Ι的CKB端子與GCKlB信號(hào)線連接。圖8是表示液晶顯示裝置3c的驅(qū)動(dòng)方法的時(shí)序圖。液晶顯示裝置3c中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)，移位寄存器SR的各級(jí)中，AND的一個(gè)輸入為L(zhǎng)ow，AND的輸出為L(zhǎng)ow。由此，所有級(jí)的OUTB信號(hào)為有效(Low)，所有掃描信號(hào)線被選擇。另外，此時(shí)與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，所以對(duì)所有數(shù)據(jù)線供給Vcom。此外，輸入到各級(jí)的SB信號(hào)為有效(Low)且R信號(hào)也為有效(High)，所以FF的Q信號(hào)為無(wú)效(Low)。這是因?yàn)?，在觸發(fā)器FF中，在SB信號(hào)和R信號(hào)同時(shí)有效時(shí)R信號(hào)(復(fù)位)優(yōu)先，Q信號(hào)成為無(wú)效。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)成為無(wú)效后)，成為顯示部DAR的所有PIX被寫入Vcom,且移位寄存器的各級(jí)中設(shè)置的FF的Q輸出為無(wú)效(Low)的狀態(tài)。此外，在液晶顯示裝置3c的移位寄存器SR中，在各垂直掃描期間(各幀顯示時(shí))
進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到本級(jí)的SB信號(hào)成為有效( = Low)時(shí)，本級(jí)的FF被置位，Q信號(hào)成為High (有效)，經(jīng)由模擬開(kāi)關(guān)ASW4，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效(=Low)時(shí)，本級(jí)的OUTB信號(hào)成為有效(Low)且下一級(jí)的SB信號(hào)成為有效。由此，下一級(jí)的FF的OUTB信號(hào)成為有效，將GCKB信號(hào)獲取到下一級(jí)中。此處，當(dāng)下一級(jí)的GCKB信號(hào)成為有效(=Low)時(shí)，本級(jí)的FF被復(fù)位，Q信號(hào)成為L(zhǎng)ow (無(wú)效)，模擬開(kāi)關(guān)ASW3導(dǎo)通。由于此時(shí)AON信號(hào)為High，所以本級(jí)的AND的輸入均成為High，輸出成為High。由此，本級(jí)的OUTB信號(hào)成為High (無(wú)效)。液晶顯示裝置3c中，除了與液晶顯示裝置3a相同的效果之外，還能夠獲得以下效果。即，當(dāng)AOB信號(hào)恢復(fù)無(wú)效時(shí)(從所有掃描信號(hào)線的同時(shí)選擇恢復(fù)時(shí))，輸入到觸發(fā)器FF的SB信號(hào)和R信號(hào)均恢復(fù)到無(wú)效，但由于OUTB端子與R端子之間存在反轉(zhuǎn)器，所以R信號(hào)的恢復(fù)比SB信號(hào)的恢復(fù)延遲。由此，當(dāng)AOB信號(hào)恢復(fù)無(wú)效時(shí)(由于SB信號(hào)的恢復(fù)比R信號(hào)的恢復(fù)延遲)，能夠防止無(wú)意間被置位而觸發(fā)器FFa成為有效。液晶顯示裝置3c的移位寄存器SR的i級(jí)SRi也能夠采用圖9的結(jié)構(gòu)。如圖9所示，移位寄存器的i級(jí)SRi包括具備SB端子和R端子的觸發(fā)器FF ;模擬開(kāi)關(guān)ASW5、ASW6 ；ONB端子；CKB端子；和OUTB端子，其中，觸發(fā)器FF的QB端子與模擬開(kāi)關(guān)ASW5的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW6的P溝道側(cè)柵極連接，F(xiàn)F的Q端子與模擬開(kāi)關(guān)ASW5的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW6的N溝道側(cè)柵極連接，作為該級(jí)的輸出端子的OUTB端子、模擬開(kāi)關(guān)ASW5的一個(gè)導(dǎo)通電極和模擬開(kāi)關(guān)ASW6的一個(gè)導(dǎo)通電極連接，模擬開(kāi)關(guān)ASW5的另一個(gè)導(dǎo)通電極和ONB端子連接，模擬開(kāi)關(guān)ASW6的另一個(gè)導(dǎo)通電極和時(shí)鐘信號(hào)輸入用的CKB端子連接。在移位寄存器的i級(jí)SRi采用圖9的結(jié)構(gòu)的情況下，當(dāng)AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)時(shí)，移位寄存器SR的各級(jí)中，AON信號(hào)經(jīng)由ASW5從OUTB端子輸出，OUTB信號(hào)成為L(zhǎng)ow(有效)。由此，所有掃描信號(hào)線被選擇。另外，此時(shí)與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，所以對(duì)所有數(shù)據(jù)線供給Vcom。此外，輸入到各級(jí)的SB信號(hào)為有效(Low)且R信號(hào)也為有效(High)，所以FF的Q信號(hào)為無(wú)效(Low)(因此，ASW5維持導(dǎo)通)。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)成為無(wú)效后)，成為顯示部DAR的所有PIX被寫入Vcom,且移位寄存器的各級(jí)中設(shè)置的FF的Q輸出為無(wú)效(Low)的狀態(tài)。此外，在圖9的i級(jí)SRi中，當(dāng)各垂直掃描期間中本級(jí)的SB信號(hào)成為有效( = Low)時(shí)，本級(jí)的FF被置位，Q信號(hào)成為High (有效)，經(jīng)由模擬開(kāi)關(guān)ASW6，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效(=Low)時(shí)，本級(jí)的OUTB信號(hào)成為有效(Low)且下一級(jí)的SB信號(hào)成為有效。由此，下一級(jí)的FF的OUTB信號(hào)成為有效，將GCKB信號(hào)獲取到下一級(jí)中。此處，當(dāng)下一級(jí)的GCKB信號(hào)成為有效( = Low)時(shí)，本級(jí)的FF被復(fù)位，Q信號(hào)成為L(zhǎng)ow (無(wú)效)，模擬開(kāi)關(guān)ASW5導(dǎo)通。由于此時(shí)AON信號(hào)為High，所以本級(jí)的OUTB信號(hào)成為High (無(wú)效)ο通過(guò)使移位寄存器的各級(jí)采用圖9的結(jié)構(gòu)，能夠在獲得與圖2的移位寄存器相同的效果的同時(shí)，實(shí)現(xiàn)小型化。[實(shí)施方式2]圖10是表示本發(fā)明的液晶顯示裝置3d的結(jié)構(gòu)的電路圖。液晶顯示裝置3d具有顯示部DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給AONB信號(hào)(全部ON(導(dǎo)通)信號(hào))、柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信
號(hào)GOE和柵極時(shí)鐘信號(hào)GCK1B、GCK2B。此外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極驅(qū)動(dòng)器⑶中包含包括多個(gè)級(jí)的移位寄存器SR。以下適宜地將移位寄存器的i級(jí)(i = I……η-1、η、η+1……)簡(jiǎn)稱為i級(jí)SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))，經(jīng)由緩存供給到顯示部DAR的掃描信號(hào)線Gi。例如，η級(jí)SRn的OUTB信號(hào)經(jīng)由緩存供給到掃描信號(hào)線Gn。顯示部DAR中，掃描信號(hào)線Gn與和PIXn內(nèi)的像素電極連接的晶體管的柵極連接，在PIXn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。此外，與一根數(shù)據(jù)信號(hào)線對(duì)應(yīng)地設(shè)置有一個(gè)模擬開(kāi)關(guān)asw和一個(gè)反轉(zhuǎn)器(inverter),該反轉(zhuǎn)器的輸入與AONB信號(hào)線連接,數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一個(gè)導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反轉(zhuǎn)器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。圖11是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如該圖所示，移位寄存器的各級(jí)包括具備SB端子和RB端子的置位復(fù)位型觸發(fā)器FF ;兩個(gè)模擬開(kāi)關(guān)ASW7、ASW8 (選通電路)；NAND1 (邏輯電路)；NAND2 (輸出電路)；第一反轉(zhuǎn)器和第二反轉(zhuǎn)器；CKB端子；0ΝΒ端子；和OUT端子，其中，觸發(fā)器FF的QB端子與NANDl的一個(gè)輸入連接，NANDl的輸出與第一反轉(zhuǎn)器的輸入、模擬開(kāi)關(guān)ASW7的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW8的N溝道側(cè)柵極連接，第一反轉(zhuǎn)器的輸出與模擬開(kāi)關(guān)ASW7的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW8的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW7的一個(gè)導(dǎo)通電極與VDD連接，模擬開(kāi)關(guān)ASW8的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW7的另一個(gè)導(dǎo)通電極、模擬開(kāi)關(guān)ASW8的另一個(gè)導(dǎo)通電極和NAND2的一個(gè)輸入連接，NAND2的另一個(gè)輸入和ONB端子連接，NAND2的輸出、第二反轉(zhuǎn)器的輸入和作為該級(jí)的輸出端子的OUTB端子連接，第二反轉(zhuǎn)器的輸出、FF的RB端子和NANDl的另一個(gè)輸入連接。此處，由模擬開(kāi)關(guān)ASW7、ASW8 (選通電路)>NANDI (邏輯電路)和NAND2 (輸出電路)構(gòu)成生成OUT信號(hào)的信號(hào)生成電路。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。例如，η級(jí)SRn的OUTB端子與(η+1)級(jí)SRn+Ι的SB端子連接。另外，移位寄存器SR的初級(jí)SRl的SB端子被輸入GSPB信號(hào)。并且，柵極驅(qū)動(dòng)器GD中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接。例如，η級(jí)SRn的CKB端子與GCK2B信號(hào)線連接，(η+1)級(jí)SRn+1的CKB端子與GCKlB信號(hào)線連接。圖11的觸發(fā)器FF使用圖12所示的FF2。如該圖所示，F(xiàn)F2包括構(gòu)成CMOS電路的P溝道晶體管P32和N溝道晶體管n31 ;構(gòu)成CMOS電路的P溝道晶體管p34和N溝道晶體管n32 ;P溝道晶體管p31、p33 ;SB端子；RB端子；和Q端子、QB端子，其結(jié)構(gòu)中，p32的柵極、n31的柵極、p34的漏極、n32的漏極、p33的漏極和QB端子連接，并且p32的漏極、n31的漏極、P34的柵極、n32的柵極、p31的漏極和Q端子連接，SB端子與p31的柵極連接，RB端子與P31的源極和p33的柵極連接，p32、p33和p34的源極與VDD連接，n31和n32的源極與VSS連接。此處，p32、n31、p34和n32構(gòu)成鎖存電路LC，p31作為置位晶體管ST作用，P33作為復(fù)位晶體管RT作用。圖12(b)是FF2的真值表。如圖12(b)所示，F(xiàn)F2的Q信號(hào)，在SB信號(hào)為L(zhǎng)ow (有
效)且RB信號(hào)為L(zhǎng)ow (有效)的期間中為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間中為High (有效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow (有效)的期間中為L(zhǎng)ow(無(wú)效)，在SB信號(hào)為High(無(wú)效)且RB信號(hào)為High(無(wú)效)的期間中為保持狀態(tài)。圖13是表示液晶顯示裝置3d的驅(qū)動(dòng)方法的時(shí)序圖。其中，圖中AONB意味著AONB信號(hào)(全部導(dǎo)通信號(hào))，GSPB意味著反轉(zhuǎn)柵極啟動(dòng)脈沖信號(hào)，GCKlB意味著GCKlB信號(hào)，GCK2B 意味著 GCK2B 信號(hào)，SBi,RBi,QBi 和 OUTBi (i = n_l、n、n+l)分別意味著 i 級(jí) SRi 中的SB信號(hào)(SB端子的電位)、RB信號(hào)(RB端子的電位)、QB信號(hào)(QB端子的電位)和OUTB信號(hào)(0UTB端子的電位)。液晶顯示裝置3d中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)，在AONB信號(hào)有效的期間，各GCKB信號(hào)固定為有效(Low)。當(dāng)AONB信號(hào)成為有效(Low)時(shí)，移位寄存器SR的各級(jí)中，AONB信號(hào)經(jīng)由ASW7輸入到NAND2，OUT信號(hào)成為有效(High)，所有掃描信號(hào)線被選擇。此時(shí)，與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，所以對(duì)所有數(shù)據(jù)線供給Vcom。進(jìn)一步，輸入到各級(jí)的SB信號(hào)的RB信號(hào)為有效(Low)，所以FF的QB信號(hào)為無(wú)效(High)。此外，一旦移位寄存器的各級(jí)的OUT信號(hào)成為有效，反饋到NANDl的反饋信號(hào)就成為L(zhǎng)ow，因此ASW7斷開(kāi)，ASW8導(dǎo)通(獲取GCKlB或GCK2B)。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)成為無(wú)效后)，成為顯示部DAR的所有Pix被寫入Vcom，且移位寄存器的各級(jí)中設(shè)置的FF的QB輸出為無(wú)效(High)的狀態(tài)。此外，在液晶顯示裝置3d中，在各垂直掃描期間(各幀顯示時(shí))進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)成為有效(Low)時(shí)，本級(jí)的FF的輸出被置位而成為有效，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效(Low)時(shí)，本級(jí)的OUT信號(hào)成為有效(High)，下一級(jí)的SB信號(hào)成為有效，并且本級(jí)的FF被復(fù)位，QB信號(hào)成為High (無(wú)效)。由于此時(shí)本級(jí)的OUT信號(hào)為High(即，NANDl的輸入為L(zhǎng)ow，ASW8導(dǎo)通)，因此繼續(xù)將GCKB信號(hào)獲取到本級(jí)中，當(dāng)GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUT信號(hào)成為L(zhǎng)ow,并且NANDl的輸入成為High (ASff7導(dǎo)通)，以后，Vdd(High)和AONB(High)輸入到NAND2中，OUT信號(hào)成為L(zhǎng)ow (無(wú)效)。液晶顯示裝置3d中，例如在顯示開(kāi)始前同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入相同電位(例如Vcom)，因此能夠消除顯示開(kāi)始前、顯示結(jié)束后的畫面紊亂。而且，在同時(shí)選擇所有掃描信號(hào)線時(shí)也執(zhí)行了移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，所以與分別進(jìn)行所有掃描信號(hào)線的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有的液晶顯示裝置相比，能夠迅速地進(jìn)行顯示開(kāi)始前的準(zhǔn)備動(dòng)作。此外，各級(jí)中能夠進(jìn)行自復(fù)位，所以能夠簡(jiǎn)化級(jí)間的連接關(guān)系。并且，也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。液晶顯示裝置3d的⑶也能夠采用圖14所示的結(jié)構(gòu)。圖14所示的液晶顯示裝置3e中，來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(0UTB信號(hào))，經(jīng)由反轉(zhuǎn)器供給到顯示部DAR的掃描信號(hào)線Gi。例如，η級(jí)SRn的OUTB信號(hào)經(jīng)由反轉(zhuǎn)器供給到掃描信號(hào)線Gn。顯示部DAR中，掃描信號(hào)線Gn與和PIXn內(nèi)的像素電極連接的晶體管的柵極連接，在PIXn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。圖15是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如該圖所示，移位寄
存器的各級(jí)包括具備SB端子和RB端子的觸發(fā)器FF，兩個(gè)模擬開(kāi)關(guān)ASW9、ASfflO (選通電路);NAND (邏輯電路);反轉(zhuǎn)器；CKB端子；0ΝΒ端子；和OUTB端子，其中，觸發(fā)器FF的QB端子與NAND的一個(gè)輸入連接，NAND的輸出與反轉(zhuǎn)器的輸入、模擬開(kāi)關(guān)ASW9的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASWlO的N溝道側(cè)柵極連接，反轉(zhuǎn)器的輸出與模擬開(kāi)關(guān)ASW9的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASWlO的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW9的一個(gè)導(dǎo)通電極與ONB端子連接，并且模擬開(kāi)關(guān)ASWlO的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW9的另一個(gè)導(dǎo)通電極、模擬開(kāi)關(guān)ASWlO的另一個(gè)導(dǎo)通電極、作為該級(jí)的輸出端子的OUTB端子、NAND的另一個(gè)輸出和FF的RB端子連接。此處，由模擬開(kāi)關(guān)ASW9、ASfflO (選通電路)、NAND (邏輯電路)構(gòu)成生成OUTB信號(hào)的信號(hào)生成電路。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。并且，柵極驅(qū)動(dòng)器GD中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接。圖16是表示液晶顯示裝置3e的驅(qū)動(dòng)方法的時(shí)序圖。液晶顯示裝置3e中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)，在AONB信號(hào)有效的期間，各GCKB信號(hào)固定為有效(Low)。當(dāng)AONB信號(hào)成為有效(Low)時(shí)，由于ASW9導(dǎo)通，所以O(shè)UTB信號(hào)成為有效(Low)，所有掃描信號(hào)線被選擇。此時(shí)，與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，所以對(duì)所有數(shù)據(jù)線供給Vcom。進(jìn)一步，輸入到各級(jí)的SB信號(hào)和RB信號(hào)為有效(Low)，因此FF的QB信號(hào)為無(wú)效(High)。此夕卜，一旦移位寄存器的各級(jí)的OUTB信號(hào)成為有效，反饋到NAND的反饋信號(hào)就成為L(zhǎng)ow，因此ASW9斷開(kāi)，ASfflO導(dǎo)通(各級(jí)中獲取GCKlB或GCK2B)。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)成為無(wú)效后)，成為顯示部DAR的所有PIX被寫入Vcom，且移位寄存器的各級(jí)中設(shè)置的FF的QB輸出為無(wú)效(High)的狀態(tài)。此外，在液晶顯示裝置3e中，在各垂直掃描期間(各幀顯示時(shí))進(jìn)行以下的動(dòng)作。SP，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)成為有效(=Low)時(shí)，本級(jí)的FF的輸出被置位而成為有效，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效(=Low)時(shí)，本級(jí)的OUTB信號(hào)成為有效(=Low)且下一級(jí)的SB信號(hào)成為有效，并且本級(jí)的FF被復(fù)位，QB信號(hào)成為High(無(wú)效)。由于此時(shí)本級(jí)的OUTB信號(hào)為L(zhǎng)ow(即，NAND的輸出為High)，所以繼續(xù)將GCKB信號(hào)獲取到本級(jí)中，當(dāng)GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)成為High,并且NAND的輸出成為L(zhǎng)ow，以后，從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。液晶顯示裝置3e中，例如在顯示開(kāi)始前同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入相同電位(例如Vcom)，因此能夠消除顯示開(kāi)始前、顯示結(jié)束后的畫面紊亂。而且，在同時(shí)選擇所有掃描信號(hào)線時(shí)也執(zhí)行了移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，所以與分別進(jìn)行所有掃描信號(hào)線的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有的液晶顯示裝置相比，能夠迅速地進(jìn)行顯示開(kāi)始前的準(zhǔn)備動(dòng)作。此外，各級(jí)中能夠進(jìn)行自復(fù)位，所以能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，由于將AONB信號(hào)輸入到ASW9，所以能夠去除液晶顯示裝置3d(參照?qǐng)D11)中的NAND2(輸出電路)，能夠?qū)崿F(xiàn)小型化。進(jìn)一步，也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，在圖11、圖15的結(jié)構(gòu)(使FF復(fù)位優(yōu)先，或使移位寄存器的各級(jí)為自復(fù)位型的結(jié)構(gòu))中，存在OUTB信號(hào)在反饋到NAND之前先反饋到觸發(fā)器的RB端子的可能。因此，
圖11的NANDl和圖15的NAND優(yōu)選采用圖17的結(jié)構(gòu)。S卩，將P溝道晶體管p40的源極與VDD連接，將柵極作為NAND的輸入X，將漏極作為NAND的輸出M，將P溝道晶體管p41的源極與VDD連接，將柵極與NAND的輸入Y連接，將漏極與N溝道晶體管n40的源極連接，將N溝道晶體管n40的柵極與輸入Y連接，將漏極與N溝道晶體管n41的源極連接，將N溝道晶體管n41的柵極與輸入X連接，將漏極與VSS連接，并使P溝道晶體管p40、41的驅(qū)動(dòng)能力大于N溝道晶體管n40、41的驅(qū)動(dòng)能力。這樣，在QB信號(hào)充分成為無(wú)效(High)之前，OUTB信號(hào)保持有效(=Low),能夠防止在反饋到NAND之前反饋到FF的RB端子。液晶顯示裝置3e中移位寄存器的各級(jí)的結(jié)構(gòu)(參照?qǐng)D15)能夠如圖33所示地變更。即，使圖15的ASW9為單溝道(P溝道)晶體管TR。這樣，能夠?qū)崿F(xiàn)移位寄存器的進(jìn)一步的小型化。圖11、15的觸發(fā)器FF也可以使用圖18所示的FF3。如該圖所示，F(xiàn)F3包括構(gòu)成CMOS電路的P溝道晶體管p6和N溝道晶體管n5 ;構(gòu)成CMOS電路的P溝道晶體管p8和N溝道晶體管n7 ；P溝道晶體管p5、p7 ；N溝道晶體管n6、n8 ；SB端子；RB端子；和Q端子、QB端子，其結(jié)構(gòu)中，P6的柵極、n5的柵極、p7的漏極、p8的漏極、n7的漏極和QB端子連接，并且，p6的漏極、n5的漏極、p5的漏極、p8的柵極、n7的柵極和Q端子連接，n5的源極和n6的漏極連接，n7的源極和n8的漏極連接，SB端子與p5的柵極和n6的柵極連接，RB端子與p5的源極、P7的柵極和n8的柵極連接，p6以及p7和p8的源極與VDD連接，n6和n8的源極與VSS連接。此處，p6、n5、p8和n7構(gòu)成鎖存電路LC，p5作為置位晶體管ST作用，p7作為復(fù)位晶體管RT作用，n6和n8分別作為鎖存解除晶體管(釋放晶體管,release transistor)LRT作用。圖18(b)是表示FF3的動(dòng)作的時(shí)序圖，圖18(c)是FF3的真值表。如圖18(b) (c)所示，F(xiàn)F3的Q信號(hào)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為L(zhǎng)ow (有效)的期間中為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間中為High (有效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow(有效)的期間中為L(zhǎng)ow(無(wú)效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為High(無(wú)效)的期間中為保持狀態(tài)。例如，在圖18(b)的tl，RB端子的Vdd輸出到Q端子，n7導(dǎo)通，Vss (Low)輸出到QB端子。在t2，SB信號(hào)成為High，p5斷開(kāi)、n6導(dǎo)通，因此tl的狀態(tài)得到維持。在t3，RB信號(hào)成為L(zhǎng)ow,所以p7導(dǎo)通,Vdd(High)輸出到QB端子,進(jìn)一步，n5導(dǎo)通,Vss輸出到Q端子。此外，在SB信號(hào)和RB信號(hào)均成為L(zhǎng)ow(有效)的情況下，p7導(dǎo)通，Vdd(High)輸出到QB端子，Vss+Vth(p5的閾值電壓)經(jīng)由p5輸出到Q端子。圖11、15的觸發(fā)器FF也可以使用圖19所示的FF4。如該圖所示，觸發(fā)器FF4包括構(gòu)成CMOS電路的P溝道晶體管p22和N溝道晶體管n21 ;構(gòu)成CMOS電路的P溝道晶體管p23和N溝道晶體管n22 ；P溝道晶體管p21 ;SB端子；RB端子；和Q端子、QB端子，其結(jié)構(gòu)中，p22的柵極、n21的柵極、p23的漏極、n22的漏極、p21的漏極和Q端子連接，并且，p22的漏極、n21的漏極、p23的柵極、n22的柵極和QB端子連接，SB端子與p21的柵極連接，RB端子與P21的源極、p23的源極連接，n21和n22的源極與VSS連接。此處，p22、n21、p23和n22構(gòu)成鎖存電路LC，p21作為置位晶體管ST作用。圖19(b)是表示FF4的動(dòng)作的時(shí)序圖，圖19(c)是FF4的真值表。如圖19(b) (c)所示，F(xiàn)F4的Q信號(hào)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為L(zhǎng)ow (有效)的期間中為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間中為High (有效)，在SB信
號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow(有效)的期間中為L(zhǎng)ow(無(wú)效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為High(無(wú)效)的期間中為保持狀態(tài)。例如，在圖19(b)的tl，RB端子的Vdd(High)輸出到Q端子，n21導(dǎo)通，Vss(Low)輸出到QB端子。在t2，SB信號(hào)成為High，p21斷開(kāi)，因此tl的狀態(tài)得到維持。在t3，RB信號(hào)成為L(zhǎng)ow，所以Vss+Vth(p23的閾值電壓)暫時(shí)經(jīng)由p23輸出到Q端子，由此，p22導(dǎo)通，Vdd(High)輸出到QB端子。進(jìn)一步，由于QB端子成為Vdd,所以n22導(dǎo)通,Vss輸出到Q端子。此外，在SB信號(hào)和RB信號(hào)均成為L(zhǎng)ow(有效)的情況下，Vss+Vth暫時(shí)經(jīng)由p21輸出到Q端子，由此，p22導(dǎo)通，Vdd(High)輸出到QB端子。另外，由于QB端子成為Vdd,所以n22導(dǎo)通，Vss輸出到Q端子。圖11、15的觸發(fā)器FF也可以使用圖20所示的FF5。如該圖所示，觸發(fā)器FF5包括構(gòu)成CMOS電路的P溝道晶體管p44和N溝道晶體管n43 ;構(gòu)成CMOS電路的P溝道晶體管p45和N溝道晶體管n44 ；P溝道晶體管p43 ；N溝道晶體管n45 ；SB端子；RB端子；和Q端子、QB端子，其結(jié)構(gòu)中，p44的柵極、n43的柵極、p45的漏極、n44的漏極、p43的漏極和Q端子連接，并且，p44的漏極、n43的漏極、p45的柵極、n44的柵極和QB端子連接，n44的源極和n45的漏極連接，SB端子與p43的柵極和n45的柵極連接，RB端子與p43的源極和P45的源極連接，n43的源極與VSS連接，p44的源極與VDD連接，n45的源極與VSS連接。此處，p44、n43、p45和n44構(gòu)成鎖存電路LC，p43作為置位晶體管ST作用，n45作為鎖存解除電路晶體管LRT作用。圖20(b)是FF5的真值表。如圖20 (b)所示，F(xiàn)F5的Q信號(hào)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為L(zhǎng)ow (有效)的期間中為L(zhǎng)ow (無(wú)效)，在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間中為High (有效)，在SB信號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow (有效)的期間中為L(zhǎng)ow(無(wú)效)，在SB信號(hào)為High(無(wú)效)且RB信號(hào)為High(無(wú)效)的期間中為保持狀態(tài)。液晶顯示裝置3e的⑶也能夠采用圖21所示的結(jié)構(gòu)。圖21所示的液晶顯示裝置3f中，來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(0UTB信號(hào))，經(jīng)由反轉(zhuǎn)器供給到顯示部DAR的掃描信號(hào)線Gi。例如，η級(jí)SRn的OUTB信號(hào)經(jīng)由反轉(zhuǎn)器供給到掃描信號(hào)線Gn。顯示部DAR中，掃描信號(hào)線Gn與和PIXn內(nèi)的像素電極連接的晶體管的柵極連接，在PIXn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)。圖22是表不移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)的電路圖。如該圖所不，移位寄存器的各級(jí)包括具備SB端子和RB端子的觸發(fā)器FF ;兩個(gè)模擬開(kāi)關(guān)ASWl I、ASW12 (選通電路);NOR(邏輯電路)；第一反轉(zhuǎn)器和第二反轉(zhuǎn)器；CKB端子；0ΝΒ端子；和OUTB端子，其中，觸發(fā)器FF的Q端子與NOR的一個(gè)輸入連接，NOR的輸出與第一反轉(zhuǎn)器的輸入、模擬開(kāi)關(guān)ASWlI的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW12的P溝道側(cè)柵極連接，第一反轉(zhuǎn)器的輸出與模擬開(kāi)關(guān)ASWl I的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW12的N溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASWll的一個(gè)導(dǎo)通電極與ONB端子連接，并且模擬開(kāi)關(guān)ASW12的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASWlI的另一個(gè)導(dǎo)通電極、模擬開(kāi)關(guān)ASW12的另一個(gè)導(dǎo)通電極、作為該級(jí)的輸出端子的OUTB端子和第二反轉(zhuǎn)器的輸入連接，第二反轉(zhuǎn)器的輸出、NOR的另一個(gè)輸入和FF的R端子連接。此處，由模擬開(kāi)關(guān)ASW11、ASW12 (選通電路)、NOR (邏輯電路)構(gòu)成生成OUTB信號(hào)的信號(hào)生成電路。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。并且，柵極驅(qū)動(dòng)器GD中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接。圖23是表示液晶顯示裝置3f的驅(qū)動(dòng)方法的時(shí)序圖。液晶顯示裝置3e中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)，在AONB信號(hào)有效的期間，各GCKB信號(hào)固定為有效(Low)。當(dāng)AONB信號(hào)成為有效(Low)時(shí)，由于ASWll導(dǎo)通，所以O(shè)UTB信號(hào)成為有效(Low)，所有掃描信號(hào)線被選擇。此時(shí)，與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，所以對(duì)所有數(shù)據(jù)線供給Vcom。此夕卜，輸入到各級(jí)的SB信號(hào)和RB信號(hào)為有效(Low)，所以FF的QB信號(hào)為無(wú)效(High)。此夕卜，一旦移位寄存器的各級(jí)的OUTB信號(hào)成為有效，反饋到NOR的反饋信號(hào)就成為High，所以ASffll斷開(kāi)，ASffl2導(dǎo)通(各級(jí)中獲取GCKlB或GCK2B)。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)成為無(wú)效后)，成為顯示部DAR的所有PIX被寫入Vcom，且移位寄存器的各級(jí)中設(shè)置的FF的QB輸出為無(wú)效(High)的狀態(tài)。此外，在液晶顯示裝置3f中，在各垂直掃描期間(各幀顯示時(shí))進(jìn)行以下的動(dòng)作。SP，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)成為有效(=Low)時(shí)，本級(jí)的FF的輸出被置位而成為有效，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效( = Low)時(shí)，本級(jí)的OUTB信號(hào)成為有效(=Low)且下一級(jí)的SB信號(hào)成為有效，并且本級(jí)的FF被復(fù)位，QB信號(hào)成為High(無(wú)效)。由于此時(shí)本級(jí)的OUTB信號(hào)為L(zhǎng)ow( BP,NOR的輸出為L(zhǎng)ow)，所以繼續(xù)將GCKB信號(hào)獲取到本級(jí)中，當(dāng)GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)成為High，并且NOR的輸出成為High，以后，從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。液晶顯示裝置3f中，例如在顯示開(kāi)始前同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入相同電位(例如Vcom)，因此能夠消除顯示開(kāi)始前、顯示結(jié)束后的畫面紊亂。而且，在同時(shí)選擇所有掃描信號(hào)線時(shí)也執(zhí)行了移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，所以與分別進(jìn)行所有掃描信號(hào)線的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有的液晶顯示裝置相比，能夠迅速地進(jìn)行顯示開(kāi)始前的準(zhǔn)備動(dòng)作。此外，各級(jí)中能夠進(jìn)行自復(fù)位，所以能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，由于將AONB信號(hào)輸入到ASW11，所以能夠去除液晶顯示裝置3d(參照?qǐng)D11)中的NAND2(輸出電路)，能夠?qū)崿F(xiàn)小型化。進(jìn)一步，也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。此外，在圖22的結(jié)構(gòu)(使FF復(fù)位優(yōu)先，或使移位寄存器的各級(jí)為自復(fù)位型的結(jié)構(gòu))中，存在OUTB信號(hào)在反饋到NOR之前先反饋到觸發(fā)器的R端子的可能。因此，圖22的NOR優(yōu)選采用圖24的結(jié)構(gòu)。S卩，將P溝道晶體管p50的源極與VDD連接，柵極與NOR的輸入X和N溝道晶體管n51的柵極連接，漏極與P溝道晶體管p51的源極連接，將P溝道晶體管P51的柵極與NOR的輸入Y和N溝道晶體管n50的柵極連接，漏極與n50的源極、n51的柵極和NOR的輸出M連接，將n50和n51各自的漏極與VSS連接，并使N溝道晶體管n50、51的驅(qū)動(dòng)能力大于P溝道晶體管p50、51的驅(qū)動(dòng)能力。這樣，在QB信號(hào)充分成為無(wú)效(High)之前，OUTB信號(hào)保持有效(=Low)，能夠防止在反饋到NOR之前反饋到FF的R端子。[實(shí)施方式3]圖25是表示本發(fā)明的液晶顯示裝置3g的結(jié)構(gòu)的電路圖。液晶顯示裝置3g是所謂的CC(charge coupled,電荷稱合)驅(qū)動(dòng)的液晶顯示裝置,具有顯示部DAR、柵極/Cs驅(qū)動(dòng)器G-CsD、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)GOE、AONB信號(hào)(全部ON (導(dǎo)通)信號(hào))、CS反轉(zhuǎn)信號(hào)CMI1、CMI2和柵極時(shí)鐘信號(hào)GCK1B、GCK2B。此外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極/Cs驅(qū)動(dòng)器G-CsD中包含包括多個(gè)級(jí)的移位寄存器SR ;和多個(gè)D鎖存電路CSL，與移位寄存器的一級(jí)對(duì)應(yīng)地設(shè)置有一個(gè)反轉(zhuǎn)器、一個(gè)OR電路和一個(gè)D鎖存電路CSL。以下適宜地將移位寄存器的i級(jí)(i = I……η-1、η、η+1……)簡(jiǎn)稱為i級(jí)SRi。此外，與移位寄存器的i級(jí)SRi對(duì)應(yīng)地設(shè)置有D鎖存電路CSLi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(0UTB信號(hào))，經(jīng)由反轉(zhuǎn)器和緩存供給到顯示部DAR的掃描信號(hào)線Gi。例如，來(lái)自與i級(jí)SRi對(duì)應(yīng)的D鎖存電路CSLi的輸出信號(hào)(out信號(hào)、CS信號(hào))，被供給到顯示部DAR的保持電容配線CSi。例如，η級(jí)SRn的OUTB信號(hào)，經(jīng)由反轉(zhuǎn)器和緩存供給到掃描信號(hào)線Gn，來(lái)自與η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn的輸出信號(hào)(out信號(hào)、CS信號(hào))，被供給到顯示部DAR的保持電容配線CSn。顯示部DAR中，掃描信號(hào)線Gn與和PIXn內(nèi)的像素電極連接的晶體管的柵極連接，在PIXn內(nèi)的像素電極與保持電容配線CSn之間形成有保持電容(輔助電容)。此外，與一根數(shù)據(jù)信號(hào)線對(duì)應(yīng)地設(shè)置有一個(gè)模擬開(kāi)關(guān)asw和一個(gè)反轉(zhuǎn)器，該反轉(zhuǎn)器的輸入與AONB信號(hào)線連接，數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一個(gè)導(dǎo)通端子與Vcom (共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反轉(zhuǎn)器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。圖26是圖25所示的移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)的電路圖。如該圖所示，移位寄存器的各級(jí)包括具備SB端子和RB端子的觸發(fā)器FF (上述觸發(fā)器FFl FF5);兩個(gè)模擬開(kāi)關(guān)ASW13、ASW14 ；NAND ;反轉(zhuǎn)器；CKB端子；和ONB端子，其中，觸發(fā)器FF的QB端子與NAND的一個(gè)輸入連接，NAND的輸出(M)與反轉(zhuǎn)器的輸入、模擬開(kāi)關(guān)ASW13的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW14的N溝道側(cè)柵極連接，反轉(zhuǎn)器的輸出與模擬開(kāi)關(guān)ASW13的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW14的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW13的一個(gè)導(dǎo)通電極與ONB端子連接，模擬開(kāi)關(guān)ASW14的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW13的另一個(gè)導(dǎo)通電極、模擬開(kāi)關(guān)ASW14的另一個(gè)導(dǎo)通電極、作為該級(jí)的輸出端子的OUT端子和NAND的另一個(gè)輸入與FF的RB端子連接。在i級(jí)SRi中，在觸發(fā)器FF的QB信號(hào)(NAND的一個(gè)輸入X)為High (無(wú)效)的期間中，如果OUTB信號(hào)(NAND的另一個(gè)輸入Y)為High (無(wú)效)，則NAND的輸出(M)成為L(zhǎng)ow (模擬ASW13導(dǎo)通，ASW14斷開(kāi))，AONB信號(hào)(無(wú)效，為Vdd)輸出到OUTB端子，而如果OUTB信號(hào)(NAND的另一個(gè)輸入Y)為L(zhǎng)ow (有效)時(shí)，NAND的輸出(M)成為High (模擬ASWl斷開(kāi)，ASW2導(dǎo)通)，獲取GCKB信號(hào)，從OUTB端子輸出。此外，在觸發(fā)器FF的QB信號(hào)為L(zhǎng)ow (有效)的期間中，由于NAND的一個(gè)輸入X為L(zhǎng)ow且NAND的另一個(gè)輸入Y為L(zhǎng)ow，所以NAND的輸出(M)成為High (模擬開(kāi)關(guān)ASW13斷開(kāi)，ASW14導(dǎo)通)，獲取GCKB信號(hào)，從OUTB端子輸出。即，NAND、反轉(zhuǎn)器和模擬開(kāi)關(guān)ASW1、ASW2(選通電路)構(gòu)成生成OUTB信號(hào)的信號(hào)生成電路，特別是，模擬開(kāi)關(guān)ASW13、ASW14構(gòu)成根據(jù)NAND的輸出M來(lái)獲取AONB信號(hào)或者時(shí)鐘信號(hào)的選通電路。圖27是表示與圖26所示的移位寄存器SR的i級(jí)SRi對(duì)應(yīng)的D鎖存電路CSLi的
結(jié)構(gòu)的電路圖。如該圖所示，D鎖存電路CSLi包括=HfCMOS電路5 7 ;模擬開(kāi)關(guān)ASW15、ASW16 ;反轉(zhuǎn)器；CK端子；D端子；和out端子。CMOS電路5、6分別為一個(gè)P溝道晶體管和一個(gè)N溝道晶體管的柵極彼此連接且漏極彼此連接，并且P溝道晶體管的源極與VDD連接、N溝道晶體管的源極與VSS連接的結(jié)構(gòu)。CMOS電路7為一個(gè)P溝道晶體管和一個(gè)N溝道晶體管的柵極彼此連接且漏極彼此連接，并且P溝道晶體管的源極與電源VCSH連接、N溝道晶體管的源極與電源VCSL連接的結(jié)構(gòu)。并且，CK端子、反轉(zhuǎn)器的輸入、模擬開(kāi)關(guān)ASW16的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW15的P溝道側(cè)柵極連接，反轉(zhuǎn)器的輸出、模擬開(kāi)關(guān)ASW16的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW15的N溝道側(cè)柵極連接，CMOS電路5的漏極側(cè)和模擬開(kāi)關(guān)ASW15的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)ASW15的另一個(gè)導(dǎo)通端子、模擬開(kāi)關(guān)ASW16的一個(gè)導(dǎo)通端子和CMOS電路6的柵極側(cè)連接，模擬開(kāi)關(guān)ASW16的另一個(gè)導(dǎo)通端子和D端子連接，CMOS電路5的柵極側(cè)和CMOS電路6的漏極側(cè)連接，CMOS電路6的漏極側(cè)和CMOS電路7的柵極側(cè)連接，CMOS電路7的漏極側(cè)和out端子連接。D鎖存電路CSLi在CK信號(hào)(輸入到CK端子的信號(hào))為有效(High)的期間中獲取D信號(hào)(輸入到D端子的信號(hào))，并將其鎖存。即，如果在CK信號(hào)為有效的期間中D信號(hào)從Low變化為High，則out信號(hào)(從out端子輸出的信號(hào))從電源VCSL的電位上升到電源VCSH的電位，之后維持電源VCSH的電位，如果在CK信號(hào)為有效的期間中D信號(hào)從High變化為L(zhǎng)ow，則out信號(hào)(從out端子輸出的信號(hào))從電源VCSH的電位下降到電源VCSL的電位,之后維持電源VCSL的電位。液晶顯示裝置3g的G-CsD中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。此外，本級(jí)的OUTB端子經(jīng)由反轉(zhuǎn)器與和本級(jí)對(duì)應(yīng)的OR電路的一個(gè)輸入端子連接，并且下一級(jí)的OUTB端子經(jīng)由反轉(zhuǎn)器與上述與本級(jí)對(duì)應(yīng)的OR電路的另一個(gè)輸入端子連接，該與本級(jí)對(duì)應(yīng)的OR電路的輸出與和本級(jí)對(duì)應(yīng)的D鎖存電路的CK端子連接。例如，η級(jí)SRn的OUTB端子與(η+1)級(jí)SRn+Ι的SB端子連接，η級(jí)SRn的OUTB端子經(jīng)由反轉(zhuǎn)器與和η級(jí)SRn對(duì)應(yīng)的OR電路的一個(gè)輸入端子連接，并且(η+1)級(jí)SRn+Ι的OUTB端子經(jīng)由反轉(zhuǎn)器與和η級(jí)SRn對(duì)應(yīng)的OR電路的另一個(gè)輸入端子連接，和η級(jí)SRn對(duì)應(yīng)的OR電路的輸出與和η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn的CK端子連接。此外，移位寄存器SR的初級(jí)的SB端子被輸入GSPB信號(hào)。
另外，液晶顯示裝置3g的G-CsD中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接，各級(jí)的ONB端子與共用的AONB線(供給AON信號(hào)的線)連接。例如，η級(jí)SRn的CKB端子與GCK2B信號(hào)線連接，(η+1)級(jí)SRn+Ι的CKB端子與GCKlB信號(hào)線連接，η級(jí)SRn和(η+1)級(jí)SRn+Ι各自的ONB端子與共用的AONB信號(hào)線連接。此外，按每與連續(xù)的兩級(jí)對(duì)應(yīng)的兩個(gè)D鎖存電路，D端子與不同的CMI線(供給CMI信號(hào)的線)連接。例如，與η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn的D端子與CMI2信號(hào)線連接，與(η+1)級(jí)SRn+Ι對(duì)應(yīng)的D鎖存電路CSLn+Ι的D端子與CMI2信號(hào)線連接，與(n+2)級(jí)SRn+2對(duì)應(yīng)的D鎖存電路CSLn+2的D端子與CMIl信號(hào)線連接，與(n+3)級(jí)SRn+3對(duì)應(yīng)的D鎖存電路CSLn+3的D端子與CMIl信號(hào)線連接。圖28是表示液晶顯示裝置3g的驅(qū)動(dòng)方法的時(shí)序圖。其中，圖中AONB意味著AON信號(hào)，GSPB意味著反轉(zhuǎn)柵極啟動(dòng)脈沖信號(hào)，GCKlB意味著GCKlB信號(hào)，GCK2B意味著GCK2B信號(hào)，CMIl 意味著 CMIl 信號(hào)，CMI2 意味著 CMI2 信號(hào)，SBi, RBi, QBi 和 OUTBi (i = n_l、n、η+1)分別意味著i級(jí)SRi中的SB信號(hào)(SB端子的電位)、RB信號(hào)(RB端子的電位)、QB信
號(hào)(QB端子的電位)和OUTB信號(hào)(0UTB端子的電位)，CSi (i = n_l、n、n+l)意味著與i級(jí)SRi對(duì)應(yīng)的保持電容配線CSi的電位(=D鎖存電路CSLi的out端子的電位)。此外，本圖中極性信號(hào)POL的周期為一個(gè)水平掃描期間1H(即，供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)的極性按每IH反轉(zhuǎn))，CMIU CMI2分別為相同相位。液晶顯示裝置3g中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)，在AONB信號(hào)有效的期間，各GCKB信號(hào)固定為有效(Low)并且各CMI信號(hào)固定為High (或Low)。由此，移位寄存器SR的各級(jí)中，AONB信號(hào)經(jīng)由ASW13輸出到OUTB端子，所以所有級(jí)的OUTB信號(hào)成為有效(Low)，所有掃描信號(hào)線被選擇。此時(shí)，與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，因此對(duì)所有數(shù)據(jù)線供給Vcom。此外，輸入到各級(jí)的SB信號(hào)和RB信號(hào)為有效(Low)，所以FF的QB信號(hào)為無(wú)效(High)。此外，一旦移位寄存器的各級(jí)的OUT信號(hào)成為有效，反饋到NAND的反饋信號(hào)就成為L(zhǎng)ow，因此ASW13斷開(kāi)，ASW14導(dǎo)通(獲取GCKlB或GCK2B)。此外，與各級(jí)對(duì)應(yīng)的OR電路的輸出也成為有效(High)，所以各D鎖存電路將CMIl信號(hào)(Low)或CMI2信號(hào)(Low)鎖存，供給到保持電容配線的out信號(hào)(CS信號(hào))成為電源VCSL的電位。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后，成為顯示部DAR的所有PIX被寫入Vcom，移位寄存器的各級(jí)中設(shè)置的FF的QB輸出為無(wú)效(High)，且各D鎖存電路的out信號(hào)(保持電容配線的電位)為電源VCSL的電位的狀態(tài)。在液晶顯示裝置3g中，在最初的幀顯示時(shí)(最初的垂直掃描期間)進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)成為有效(=Low)時(shí)，本級(jí)的FF的輸出被置位而成為有效，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效( = Low)時(shí)，本級(jí)的OUTB信號(hào)成為有效(=Low)，并且下一級(jí)的SB信號(hào)成為有效，并且本級(jí)的FF被復(fù)位而成為High(無(wú)效)。由于此時(shí)本級(jí)的OUTB信號(hào)為L(zhǎng)ow(即，NAND的輸出為High)，所以繼續(xù)將GCKB信號(hào)獲取到本級(jí)中，當(dāng)GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)成為High,并且NAND的輸出成為L(zhǎng)ow，以后，AONB信號(hào)從OUTB端子輸出，OUTB信號(hào)成為High (無(wú)效)。此外，當(dāng)本級(jí)的OUTB信號(hào)成為有效時(shí)(為了使與本級(jí)對(duì)應(yīng)的OR電路的輸出成為有效)，與本級(jí)對(duì)應(yīng)的D鎖存電路將CMIl信號(hào)或CMI2信號(hào)鎖存，進(jìn)一步當(dāng)下一級(jí)的OUTB信號(hào)成為有效時(shí)(為了使與本級(jí)對(duì)應(yīng)的OR電路的輸出成為有效)，上述與本級(jí)對(duì)應(yīng)的D鎖存電路再次將CMIl信號(hào)或CMI2信號(hào)鎖存。由此，與本級(jí)對(duì)應(yīng)的D鎖存電路的out信號(hào)(與本級(jí)對(duì)應(yīng)的保持電容配線的電位)，在本級(jí)的OUTB信號(hào)成為無(wú)效(與本級(jí)對(duì)應(yīng)的掃描信號(hào)線斷開(kāi))后，從電源VCSL的電位上升到電源VCSH的電位(與本級(jí)對(duì)應(yīng)的像素被寫入正極性的數(shù)據(jù)信號(hào)的情況下)，或從電源VCSH的電位下降到電源VCSL的電位(與本級(jí)對(duì)應(yīng)的像素被寫入負(fù)極性的數(shù)據(jù)信號(hào)的情況下)。例如，當(dāng)η級(jí)SRn的OUTB信號(hào)成為有效時(shí)(與η級(jí)SRn對(duì)應(yīng)的OR電路的輸出成為有效時(shí))，與η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn將CMI2信號(hào)鎖存，進(jìn)一步當(dāng)(η+1)級(jí)SRn+1的OUTB信號(hào)成為有效時(shí)(與η級(jí)SRn對(duì)應(yīng)的OR電路的輸出成為有效時(shí))，D鎖存電路CSLn再次將CMI2信號(hào)鎖存。由此，與η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn的out信號(hào)(與η級(jí)SRn對(duì)應(yīng)的保持電容配線CSn的電位)，在η級(jí)SRn的OUTB信號(hào)成為無(wú)效(與η級(jí)SRn對(duì)應(yīng)的掃描信號(hào)線Gn導(dǎo)通/斷開(kāi))后，從電源VCSH的電位下降到電源VCSL的電位。此處，在與
η級(jí)SRn對(duì)應(yīng)的像素PIXn^ POL所示那樣寫入負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn的下降，能夠使有效電位低于數(shù)據(jù)信號(hào)的電位(提高像素PIXn的亮度)。此外，當(dāng)(η+1)級(jí)SRn+Ι的OUTB信號(hào)成為有效時(shí)，與(η+1)級(jí)SRn+Ι對(duì)應(yīng)的D鎖存電路CSLn+Ι將CMI2信號(hào)鎖存，進(jìn)一步當(dāng)(n+2)級(jí)SRn+2的OUTB信號(hào)成為有效時(shí)，D鎖存電路CSLn+Ι再次將CMI2信號(hào)鎖存。由此，與(η+1)級(jí)SRn+Ι對(duì)應(yīng)的D鎖存電路CSLn+1的out信號(hào)(保持電容配線CSn+Ι的電位)，在(η+1)級(jí)SRn+Ι的OUTB信號(hào)成為無(wú)效(掃描信號(hào)線Gn+Ι導(dǎo)通/斷開(kāi))后，從電源VCSL的電位上升到電源VCSH的電位。此處，在與(η+1)級(jí)SRn+Ι對(duì)應(yīng)的像素PIXn+1，如POL所示那樣寫入正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn+Ι的上升，能夠使有效電位高于數(shù)據(jù)信號(hào)的電位(提高像素PIXn+1的亮度)。此外，當(dāng)(n+2)級(jí)SRn+2的OUTB信號(hào)成為有效時(shí)，與(n+2)級(jí)SRn+2對(duì)應(yīng)的D鎖存電路CSLn+2將CMIl信號(hào)鎖存，進(jìn)一步當(dāng)(n+3)級(jí)SRn+3的OUTB信號(hào)成為有效時(shí)，D鎖存電路CSLn+2再次將CMIl信號(hào)鎖存。由此，與(n+2)級(jí)SRn+2對(duì)應(yīng)的D鎖存電路CSLn+2的out信號(hào)(保持電容配線CSn+2的電位)，在(n+2)級(jí)SRn+2的OUTB信號(hào)成為無(wú)效(掃描信號(hào)線Gn+2導(dǎo)通/斷開(kāi))后，從電源VCSH的電位下降到電源VCSL的電位。此處，在與(n+2)級(jí)SRn+2對(duì)應(yīng)的像素PIXn+2，如POL所示那樣寫入負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn+2的下降，能夠使有效電位高于數(shù)據(jù)信號(hào)的電位(提高像素PIXn+2的亮度)。另外，在第二幀以后，進(jìn)行與最初的幀一樣的顯示。不過(guò)，由于POL的相位按每一幀錯(cuò)開(kāi)半個(gè)周期，因此供給到同一像素的數(shù)據(jù)信號(hào)的極性按每一幀反轉(zhuǎn)。相應(yīng)地，D鎖存電路CSLi的out信號(hào)(保持電容配線CSi的電位)的上升和下降也按每一幀交替。液晶顯示裝置3g中，例如在顯示開(kāi)始前同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入相同電位(例如Vcom)，因此能夠消除顯示開(kāi)始前、顯示結(jié)束后的畫面紊亂。而且，在同時(shí)選擇所有掃描信號(hào)線時(shí)也執(zhí)行了移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，所以與分別進(jìn)行所有掃描信號(hào)線的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有的液晶顯示裝置相比，能夠迅速地進(jìn)行顯示開(kāi)始前的準(zhǔn)備動(dòng)作。并且，也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠?qū)崿F(xiàn)G-CS驅(qū)動(dòng)器的小型化。此外，各級(jí)中能夠進(jìn)行自復(fù)位，所以能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，由于將AONB信號(hào)輸入到ASW13，所以能夠去除液晶顯示裝置3d(參照?qǐng)D11)的NAND2(輸出電路)，能夠?qū)崿F(xiàn)小型化。并且，能夠從最初的幀起適宜地對(duì)各像素行進(jìn)行CC驅(qū)動(dòng)，所以能夠消除現(xiàn)有的CC驅(qū)動(dòng)中成為問(wèn)題的最初的幀的畫面紊亂(橫條紋狀的不均)。此外應(yīng)注意到的是,液晶顯示裝置3g中，如圖29所示,僅通過(guò)將CMI2信號(hào)的相位(相對(duì)于圖28)錯(cuò)開(kāi)半個(gè)周期，就能夠?qū)O性信號(hào)POL的周期切換為2H (供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)的極性按每2H反轉(zhuǎn))，并且從最初的幀起適宜地對(duì)各像素行進(jìn)行CC驅(qū)動(dòng)。即，液晶顯示裝置3g中，僅通過(guò)控制CS反轉(zhuǎn)信號(hào)CMIl和CMI2各自的相位，就能夠?qū)O性信號(hào)POL的周期從IH切換為2H，能夠消除此時(shí)的畫面紊亂。[實(shí)施方式4]圖30是表示本發(fā)明的液晶顯示裝置3h的結(jié)構(gòu)的電路圖。液晶顯示裝置3h是所謂的CC(charge coupled,電荷稱合)驅(qū)動(dòng)的液晶顯示裝置,具有顯示部DAR、柵極/Cs驅(qū)動(dòng)器G-CsD、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給柵
極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)GOE、AONB信號(hào)(全部ON(導(dǎo)通)信號(hào))、CS反轉(zhuǎn)信號(hào)CMI1、CMI2和柵極時(shí)鐘信號(hào)GCK1B、GCK2B。此外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極/Cs驅(qū)動(dòng)器G-CsD中包含包括多個(gè)級(jí)的移位寄存器SR和多個(gè)D鎖存電路CSL，與移位寄存器的一級(jí)對(duì)應(yīng)地設(shè)置有一個(gè)反轉(zhuǎn)器、一個(gè)D鎖存電路CSL和一個(gè)緩存。以下適宜地將移位寄存器的i級(jí)(i =I……η-1、η、η+1……)簡(jiǎn)稱為i級(jí)SRi。此外，與移位寄存器的i級(jí)SRi對(duì)應(yīng)地設(shè)置D鎖存電路CSLi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(0UTB信號(hào))，經(jīng)由反轉(zhuǎn)器和緩存供給到顯示部DAR的掃描信號(hào)線Gi。此外，來(lái)自與i級(jí)SRi對(duì)應(yīng)的D鎖存電路CSLi的輸出信號(hào)(out信號(hào)、CS信號(hào))，被供給到顯示部DAR的保持電容配線CSi-Ι。例如，η級(jí)SRn的OUTB信號(hào)，經(jīng)由反轉(zhuǎn)器和緩存供給到掃描信號(hào)線Gn，來(lái)自與η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn的輸出信號(hào)(out信號(hào)、CS信號(hào))，被供給到顯示部DAR的保持電容配線CSn-Ι。顯示部DAR中，掃描信號(hào)線Gn與和PIXn內(nèi)的像素電極連接的晶體管的柵極連接，在PIXn內(nèi)的像素電極和保持電容配線CSn之間形成有保持電容(輔助電容)，此外，掃描信號(hào)線Gn-I與和PIXn-I內(nèi)的像素電極連接的晶體管的柵極連接，并且在PIXn-I內(nèi)的像素電極和保持電容配線CSn-I之間形成有保持電容(輔助電容)。此外，與一根數(shù)據(jù)信號(hào)線對(duì)應(yīng)地設(shè)置有一個(gè)模擬開(kāi)關(guān)asw和一個(gè)反轉(zhuǎn)器，該反轉(zhuǎn)器的輸入與AONB信號(hào)線連接，數(shù)據(jù)信號(hào)線的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一個(gè)導(dǎo)通端子與Vcom (共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反轉(zhuǎn)器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線連接。此外，圖30所示的移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)與圖26相同，D鎖存電路CSLi的結(jié)構(gòu)與圖27相同。液晶顯示裝置3h的G-CsD的移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。此外，本級(jí)的M端子與和本級(jí)對(duì)應(yīng)的D鎖存電路的CK端子連接。例如，η級(jí)SRn的OUTB端子與(η+1)級(jí)SRn+Ι的SB端子連接，η級(jí)SRn的M端子與和η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn的CK端子連接。此外，移位寄存器SR的初級(jí)的SB端子被輸入GSPB信號(hào)。另外，G-CsD中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(供給GCK的線)連接，各級(jí)的ONB端子與共用的AONB線(供給AON信號(hào)的線)連接。例如，η級(jí)SRn的CKB端子與GCK2B信號(hào)線連接，(η+1)級(jí)SRn+Ι的CKB端子與GCKlB信號(hào)線連接，η級(jí)SRn和(η+1)級(jí)SRn+Ι各自的ONB端子與共用的AONB信號(hào)線連接。此外，按每與連續(xù)的兩級(jí)對(duì)應(yīng)的兩個(gè)D鎖存電路，D端子與不同的CMI線(供給CMI信號(hào)的線)連接。例如，與(η-1)級(jí)SRn-I對(duì)應(yīng)的D鎖存電路CSLn-I的D端子與CMIl信號(hào)線連接，與η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn的D端子與CMIl信號(hào)線連接，與(η+1)級(jí)SRn+Ι對(duì)應(yīng)的D鎖存電路CSLn+Ι的D端子與CMI2信號(hào)線連接，與(n+2)級(jí)SRn+2對(duì)應(yīng)的D鎖存電路CSLn+2的D端子與CMI2信號(hào)線連接。圖31是表示液晶顯示裝置3h的驅(qū)動(dòng)方法的時(shí)序圖。其中，圖中AONB意味著AON信號(hào)，GSPB意味著反轉(zhuǎn)柵極啟動(dòng)脈沖信號(hào)，GCKlB意味著GCKlB信號(hào)，GCK2B意味著GCK2B信號(hào)，CMIl 意味著 CMIl 信號(hào)，CMI2 意味著 CMI2 信號(hào)，SBi, RBi, QBi 和 OUTBi (i = n_l、n、η+1)分別意味著i級(jí)SRi中的SB信號(hào)(SB端子的電位)、RB信號(hào)(RB端子的電位)、QB信號(hào)(QB端子的電位)和OUTB信號(hào)(0UTB端子的電位)，CSi (i = n_l、n、n+l)意味著與i級(jí)SRi對(duì)應(yīng)的保持電容配線CSi的電位(=D鎖存電路CSLi的out端子的電位)。此外，本圖中極性信號(hào)POL的周期為一個(gè)水平掃描期間1H(即，供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)
的極性按每IH反轉(zhuǎn))，CMIU CMI2分別為相同相位。液晶顯示裝置3e中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行以下的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)在規(guī)定期間內(nèi)有效(Low)，在AONB信號(hào)有效的期間，各GCKB信號(hào)固定為有效(Low)，并且各CMI信號(hào)固定為High (或Low)。由此，移位寄存器SR的各級(jí)中，AONB信號(hào)經(jīng)由ASW13(參照?qǐng)D26)輸出到OUTB端子，所以所有級(jí)的OUTB信號(hào)成為有效(Low)，所有掃描信號(hào)線被選擇。此外，此時(shí)與各數(shù)據(jù)信號(hào)線對(duì)應(yīng)的模擬開(kāi)關(guān)asw導(dǎo)通，所以對(duì)所有數(shù)據(jù)線供給Vcom。此外，輸入到各級(jí)的SB信號(hào)和RB信號(hào)為有效(Low)，所以各級(jí)的觸發(fā)器的QB信號(hào)成為無(wú)效(High)。此外，一旦移位寄存器的各級(jí)的OUT信號(hào)成為有效，反饋到NAND的反饋信號(hào)就成為L(zhǎng)ow，所以ASW13斷開(kāi)，ASW14導(dǎo)通(獲取GCKlB或GCK2B)。此外，由于各級(jí)的M信號(hào)(從M端子輸出的信號(hào))也成為有效(High)，所以各D鎖存電路將CMIl信號(hào)(Low)或CMI2信號(hào)(Low)鎖存，供給到保持電容配線的out信號(hào)(CS信號(hào))成為電源VCSL的電位。在以上的顯示準(zhǔn)備動(dòng)作結(jié)束后，成為顯示部DAR的所有PIX被寫入Vcom，移位寄存器的各級(jí)中設(shè)置的觸發(fā)器的QB輸出為無(wú)效(High)，且各D鎖存電路的out信號(hào)(保持電容配線的電位)為電源VCSL的電位的狀態(tài)。在液晶顯示裝置3h中，在最初的幀顯示時(shí)(最初的垂直掃描期間)進(jìn)行以下的動(dòng)作。即，當(dāng)輸入到移位寄存器SR的本級(jí)的SB信號(hào)成為有效(=Low)時(shí)，本級(jí)的FF的輸出被置位而成為有效，將GCKB信號(hào)獲取到本級(jí)中。當(dāng)本級(jí)的GCKB信號(hào)成為有效(=Low)時(shí)，本級(jí)的OUTB信號(hào)成為有效(=Low)且下一級(jí)的SB信號(hào)成為有效，并且本級(jí)的FF被復(fù)位而成為High(無(wú)效)。由于此時(shí)本級(jí)的OUTB信號(hào)為L(zhǎng)ow(即，NAND的輸出為High)，所以繼續(xù)將GCKB信號(hào)獲取到本級(jí)中，當(dāng)GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)成為High,并且NAND的輸出成為L(zhǎng)ow，以后，AONB信號(hào)從OUTB端子輸出，OUTB信號(hào)成為High (無(wú)效)。此外，當(dāng)下一級(jí)的M信號(hào)成為有效時(shí)，與下一級(jí)對(duì)應(yīng)的D鎖存電路將CMIl信號(hào)或CMI2信號(hào)鎖存。由此，與本級(jí)對(duì)應(yīng)的D鎖存電路的out信號(hào)(與本級(jí)對(duì)應(yīng)的保持電容配線的電位)，在本級(jí)的OUTB信號(hào)成為無(wú)效(與本級(jí)對(duì)應(yīng)的掃描信號(hào)線斷開(kāi))后，從電源VCSL的電位上升到電源VCSH的電位(與本級(jí)對(duì)應(yīng)的像素被寫入正極性的數(shù)據(jù)信號(hào)的情況下)，或從電源VCSH的電位下降到電源VCSL的電位(與本級(jí)對(duì)應(yīng)的像素被寫入負(fù)極性的數(shù)據(jù)信號(hào)的情況下)。例如，當(dāng)η級(jí)SRn的M信號(hào)成為有效時(shí)，與η級(jí)SRn對(duì)應(yīng)的D鎖存電路CSLn將CMII信號(hào)鎖存。由此，D鎖存電路CSLn的out信號(hào)(保持電容配線CSn-I的電位)，在(n_l)級(jí)SRn-I的OUT信號(hào)成為無(wú)效(掃描信號(hào)線Gn-I導(dǎo)通/斷開(kāi))后，從電源VCSL的電位上升到電源VCSH的電位。此處，在與(η-I)級(jí)SRn-I對(duì)應(yīng)的像素PIXn-I，如POL所示那樣寫入正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn-I的上升，能夠使有效電位上升至高于數(shù)據(jù)信號(hào)的電位(提高像素PIXn-I的亮度)。此外，當(dāng)(η+1)級(jí)SRn+Ι的M信號(hào)成為有效時(shí)，與(η+1)級(jí)SRn+Ι對(duì)應(yīng)的D鎖存電路CSLn+Ι將CMI2信號(hào)鎖存。由此，D鎖存電路CSLn+Ι的out信號(hào)(保持電容配線CSn的電位)，在η級(jí)SRn的OUT信號(hào)成為無(wú)效(與η級(jí)SRn對(duì)應(yīng)的掃描信號(hào)線Gn導(dǎo)通/斷開(kāi))
后，從電源VCSH的電位下降到電源VCSL的電位。此處，在與η級(jí)SRn對(duì)應(yīng)的像素PIXnjBPOL所示那樣寫入負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn的下降，能夠使有效電位低于數(shù)據(jù)信號(hào)的電位(提高像素PIXn的亮度)。此外，當(dāng)(n+2)級(jí)SRn+2的M信號(hào)成為有效時(shí)，與(n+2)級(jí)SRn+2對(duì)應(yīng)的D鎖存電路CSLn+2將CMI2信號(hào)鎖存。由此，D鎖存電路CSLn+2的out信號(hào)(保持電容配線CSn+1的電位)，在(η+1)級(jí)SRn+Ι的OUT信號(hào)成為無(wú)效(掃描信號(hào)線Gn+1導(dǎo)通/斷開(kāi))后，從電源VCSL的電位上升到電源VCSH的電位。此處，在與(η+1)級(jí)SRn+Ι對(duì)應(yīng)的像素PIXn+1，如POL所示那樣寫入正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線CSn+Ι的上升，能夠使有效電位高于數(shù)據(jù)信號(hào)的電位(提高像素PIXn+1的亮度)。另外，在第二幀以后，進(jìn)行與最初的幀一樣的顯示。不過(guò)，由于POL的相位按每一幀錯(cuò)開(kāi)半個(gè)周期，因此供給到同一像素電極PIXi的數(shù)據(jù)信號(hào)的極性按每一幀反轉(zhuǎn)。相應(yīng)地，D鎖存電路CSLi的out信號(hào)(保持電容配線CSi的電位)的上升和下降也按每一幀交替。液晶顯示裝置3e中，由于使用上述實(shí)施方式中記載的觸發(fā)器，所以能夠使G-Cs驅(qū)動(dòng)器小型化。液晶顯示裝置3h中，例如在顯示開(kāi)始前同時(shí)選擇所有掃描信號(hào)線，對(duì)所有像素寫入相同電位(例如Vcom)，因此能夠消除顯示開(kāi)始前或顯示結(jié)束后的畫面紊亂。而且，在同時(shí)選擇所有掃描信號(hào)線時(shí)也執(zhí)行了移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，所以與分別進(jìn)行所有掃描信號(hào)線的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有的液晶顯示裝置相t匕，能夠迅速地進(jìn)行顯示開(kāi)始前的準(zhǔn)備動(dòng)作。并且，也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠?qū)崿F(xiàn)G-CS驅(qū)動(dòng)器的小型化。此外，各級(jí)中能夠進(jìn)行自復(fù)位，所以能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，由于將AONB信號(hào)輸入到ASW13，所以能夠去除液晶顯示裝置3d(參照?qǐng)D11)的NAND2(輸出電路)，能夠?qū)崿F(xiàn)小型化。并且，通過(guò)將移位寄存器的內(nèi)部信號(hào)(M信號(hào))輸入到D鎖存電路的CK端子，在G-Cs驅(qū)動(dòng)器內(nèi)不需要NOR電路或OR電路，能夠進(jìn)一步小型化。此外，由于能夠從最初的幀起適宜地對(duì)各像素行進(jìn)行CC驅(qū)動(dòng)，所以能夠消除現(xiàn)有的CC驅(qū)動(dòng)中成為問(wèn)題的最初的幀的畫面紊亂(橫條紋狀的不均)。
此外應(yīng)注意到的是,液晶顯示裝置3h中，如圖32所示,僅通過(guò)將CMI2信號(hào)的相位(相對(duì)于圖31)錯(cuò)開(kāi)半個(gè)周期，就能夠?qū)O性信號(hào)POL的周期切換為2H(供給到同一數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)的極性按每2H反轉(zhuǎn))，并且從最初的幀起適宜地對(duì)各像素行進(jìn)行CC驅(qū)動(dòng)。即，液晶顯示裝置3h中，僅通過(guò)控制CS反轉(zhuǎn)信號(hào)CMIl和CMI2各自的相位，就能夠?qū)O性信號(hào)POL的周期從IH切換為2H，能夠大幅降低此時(shí)的畫面紊亂。另外，上述柵極驅(qū)動(dòng)器、源極驅(qū)動(dòng)器或柵極-CS驅(qū)動(dòng)器、顯示部的像素電路可以形成在單片(同一基板)上。此外，各實(shí)施方式中，作為一例對(duì)顯示開(kāi)始前的準(zhǔn)備動(dòng)作(例如電源導(dǎo)通時(shí)或顯示視頻切換時(shí))進(jìn)行了說(shuō)明，但電源斷開(kāi)時(shí)也可以進(jìn)行同樣的動(dòng)作(掃描信號(hào)線的同時(shí)選擇和移位寄存器的初始化)。此外，本申請(qǐng)中，將晶體管(P溝道或N溝道)所具有的兩個(gè)導(dǎo)通電極中輸出側(cè)的
端子稱為漏極端子。本移位寄存器的特征在于，上述移位寄存器例如是在規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用的移位寄存器，上述移位寄存器的各級(jí)包括置位復(fù)位型的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，使用該觸發(fā)器的輸出來(lái)生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，各級(jí)的輸出信號(hào)，通過(guò)上述同時(shí)選擇信號(hào)的有效化而變得有效，在進(jìn)行上述同時(shí)選擇的期間中有效，上述觸發(fā)器的輸出，在置位用信號(hào)和復(fù)位用信號(hào)均有效的期間中無(wú)效。同時(shí)選擇的期間中，由于各級(jí)的輸出信號(hào)變得有效，因此輸入到各觸發(fā)器的置位用信號(hào)和復(fù)位用信號(hào)均有效。上述結(jié)構(gòu)中，由于使用了在置位用信號(hào)和復(fù)位用信號(hào)均有效的期間中無(wú)效的觸發(fā)器，因此在同時(shí)選擇的期間中各級(jí)的觸發(fā)器被初始化(無(wú)效化)。即，移位寄存器在同時(shí)選擇的期間中被初始化，能夠迅速地完成同時(shí)選擇和移位寄存器的初始化。此外，不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送的結(jié)構(gòu)，能夠使包含移位寄存器的各種驅(qū)動(dòng)器小型化。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，上述信號(hào)生成電路包括選通電路，該選通電路有選擇地獲取與輸入的切換信號(hào)相應(yīng)的信號(hào)并將其輸出。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，觸發(fā)器的輸出作為上述切換信號(hào)輸入到選通電路。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，上述信號(hào)生成電路還包括邏輯電路，上述觸發(fā)器的輸出被輸入到邏輯電路，該邏輯電路的輸出作為上述切換信號(hào)輸入到選通電路，本級(jí)的輸出信號(hào)反饋到該邏輯電路和上述觸發(fā)器的復(fù)位用端子。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，本級(jí)的輸出信號(hào)是選通電路的輸出。本移位寄存器中能夠米用如下結(jié)構(gòu)，即，上述信號(hào)生成電路包括輸出電路，該輸出電路根據(jù)選通電路的輸出和同時(shí)選擇信號(hào)來(lái)輸出本級(jí)的輸出信號(hào)。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，上述選通電路有選擇地獲取上述同時(shí)選擇信號(hào)或時(shí)鐘信號(hào)。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，上述選通電路有選擇地獲取與電源電位相等的恒定電位信號(hào)或時(shí)鐘信號(hào)。本移位寄存器中能夠采用如下結(jié)構(gòu)，即，上述邏輯電路包含NAND或N0R。本移位寄存器中能夠采用如下結(jié)構(gòu)，即，上述NAND包括多個(gè)P溝道晶體管和多個(gè)N溝道晶體管，該NAND中，P溝道的各晶體管的驅(qū)動(dòng)能力高于N溝道的各晶體管的驅(qū)動(dòng)能力。本移位寄存器中能夠采用如下結(jié)構(gòu)，即，上述NOR包括多個(gè)P溝道晶體管和多個(gè)N溝道晶體管，該NOR中，N溝道的各晶體管的驅(qū)動(dòng)能力高于P溝道的各晶體管的驅(qū)動(dòng)能力。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，在上述同時(shí)選擇結(jié)束前，置位用信號(hào)和復(fù)位用信號(hào)均為有效，在同時(shí)選擇結(jié)束后，置位用信號(hào)比復(fù)位用信號(hào)先無(wú)效化。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，上述觸發(fā)器不具有除置位用端子和復(fù)位用端子以外的輸入端子。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，上述觸發(fā)器包括由P溝道的第一晶體管和N溝道的第二晶體管的柵極端子彼此連接且漏極端子彼此連接而得的第一 CMOS電路；由P溝道的第三晶體管和N溝道的第四晶體管的柵極端子彼此連接且漏極端子彼此連接而得的第二 CMOS電路；置位晶體管；置位用端子和復(fù)位用端子；以及第一輸出端子和第二輸
出端子，第一 CMOS電路的柵極側(cè)、第二 CMOS電路的漏極側(cè)和第一輸出端子連接，并且第二CMOS電路的柵極側(cè)、第一 CMOS電路的漏極側(cè)和第二輸出端子連接，上述置位晶體管中，柵極端子與置位用端子連接，源極端子與復(fù)位用端子連接，并且漏極端子與第一輸出端子連接。本移位寄存器中，能夠采用如下結(jié)構(gòu)，S卩，上述置位晶體管是P溝道晶體管，置位用信號(hào)在無(wú)效時(shí)為第一電位，在有效時(shí)為低于第一電位的第二電位。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，包括復(fù)位晶體管，該復(fù)位晶體管的柵極端子與復(fù)位用端子連接，源極端子與第一電源線連接，并且漏極端子與第二輸出端子連接。本移位寄存器中能夠采用如下結(jié)構(gòu)，S卩，包括柵極端子與復(fù)位用端子、源極端子與第二電源線連接且漏極端子與第二晶體管的源極端子連接的釋放晶體管，和柵極端子與置位用端子連接、源極端子與第二電源線連接且漏極端子與第四晶體管的源極端子連接的釋放晶體管中的至少一個(gè)。本顯示驅(qū)動(dòng)電路的特征在于，包括上述移位寄存器。本顯示驅(qū)動(dòng)電路的特征在于，包括上述移位寄存器(自復(fù)位型)，進(jìn)行同時(shí)選擇的期間中，上述時(shí)鐘信號(hào)固定為有效。本顯示面板的特征在于，單片地形成有上述顯示驅(qū)動(dòng)電路和像素電路。本顯示裝置的特征在于，包括上述移位寄存器。本顯示驅(qū)動(dòng)電路的特征在于，上述顯示驅(qū)動(dòng)電路用于顯示裝置中，該顯示裝置包括經(jīng)由開(kāi)關(guān)元件與數(shù)據(jù)信號(hào)線和掃描信號(hào)線連接的像素電極，并且對(duì)與該像素電極形成電容的保持電容配線供給與寫入該像素電極的信號(hào)電位的極性相應(yīng)的調(diào)制信號(hào)，上述顯示驅(qū)動(dòng)電路包括上述移位寄存器。本顯示驅(qū)動(dòng)電路中能夠采用如下結(jié)構(gòu)，S卩，與上述移位寄存器的各級(jí)應(yīng)地各設(shè)置有一個(gè)保持電路，并且各保持電路被輸入保持對(duì)象信號(hào)，當(dāng)本級(jí)中生成的控制信號(hào)成為有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取上述保持對(duì)象信號(hào)并將其保持，將本級(jí)的輸出信號(hào)，供給到與和本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為上述調(diào)制信號(hào)供給到與和本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線。本顯示驅(qū)動(dòng)電路中能夠采用如下結(jié)構(gòu)，S卩，與上述移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置有一個(gè)保持電路，并且各保持電路被輸入保持對(duì)象信號(hào)，當(dāng)一級(jí)中生成的控制信號(hào)成為有效時(shí)，與該級(jí)對(duì)應(yīng)的保持電路獲取上述保持對(duì)象信號(hào)并將其保持，將一個(gè)保持電路的輸出作為上述調(diào)制信號(hào)供給到保持電容配線，各級(jí)中生成的控制信號(hào)，在顯示視頻的最初的垂直掃描期間前成為有效。本顯示驅(qū)動(dòng)電路中能夠采用如下結(jié)構(gòu)，S卩，使供給到上述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每多個(gè)水平掃描期間反轉(zhuǎn)。本顯示驅(qū)動(dòng)電路中能夠采用如下結(jié)構(gòu)，S卩，與上述移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置有一個(gè)保持電路，并且各保持電路被輸入保持對(duì)象信號(hào)，本級(jí)的輸出信號(hào)和本級(jí)的后級(jí)的輸出信號(hào)被輸入到邏輯電路，并且當(dāng)該邏輯電路的輸出成為有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取上述保持對(duì)象信號(hào)并將其保持，將本級(jí)的輸出信號(hào)供給到與和本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為上述調(diào)制信號(hào)供給到與和本級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線，使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位，與輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。本顯示驅(qū)動(dòng)電路中能夠采用如下結(jié)構(gòu)，S卩，與上述移位寄存器的各級(jí)對(duì)應(yīng)地設(shè)置有一個(gè)保持電路，各保持電路被輸入保持對(duì)象信號(hào)，當(dāng)本級(jí)中生成的控制信號(hào)成為有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取上述保持對(duì)象信號(hào)并將其保持，將本級(jí)的輸出信號(hào)，供給到與和本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為上述調(diào)制信號(hào)供給到與和本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線，使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位，與輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。本顯示驅(qū)動(dòng)電路中能夠采用如下結(jié)構(gòu)，S卩，在使供給到上述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每n個(gè)水平掃描期間反轉(zhuǎn)的模式、和使供給到數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每m個(gè)水平掃描期間反轉(zhuǎn)的模式間切換，其中，n為自然數(shù)，m為不同于n的自然數(shù)。本顯示驅(qū)動(dòng)電路中能夠采用如下結(jié)構(gòu)，S卩，輸入到屬于第一組的各保持電路的保持對(duì)象信號(hào)的相位、和輸入到屬于第二組的各保持電路的保持對(duì)象信號(hào)的相位，根據(jù)各模式設(shè)定。本發(fā)明并不限定于上述實(shí)施方式，根據(jù)公知技術(shù)或技術(shù)常識(shí)對(duì)上述實(shí)施方式進(jìn)行適當(dāng)變更而得的技術(shù)方案或?qū)⑺鼈兘M合而得的技術(shù)方案也包含在本發(fā)明的實(shí)施方式中。此夕卜，各實(shí)施方式中所記載的作用效果也不過(guò)是示例。工業(yè)利用性本發(fā)明的移位寄存器適用于各種驅(qū)動(dòng)器，特別是液晶顯示裝置的驅(qū)動(dòng)器。附圖標(biāo)記說(shuō)明3a 3h液晶顯示裝置ASWl ASW12 asw 模擬開(kāi)關(guān)SR 移位寄存器SRi移位寄存器的i級(jí)DCC顯示控制電路⑶柵極驅(qū)動(dòng)器SD源極驅(qū)動(dòng)器G-CsD柵極-Cs驅(qū)動(dòng)器
DAR顯示部Gn掃描信號(hào)線CSn保持電容配線PIXn 像素CSLi與SR的i級(jí)對(duì)應(yīng)的D鎖存電路FF觸發(fā)器ST置位晶體管(輸入晶體管)RT復(fù)位晶體管(輸入晶體管)LRT鎖存解除晶體管LC鎖存電路POL (數(shù)據(jù))極性信號(hào)CMIl CMI2 CS 反轉(zhuǎn)信號(hào)
權(quán)利要求
1.ー種移位寄存器，其特征在干 所述移位寄存器是在規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用的移位寄存器， 所述移位寄存器的各級(jí)包括置位復(fù)位型的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，使用所述觸發(fā)器的輸出來(lái)生成本級(jí)的輸出信號(hào)的信號(hào)生成電路， 各級(jí)的輸出信號(hào)，通過(guò)所述同時(shí)選擇信號(hào)的有效化而變得有效，在進(jìn)行所述同時(shí)選擇的期間中有效， 所述觸發(fā)器的輸出，在置位用信號(hào)和復(fù)位用信號(hào)均有效的期間中無(wú)效。
2.如權(quán)利要求I所述的移位寄存器，其特征在于 所述信號(hào)生成電路包括選通電路，該選通電路有選擇地獲取與輸入的切換信號(hào)相應(yīng)的信號(hào)并將其輸出。
3.如權(quán)利要求2所述的移位寄存器，其特征在于 觸發(fā)器的輸出作為所述切換信號(hào)輸入到選通電路。
4.如權(quán)利要求2所述的移位寄存器，其特征在于 所述信號(hào)生成電路還包括邏輯電路， 所述觸發(fā)器的輸出被輸入到邏輯電路，該邏輯電路的輸出作為所述切換信號(hào)輸入到選通電路，本級(jí)的輸出信號(hào)反饋到該邏輯電路和所述觸發(fā)器的復(fù)位用端子。
5.如權(quán)利要求3或4所述的移位寄存器，其特征在于 本級(jí)的輸出信號(hào)是選通電路的輸出。
6.如權(quán)利要求3或4所述的移位寄存器，其特征在于 所述信號(hào)生成電路包括輸出電路，該輸出電路根據(jù)選通電路的輸出和同時(shí)選擇信號(hào)來(lái)輸出本級(jí)的輸出信號(hào)。
7.如權(quán)利要求5所述的移位寄存器，其特征在于 所述選通電路有選擇地獲取所述同時(shí)選擇信號(hào)或時(shí)鐘信號(hào)。
8.如權(quán)利要求6所述的移位寄存器，其特征在于 所述選通電路有選擇地獲取與電源電位相等的恒定電位信號(hào)或時(shí)鐘信號(hào)。
9.如權(quán)利要求4所述的移位寄存器，其特征在干 所述邏輯電路包括NAND或NOR。
10.如權(quán)利要求9所述的移位寄存器，其特征在于 所述NAND包括多個(gè)P溝道晶體管和多個(gè)N溝道晶體管，該NAND中，P溝道的各晶體管的驅(qū)動(dòng)能力聞?dòng)贜溝道的各晶體管的驅(qū)動(dòng)能力。
11.如權(quán)利要求9所述的移位寄存器，其特征在于 所述NOR包括多個(gè)P溝道晶體管和多個(gè)N溝道晶體管，該NAND中，N溝道的各晶體管的驅(qū)動(dòng)能力聞?dòng)赑溝道的各晶體管的驅(qū)動(dòng)能力。
12.如權(quán)利要求I所述的移位寄存器，其特征在干 在所述同時(shí)選擇結(jié)束前，置位用信號(hào)和復(fù)位用信號(hào)均為有效，在同時(shí)選擇結(jié)束后，置位用信號(hào)比復(fù)位用信號(hào)先無(wú)效化。
13.如權(quán)利要求I所述的移位寄存器，其特征在干 所述觸發(fā)器不具有除置位用端子和復(fù)位用端子以外的輸入端子。
14.如權(quán)利要求I所述的移位寄存器，其特征在于 所述觸發(fā)器包括由P溝道的第一晶體管和N溝道的第二晶體管的柵極端子彼此連接且漏極端子彼此連接而得的第一 CMOS電路；由P溝道的第三晶體管和N溝道的第四晶體管的柵極端子彼此連接且漏極端子彼此連接而得的第二 CMOS電路；置位晶體管；置位用端子和復(fù)位用端子；以及第一輸出端子和第二輸出端子， 第一CMOS電路的柵極側(cè)、第二 CMOS電路的漏極側(cè)和第一輸出端子連接，并且第二 CMOS電路的柵極側(cè)、第一 CMOS電路的漏極側(cè)和第二輸出端子連接， 所述置位晶體管中，柵極端子與置位用端子連接，源極端子與復(fù)位用端子連接，并且漏極端子與第一輸出端子連接。
15.如權(quán)利要求14所述的移位寄存器，其特征在于 所述置位晶體管是P溝道晶體管，置位用信號(hào)在無(wú)效時(shí)為第一電位，在有效時(shí)為低于 第一電位的第二電位。
16.如權(quán)利要求14所述的移位寄存器，其特征在于 包括復(fù)位晶體管，該復(fù)位晶體管的柵極端子與復(fù)位用端子連接，源極端子與第一電源線連接，并且漏極端子與第二輸出端子連接。
17.如權(quán)利要求14所述的移位寄存器，其特征在于 包括柵極端子與復(fù)位用端子連接、源極端子與第二電源線連接且漏極端子與第二晶體管的源極端子連接的釋放晶體管，和柵極端子與置位用端子連接、源極端子與第二電源線連接且漏極端子與第四晶體管的源極端子連接的釋放晶體管中的至少一個(gè)。
18.一種顯示驅(qū)動(dòng)電路，其特征在于 包括權(quán)利要求I至17中任一項(xiàng)所述的移位寄存器。
19.一種顯示驅(qū)動(dòng)電路，其特征在于 包括權(quán)利要求7或8所述的移位寄存器， 進(jìn)行同時(shí)選擇的期間中，所述時(shí)鐘信號(hào)固定為有效。
20.一種顯示面板，其特征在于 單片地形成有權(quán)利要求18或19所述的顯示驅(qū)動(dòng)電路和像素電路。
21.—種顯示裝置，其特征在于 包括權(quán)利要求I至17中任一項(xiàng)所述的移位寄存器。
22.—種顯示驅(qū)動(dòng)電路，其特征在于 所述顯示驅(qū)動(dòng)電路用于顯示裝置中，該顯示裝置包括經(jīng)由開(kāi)關(guān)元件與數(shù)據(jù)信號(hào)線和掃描信號(hào)線連接的像素電極，并且對(duì)與該像素電極形成電容的保持電容配線供給與寫入該像素電極的信號(hào)電位的極性相應(yīng)的調(diào)制信號(hào)，所述顯示驅(qū)動(dòng)電路包括權(quán)利要求I至17中任一項(xiàng)所述的移位寄存器。
23.如權(quán)利要求22所述的顯示驅(qū)動(dòng)電路，其特征在于 與所述移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置有一個(gè)保持電路，并且各保持電路被輸入保持對(duì)象信號(hào)，當(dāng)本級(jí)中生成的控制信號(hào)成為有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取所述保持對(duì)象信號(hào)并將其保持， 將本級(jí)的輸出信號(hào)，供給到與和本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為所述調(diào)制信號(hào)供給到與和本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線。
24.如權(quán)利要求22所述的顯示驅(qū)動(dòng)電路，其特征在于 與所述移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置有ー個(gè)保持電路，并且各保持電路被輸入保持對(duì)象信號(hào)， 當(dāng)ー級(jí)中生成的控制信號(hào)成為有效時(shí)，與該級(jí)對(duì)應(yīng)的保持電路獲取所述保持對(duì)象信號(hào)并將其保持， 將ー個(gè)保持電路的輸出作為所述調(diào)制信號(hào)供給到保持電容配線， 各級(jí)中生成的控制信號(hào)，在顯示視頻的最初的垂直掃描期間前成為有效。
25.如權(quán)利要求22所述的顯示驅(qū)動(dòng)電路，其特征在于 使供給到所述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每多個(gè)水平掃描期間反轉(zhuǎn)。
26.如權(quán)利要求25所述的顯示驅(qū)動(dòng)電路，其特征在于 與所述移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置有ー個(gè)保持電路，并且各保持電路被輸入保持對(duì)象信號(hào)， 本級(jí)的輸出信號(hào)和本級(jí)的后級(jí)的輸出信號(hào)被輸入到邏輯電路，并且當(dāng)該邏輯電路的輸出成為有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取所述保持對(duì)象信號(hào)并將其保持， 將本級(jí)的輸出信號(hào)供給到與和本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為所述調(diào)制信號(hào)供給到與和本級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線， 使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位，與輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。
27.如權(quán)利要求25所述的顯示驅(qū)動(dòng)電路，其特征在于 與所述移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置有ー個(gè)保持電路，并且各保持電路被輸入保持對(duì)象信號(hào)，當(dāng)本級(jí)中生成的控制信號(hào)成為有效時(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取所述保持對(duì)象信號(hào)并將其保持， 將本級(jí)的輸出信號(hào)，供給到與和本級(jí)對(duì)應(yīng)的像素連接的掃描信號(hào)線，并且將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為所述調(diào)制信號(hào)供給到與和本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線， 使輸入到多個(gè)保持電路的保持對(duì)象信號(hào)的相位，與輸入到其它的多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。
28.如權(quán)利要求26或27所述的顯示驅(qū)動(dòng)電路，其特征在于 在使供給到所述數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每n個(gè)水平掃描期間反轉(zhuǎn)的模式、和使供給到數(shù)據(jù)信號(hào)線的信號(hào)電位的極性按每m個(gè)水平掃描期間反轉(zhuǎn)的模式間切換，其中，n為自然數(shù)，m為不同于n的自然數(shù)。
29.如權(quán)利要求28所述的顯示驅(qū)動(dòng)電路，其特征在于 輸入到屬于第一組的各保持電路的保持對(duì)象信號(hào)的相位、和輸入到屬于第二組的各保持電路的保持對(duì)象信號(hào)的相位，根據(jù)各模式設(shè)定。
全文摘要
一種移位寄存器，在使用同時(shí)選擇信號(hào)(AONB)信號(hào)來(lái)進(jìn)行多個(gè)信號(hào)線的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用，上述移位寄存器的各級(jí)包括置位復(fù)位型的觸發(fā)器；和有選擇地獲取與該觸發(fā)器的輸出相應(yīng)的信號(hào)來(lái)生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，上述移位寄存器的各級(jí)的輸出信號(hào)(例如OUTn信號(hào))通過(guò)同時(shí)選擇信號(hào)的有效化而變得有效，在進(jìn)行上述同時(shí)選擇的期間中有效，上述觸發(fā)器的輸出(Qn信號(hào))，在置位用信號(hào)(SBn)和復(fù)位用信號(hào)(Rn)均有效的期間中無(wú)效(Low)。這樣，能夠迅速地進(jìn)行所有信號(hào)線的同時(shí)選擇和移位寄存器的初始化。
文檔編號(hào)G09G3/20GK102804253SQ201080026970
公開(kāi)日2012年11月28日 申請(qǐng)日期2010年3月18日 優(yōu)先權(quán)日2009年6月17日
發(fā)明者古田成, 橫山真, 佐佐木寧, 村上祐一郎 申請(qǐng)人:夏普株式會(huì)社