專利名稱：移位寄存器和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于顯示面板的柵極驅(qū)動(dòng)器等的移位寄存器。
背景技術(shù)：
近年來，在液晶面板上用非晶硅形成柵極驅(qū)動(dòng)器實(shí)現(xiàn)削減成本的柵極單片化不斷進(jìn)步。柵極單片也被稱作無驅(qū)動(dòng)器柵極、面板內(nèi)置柵極驅(qū)動(dòng)器、柵極集成面板等。圖12表示專利文獻(xiàn)I所述的這種柵極驅(qū)動(dòng)器(掃描驅(qū)動(dòng)電路)的結(jié)構(gòu)。該柵極驅(qū)動(dòng)器為將多個(gè)單位級(jí)SRC11、SRC12、…、SRC1N、SRClD級(jí)聯(lián)連接而構(gòu)成。對(duì)于各單位級(jí)的時(shí)鐘端子CK，向第奇數(shù)段輸入第一時(shí)鐘CKV，向第偶數(shù)段輸入第二時(shí)鐘CKVB。第一時(shí)鐘CKV和第二時(shí)鐘CKVB為彼此反相的關(guān)系。從輸出端子OUT輸出向柵極總線供給的柵極信號(hào)(G1、G2、…、GN、GD)。向初段的單位級(jí)SRCll的第一輸入端子INl輸入掃描開始信號(hào)STV,向以后的級(jí)SRC12、SRC13…、SRC1N、SRClD的第一輸入端子INl輸入從前段的級(jí)輸出的柵極信號(hào)。另夕卜，向單位級(jí)SRC11、SRC12、…、SRClN的第二輸入端子IN2輸入從下一段的單位級(jí)輸出的柵極信號(hào)。進(jìn)而，各單位級(jí)具備第一電壓端子V0FF?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I :日本國公開專利公報(bào)“特開2005-50502號(hào)公報(bào)(
公開日2005年2月24日)”專利文獻(xiàn)2 :日本國公開專利公報(bào)“特開2000-155550號(hào)公報(bào)(
公開日2000年6月6日)”專利文獻(xiàn)3 :日本國公開專利公報(bào)“特開2003-016794號(hào)公報(bào)(
公開日2003年I月17日)”專利文獻(xiàn)4 :日本國公開專利公報(bào)“特開平6-216753號(hào)公報(bào)(
公開日1994年8月5日)”專利文獻(xiàn)5 :日本國公開專利公報(bào)“特開2003-346492號(hào)公報(bào)(
公開日2003年12月5日)”專利文獻(xiàn)6 :日本國公開專利公報(bào)“特表2008-508654號(hào)公報(bào)(公表日2008年3月21日)，，

發(fā)明內(nèi)容
發(fā)明要解決的課題在專利文獻(xiàn)I中，作為各上述單位級(jí)SRC11、SRC12、…、SRC1N、SRC1D，公開的是如圖13所示的單位級(jí)100的電路結(jié)構(gòu)。該單位級(jí)100具備緩沖部110、充電部120、驅(qū)動(dòng)部130、放電部140和保持部150。在此，對(duì)于該電路的動(dòng)作，例如，假設(shè)向單位級(jí)100輸入本案件申請(qǐng)人設(shè)定的圖14的第一時(shí)鐘CKV或第二時(shí)鐘CKVB的情況。即，在單位級(jí)100為第奇數(shù)個(gè)的情況下，設(shè)為向時(shí)鐘端子CK輸入圖14的第一時(shí)鐘CKV，在單位級(jí)100為第偶數(shù)個(gè)的情況下，設(shè)為向時(shí)鐘端子CK輸入圖14的第二時(shí)鐘CKVB。第一時(shí)鐘CKV和第二時(shí)鐘CKVB為彼此反相的關(guān)系。而且，現(xiàn)在考慮將第偶數(shù)個(gè)的單位級(jí)100作為例子。如圖14所示，若從前段的單位級(jí)100向第一輸入端子IN1、即緩沖部110的晶體管Ql的柵極和漏極輸入柵極脈沖，則晶體管Ql成為ON狀態(tài)，并對(duì)充電部120的電容器C進(jìn)行充電。由此，驅(qū)動(dòng)部130的晶體管Q2成為ON狀態(tài)。向第一輸入端子INl輸入的前段的柵極脈沖下降至Low電平，晶體管Ql成為OFF狀態(tài)后，若向晶體管Q2的漏極輸出第二時(shí)鐘CKVB的High電平，則通過電容器C的自舉效果節(jié)點(diǎn)NI的電位上升，晶體管Q2的溝道電阻充分減小，從輸出端子OUT輸出大致具有時(shí)鐘 信號(hào)的振幅的柵極脈沖。另外，若向下一段的單位級(jí)100輸入該柵極脈沖并從下一段的單位級(jí)100輸出柵極脈沖，則該柵極脈沖被輸入到本段的單位級(jí)100的第二輸入端子IN2。由此，驅(qū)動(dòng)部130的晶體管Q3和放電部140的晶體管Q4成為ON狀態(tài)，輸出端子OUT和柵極總線和節(jié)點(diǎn)NI分別與第一電壓端子VOFF連接并復(fù)位至Low電平。在其它的單位級(jí)100進(jìn)行動(dòng)作的期間，每當(dāng)向時(shí)鐘端子CK輸入的第二時(shí)鐘CKVB成為High電平時(shí)，保持部150的晶體管Q5成為ON狀態(tài)，并使節(jié)點(diǎn)NI周期性地與輸出端子OUT連接。另外，奇數(shù)段的單位級(jí)100在與圖14的定時(shí)(時(shí)刻)錯(cuò)開I時(shí)鐘脈沖量的定時(shí)進(jìn)行相同的動(dòng)作。根據(jù)上述柵極單片電路結(jié)構(gòu)，僅使用η溝道型TFT，也能夠通過自舉(bootstrapping)效果充分地減小稱為晶體管Q2的輸出晶體管的溝道電阻并增大驅(qū)動(dòng)能力。因此，使用僅由非晶硅等η溝道型制作TFT較為困難的材料在面板整片地組裝柵極驅(qū)動(dòng)器的情況下，具有如下優(yōu)點(diǎn)，能夠充分地克服非晶硅TFT的高閾值電壓和低電子遷移度這樣的不利特性，且能夠應(yīng)對(duì)面板低電壓化的要求。但是，在現(xiàn)有的柵極單片電路中，由于用圖13的晶體管Q2表示的輸出晶體管具有柵極、漏極間寄生電容(下面稱為漏極寄生電容)和柵極、源極間寄生電容(下面稱為源極寄生電容)，從而存在柵極輸出波形產(chǎn)生畸變的問題。由于總是對(duì)晶體管Q2的漏極施加從時(shí)鐘端子CK輸入的時(shí)鐘的電壓，因此，在要使晶體管Q2成為OFF的期間，如圖14所示，每當(dāng)時(shí)鐘上升時(shí)，由于所謂的饋通現(xiàn)象而通過漏極寄生電容產(chǎn)生節(jié)點(diǎn)NI的電位振動(dòng)DN，從而晶體管Q2產(chǎn)生漏電。若晶體管Q2產(chǎn)生漏電，則如圖14所示，要使柵極輸出成為OFF狀態(tài)的期間從輸出端子OUT輸出漏電的信號(hào)L0。另外，若在由于上述饋通現(xiàn)象而通過漏極寄生電容產(chǎn)生節(jié)點(diǎn)NI的電位振動(dòng)DN時(shí)，節(jié)點(diǎn)NI的電位超過晶體管Q2的閾值電位，則晶體管Q2成為ON狀態(tài)，所以，如圖15所示，通過時(shí)鐘漏電并被向晶體管Q2的源極輸出，并且，該源極輸出通過電容器C使節(jié)點(diǎn)NI的電位提升，從而節(jié)點(diǎn)NI的電位在時(shí)鐘脈沖的期間之間僅提高Vn，并且，向輸出端子OUT輸出以與時(shí)鐘脈沖的期間相等的脈沖寬度上升的脈沖OUTnoi se。對(duì)于要向輸出端子OUT輸出柵極脈沖的期間，通過漏極寄生電容的節(jié)點(diǎn)NI的電位的振動(dòng)DN作用于使晶體管Q2的溝道電阻減小使電流增加的方向，因此，具有提高晶體管Q2的驅(qū)動(dòng)能力的效果。但是，由于原本向輸出端子OUT輸出柵極脈沖的定時(shí)為僅一次I幀，因此，柵極脈沖輸出期間外的節(jié)點(diǎn)NI的電位的振動(dòng)DN成為噪聲。例如，在WXGA的分辨率的面板中具備768根柵極總線，各級(jí)在向?qū)?yīng)于自身的柵極總線輸出原本的柵極脈沖的期間之外的767時(shí)鐘量的期間和由垂直同步信號(hào)Vsync規(guī)定的設(shè)置于幀間的界限的垂直消隱期間的節(jié)點(diǎn)NI的電位上升成為噪聲。另外，由于源極寄生電容在柵極脈沖輸出時(shí)具有使節(jié)點(diǎn)NI的電位上升的效果，因此，對(duì)提高晶體管Q2的驅(qū)動(dòng)能力起到有利的作用。該效果僅通過源極寄生電容也在某種程度能夠獲得，但通過在圖13中晶體管Q2中用電容器C表示的自舉電容與源極寄生電容并列合成電容，從而顯著地提高該功能。但是 ，在采用該方法的情況下，由于直至輸出端子OUT的電位完全上升為止自舉效果沒有發(fā)揮，因此，存在柵極脈沖的上升沿TR變得遲緩的缺點(diǎn)。上升沿TR的延遲成為柵極脈沖的波形畸變。這樣，在圖13的級(jí)結(jié)構(gòu)中存在導(dǎo)致級(jí)輸出的噪聲的問題。另外，由于各級(jí)輸出向下一段輸入，因此，上述噪聲也向后段連鎖地傳播，有可能引起移位寄存器的誤動(dòng)作。因此，如圖16所示的專利文獻(xiàn)I的其它級(jí)結(jié)構(gòu)，考慮通過追加電路，防止級(jí)輸出的噪聲的累積和傳播。在圖16中，設(shè)置晶體管Q45、Q46,在柵極脈沖輸出期間外每當(dāng)時(shí)鐘上升時(shí)將輸出端子OUT和柵極總線與第一電壓端子VOFF連接并保持為Low電平。在該情況下，為了使晶體管Q45發(fā)揮作用，設(shè)置有由晶體管Q31 Q34構(gòu)成的控制電路。另外，為了延長向第一電壓端子VOFF的連接期間，在單位級(jí)400設(shè)置第一時(shí)鐘端子CKl和第二時(shí)鐘端子CK2兩個(gè)端子，且分別被輸入成為彼此反相的時(shí)鐘，晶體管Q45和晶體管Q46交替成為ON狀態(tài)。但是，在如圖16的構(gòu)成中，由于需要如上所述的追加電路，導(dǎo)致電路的元件數(shù)和面積增大，因此不優(yōu)選。本發(fā)明是鑒于上述現(xiàn)有的問題而完成的，其目的在于實(shí)現(xiàn)不增大電路規(guī)模就能夠良好地抑制各級(jí)輸出的噪聲的移位寄存器和顯示裝置。用于解決課題的技術(shù)手段為了解決上述課題，本發(fā)明提供的移位寄存器的特征在于具備一個(gè)以上以進(jìn)行移位脈沖的傳遞的方式級(jí)聯(lián)連接級(jí)而成的級(jí)聯(lián)連接電路，在至少一個(gè)上述級(jí)聯(lián)連接電路中具備連續(xù)級(jí)組，各上述級(jí)聯(lián)連接電路的全部級(jí)中相連續(xù)的多個(gè)上述級(jí)構(gòu)成上述連續(xù)級(jí)組，各上述級(jí)具備第一輸出晶體管,該第一輸出晶體管的漏極被施加第一直流電壓，并且，該第一輸出晶體管的源極作為構(gòu)成本段的上述級(jí)的一輸出端子的第一輸出端子；第二輸出晶體管，該第二輸出晶體管的漏極被輸入與每個(gè)上述級(jí)對(duì)應(yīng)的第一時(shí)鐘信號(hào)，上述第一時(shí)鐘信號(hào)的有源時(shí)鐘脈沖的期間與對(duì)本段的上述級(jí)的移位脈沖的期間不重疊，并且，該第二輸出晶體管的源極作為構(gòu)成與本段的上述級(jí)的上述第一輸出端子不同的一輸出端子的第二輸出端子；第一電容，其一端與上述第一輸出晶體管的柵極和上述第二輸出晶體管的柵極連接；第二電容，其一端與上述第一電容的一端連接，另一端與上述第二輸出端子連接；輸入柵極，其被輸入對(duì)本段的上述級(jí)的移位脈沖，使在對(duì)本段的上述級(jí)的移位脈沖的脈沖期間向上述第一電容的一端供給的電位通過；第一開關(guān)兀件,其一端與上述第一電容的另一端連接，另一端被施加上述第一直流電壓，導(dǎo)通切斷的控制端子被輸入上述第一時(shí)鐘信號(hào)；第二開關(guān)元件，其一端與上述第一電容的另一端連接，另一端被施加低于上述第一直流電壓的第二直流電壓，導(dǎo)通切斷的控制端子被輸入對(duì)本段的上述級(jí)的移位脈沖；第三開關(guān)元件，其一端與上述第一電容的一端連接，另一端被施加上述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的上述級(jí)從上述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)； 第四開關(guān)元件，其一端與上述第一輸出端子連接，另一端被施加上述第二直流電壓，在該第四開關(guān)元件的導(dǎo)通切斷的控制端子，關(guān)于除上述連續(xù)級(jí)組的最末段之外的上述級(jí)被輸入下一段的上述級(jí)從上述第二輸出端子輸出的移位脈沖，并且，關(guān)于上述連續(xù)級(jí)組的最末段的上述級(jí)被輸入相位遲于上述最末段的上述級(jí)從上述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)；第五開關(guān)元件，其一端與上述第二輸出端子連接，另一端被施加上述第二直流電壓，導(dǎo)通切斷的控制端子與上述第四開關(guān)元件的導(dǎo)通切斷的控制端子連接。根據(jù)上述的發(fā)明，通過對(duì)第一輸出晶體管的漏極施加第一直流電壓，并且，進(jìn)行使用第一開關(guān)元件、第二開關(guān)元件和第一電容的開關(guān)電容動(dòng)作，能夠避免通過第一輸出晶體管的漏極寄生電容和源極寄生電容產(chǎn)生饋通現(xiàn)象。由此，能夠防止在向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)的情況下產(chǎn)生的輸出電壓的振動(dòng)和由于輸出電壓的振動(dòng)產(chǎn)生的來自像素電極的電荷泄露。因此不需要用于使級(jí)的第一輸出端子頻繁地與Low電源連接的追加電路。由此能夠起到以下效果，能夠?qū)崿F(xiàn)不增大電路規(guī)模就能夠良好地抑制各級(jí)輸出的噪聲的移位寄存器。另外，起到以下效果，能夠防止第一電容的一端的電位通過電容耦合而提升，在不需要第二輸出端子的輸出的期間上升而移位寄存器進(jìn)行誤動(dòng)作。另外，起到能夠削減向所需的移位寄存器的外部輸入信號(hào)數(shù)的效果。另外，由于上述第二輸出晶體管用于在上述級(jí)間傳遞的移位脈沖的輸出，因此，與用于向移位寄存器外的輸出的上述第一輸出晶體管相比，能夠大幅地減小尺寸。因此，起到如下的效果，與上述第一輸出晶體管的漏極寄生電容和源極寄生電容和上述第一電容相比上述第二輸出晶體管的漏極寄生電容足夠小，即使向上述第二輸出晶體管的漏極輸入上述第一時(shí)鐘信號(hào)，也使上述第一電容的一端的電位通過電容耦合被提升的影響小到可以忽視的程度。另外，起到如下效果，由于與第一輸出端子驅(qū)動(dòng)的負(fù)載相比上述第二輸出端子驅(qū)動(dòng)的負(fù)載足夠小，因此，使生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載的變化量小到可以忽視的程度。另夕卜，由于通過第一電容和連接在第一電容的一端與第二輸出端子之間的第二電容將與第一輸出端子連接的負(fù)載和與第二輸出端子連接的負(fù)載兩者升壓驅(qū)動(dòng)，因此，可實(shí)現(xiàn)第一電容和第二電容的總電容值等于或小于未設(shè)置第二電容時(shí)的第一電容的值，能夠使輸入柵極、第一開關(guān)元件、第二開關(guān)元件和第三開關(guān)元件的尺寸小于未設(shè)置第二電容的情況。由此，起到如下效果，與未設(shè)置第二電容的情況相比，能夠使使用移位寄存器的電路的總面積減小。另外，起到能夠縮小在移位寄存器中晶體管特別是TFT所占的整體的尺寸的效果。另外，通過降低使用移位寄存器的電路面積，起到如下效果，能夠?qū)崿F(xiàn)將該電路用于驅(qū)動(dòng)器的顯示面板尺寸的縮小和成本降低。另外，電容值、晶體管等元件尺寸的縮小關(guān)系到抑制由缺陷帶來的成品率降低，起到有利于顯示面板的成品率提高和成本降低的效果。另外，起到如下效果，通 過對(duì)第一輸出晶體管的漏極施加直流電壓，能夠用直流電源驅(qū)動(dòng)?xùn)艠O總線，與通過向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)用時(shí)鐘信號(hào)驅(qū)動(dòng)?xùn)艠O總線的情況相比，能夠大幅地削減生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載。另外，通過對(duì)第一輸出晶體管的漏極施加直流電壓，對(duì)第一輸出晶體管的柵極、漏極間施加負(fù)的偏壓的時(shí)間增長，因此，起到能夠降低閾值電壓的上升，且能夠抑制移位寄存器的性能劣化的效果。為了解決上述課題，本發(fā)明提供一種移位寄存器，具備一個(gè)以上以進(jìn)行移位脈沖的傳遞的方式級(jí)聯(lián)連接級(jí)而成的級(jí)聯(lián)連接電路，在至少一個(gè)上述級(jí)聯(lián)連接電路中具備連續(xù)級(jí)組，各上述級(jí)聯(lián)連接電路的全部級(jí)中相連續(xù)的多個(gè)上述級(jí)構(gòu)成上述連續(xù)級(jí)組，各上述級(jí)具備第一輸出晶體管,該第一輸出晶體管的漏極被施加第一直流電壓，并且，該第一輸出晶體管的源極作為構(gòu)成本段的上述級(jí)的一輸出端子的第一輸出端子；第二輸出晶體管，該第二輸出晶體管的漏極被輸入與每個(gè)上述級(jí)對(duì)應(yīng)的第一時(shí)鐘信號(hào)，上述第一時(shí)鐘信號(hào)的有源時(shí)鐘脈沖的期間與對(duì)本段的上述級(jí)的移位脈沖的期間不重疊，并且，該第二輸出晶體管的源極作為構(gòu)成與本段的上述級(jí)的上述第一輸出端子不同的一輸出端子的第二輸出端子；第三輸出晶體管，其漏極被輸入上述第一時(shí)鐘信號(hào)，并且，源極作為構(gòu)成與本段的上述級(jí)的上述第一輸出端子和上述第二輸出端子不同的一輸出端子的第三輸出端子；第一電容,其一端與上述第一輸出晶體管的柵極、上述第二輸出晶體管的柵極和上述第三輸出晶體管連接；第二電容,其一端與上述第一電容的一端連接，另一端與上述第二輸出端子連接；第二電容，其一端與上述第一電容的一端連接，另一端與上述第三輸出端子連接；輸入柵極，其被輸入對(duì)本段的上述級(jí)的移位脈沖，使在對(duì)本段的上述級(jí)的移位脈沖的脈沖期間對(duì)上述第一電容的一端供給的電位通過；第一開關(guān)兀件,其一端與上述第一電容的另一端連接，另一端被施加上述第一直流電壓，導(dǎo)通切斷的控制端子被輸入上述第一時(shí)鐘信號(hào)；第二開關(guān)元件，其一端與上述第一電容的另一端連接，另一端被施加低于上述第一直流電壓的第二直流電壓，導(dǎo)通切斷的控制端子被輸入對(duì)本段的上述級(jí)的移位脈沖；第三開關(guān)兀件,其一端與上述第一電容的一端連接，另一端被施加上述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的上述級(jí)從上述第二輸出端子輸出的移位脈沖的相位的第一脈沖信號(hào)；
第四開關(guān)元件，其一端與上述第一輸出端子連接，另一端被施加上述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的上述級(jí)從上述第二輸出端子輸出的移位脈沖的相位的第二脈沖信號(hào)；和第五開關(guān)元件，其一端與上述第二輸出端子連接，另一端被施加上述第二直流電壓，導(dǎo)通切斷的控制端子與上述第四開關(guān)元件的導(dǎo)通切斷的控制端子連接，除上述連續(xù)級(jí)組的初段之外的上述 級(jí)從上述第二輸出端子輸出的信號(hào)用于移位脈沖和前段的上述級(jí)的上述第一脈沖信號(hào)，除上述連續(xù)級(jí)組的初段之外的上述級(jí)從上述第三輸出端子輸出的信號(hào)用于前段的上述級(jí)的上述第二脈沖信號(hào)。根據(jù)上述的發(fā)明，通過對(duì)第一輸出晶體管的漏極施加第一直流電壓，并且進(jìn)行使用第一開關(guān)元件、第二開關(guān)元件和第一電容的開關(guān)電容動(dòng)作，能夠避免通過第一輸出晶體管的漏極寄生電容和源極寄生電容產(chǎn)生饋通現(xiàn)象。由此，能夠防止在向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)時(shí)產(chǎn)生的輸出電壓的振動(dòng)和由于輸出電壓的振動(dòng)產(chǎn)生的來自像素電極的電荷泄露。因此不需要用于頻繁地使級(jí)的第一輸出端子與Low電源連接的追加電路。通過以上發(fā)明起到如下效果，能夠?qū)崿F(xiàn)不增大電路規(guī)模就能夠良好地抑制各級(jí)輸出的噪聲的移位寄存器。另外，起到以下效果，能夠防止第一電容的一端的電位通過電容耦合被提升，在不需要第二輸出端子的輸出的期間上升而移位寄存器進(jìn)行誤動(dòng)作。另外，起到能夠削減向所需的移位寄存器的外部輸入信號(hào)數(shù)的效果。另外，由于上述第二輸出晶體管用于在上述級(jí)間傳遞的移位脈沖的輸出，因此，與用于向移位寄存器外的輸出的上述第一輸出晶體管相比，能夠大幅地減小尺寸。因此，起到如下的效果，與上述第一輸出晶體管的漏極寄生電容和源極寄生電容和上述第一電容相比上述第二輸出晶體管的漏極寄生電容足夠小，即使向上述第二輸出晶體管的漏極輸入上述第一時(shí)鐘信號(hào)，也使上述第一電容的一端的電位通過電容耦合被提升的影響小到可以忽視的程度。另外，起到如下效果，由于與第一輸出端子驅(qū)動(dòng)的負(fù)載相比上述第二輸出端子驅(qū)動(dòng)的負(fù)載足夠小，因此，使生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載的變化量小到可以忽視的程度。另外，從第二輸出晶體管經(jīng)由第二輸出端子輸出向其它級(jí)的移位脈沖和第一電容的一端的復(fù)位信號(hào)的段、和從第三輸出晶體管經(jīng)由第三輸出端子輸出向其它級(jí)的輸出端子的復(fù)位信號(hào)的段，以驅(qū)動(dòng)各自的負(fù)載的方式彼此分開地設(shè)置。因此，能夠防止向其他級(jí)的移位脈沖和第一電容的一端的復(fù)位信號(hào)和其它級(jí)的輸出端子的復(fù)位信號(hào)互相干涉。另外，由于通過第一電容、連接在第一電容的一端和第二輸出端子之間的第二電容、和連接在第一電容的一端與第三輸出端子之間的第三電容將與第一輸出端子連接的負(fù)載、與第二輸出端子連接的負(fù)載和與第三輸出端子連接的負(fù)載全部進(jìn)行升壓驅(qū)動(dòng)，因此，可實(shí)現(xiàn)第一電容、第二電容和第三電容的總電容值等于或小于未設(shè)置第二電容和第三電容時(shí)的第一電容的電容值，另外，可實(shí)現(xiàn)等于或小于未設(shè)置第三電容時(shí)的第一電容和第二電容的總電容值。因此，與未設(shè)置第二電容和第三電容的情況相比，而且與未設(shè)置第三電容的情況相比，能夠使輸入柵極、第一開關(guān)元件、第二開關(guān)元件和第三開關(guān)元件的尺寸減小。由此，與未設(shè)置第二電容和第三電容的情況相比，而且與未設(shè)置第三電容的情況相比，起到使用移位寄存器的電路的總面積降低的效果。另外，起到能夠縮小在移位寄存器中晶體管特別是TFT所占的整體的尺寸的效果。另外，通過減小使用移位寄存器的電路面積，起到如下效果，能夠?qū)崿F(xiàn)將該電路用于驅(qū)動(dòng)器的顯示面板尺寸的縮小和成本降低。另外，電容值、晶體管等元件尺寸的縮小關(guān)系到抑制由于缺陷導(dǎo)致的成品率降低，起到有利于顯示面板的成品率提高和成本降低的效
果O 另外，起到如下效果，通過對(duì)第一輸出晶體管的漏極施加直流電壓，能夠用直流電源驅(qū)動(dòng)?xùn)艠O總線，與通過向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)用時(shí)鐘信號(hào)驅(qū)動(dòng)?xùn)艠O總線的情況相比，能夠大幅地削減生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載。另外，起到如下效果，通過對(duì)第一輸出晶體管的漏極施加直流電壓，對(duì)第一輸出晶體管的柵極、漏極間施加負(fù)的偏壓的時(shí)間增長，因此，能夠降低閾值電壓的上升，且能夠抑制移位寄存器的性能劣化的效果。發(fā)明的效果如上所述，本發(fā)明的移位寄存器，具備一個(gè)以上以進(jìn)行移位脈沖的傳遞的方式級(jí)聯(lián)連接級(jí)而成的級(jí)聯(lián)連接電路，在至少一個(gè)上述級(jí)聯(lián)連接電路中具備連續(xù)級(jí)組，各上述級(jí)聯(lián)連接電路的全部級(jí)中相連續(xù)的多個(gè)上述級(jí)構(gòu)成上述連續(xù)級(jí)組，各上述級(jí)具備第一輸出晶體管,該第一輸出晶體管的漏極被施加第一直流電壓，并且，該第一輸出晶體管的源極作為構(gòu)成本段的上述級(jí)的一輸出端子的第一輸出端子；第二輸出晶體管，該第二輸出晶體管的漏極被輸入與每個(gè)上述級(jí)對(duì)應(yīng)的第一時(shí)鐘信號(hào)，上述第一時(shí)鐘信號(hào)的有源時(shí)鐘脈沖的期間與對(duì)本段的上述級(jí)的移位脈沖的期間不重疊，并且，該第二輸出晶體管的源極作為構(gòu)成與本段的上述級(jí)的上述第一輸出端子不同的一輸出端子的第二輸出端子；第一電容，其一端與上述第一輸出晶體管的柵極和上述第二輸出晶體管的柵極連接;第二電容,其一端與上述第一電容的一端連接，另一端與上述第二輸出端子連接；輸入柵極，其被輸入對(duì)本段的上述級(jí)的移位脈沖，使在對(duì)本段的上述級(jí)的移位脈沖的脈沖期間向上述第一電容的一端供給的電位通過；第一開關(guān)兀件,其一端與上述第一電容的另一端連接，另一端被施加上述第一直流電壓，導(dǎo)通切斷的控制端子被輸入上述第一時(shí)鐘信號(hào)；第二開關(guān)元件，其一端與上述第一電容的另一端連接，另一端被施加低于上述第一直流電壓的第二直流電壓，導(dǎo)通切斷的控制端子被輸入對(duì)本段的上述級(jí)的移位脈沖；第三開關(guān)元件，其一端與上述第一電容的一端連接，另一端被施加上述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的上述級(jí)從上述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)；第四開關(guān)元件，其一端與上述第一輸出端子連接，另一端被施加上述第二直流電壓，在該第四開關(guān)元件的導(dǎo)通切斷的控制端子，關(guān)于除上述連續(xù)級(jí)組的最末段之外的上述級(jí)被輸入下一段的上述級(jí)從上述第二輸出端子輸出的移位脈沖，并且，關(guān)于上述連續(xù)級(jí)組的最末段的上述級(jí)被輸入相位遲于上述最末段的上述級(jí)從上述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)；第五開關(guān)元件，其一端與上述第二輸出端子連接，另一端被施加上述第二直流電壓，導(dǎo)通切斷的控制端子與上述第四開關(guān)元件的導(dǎo)通切斷的控制端子連接。通過以上發(fā)明起到如下效果，能夠?qū)崿F(xiàn)不增大電路規(guī)模就能夠良好地抑制各級(jí)輸出的噪聲的移位寄存器。
另外，起到如下效果，與未設(shè)置第二電容的情況相比，能夠使使用移位寄存器的電路的總面積減小。另外，起到能夠縮小在移位寄存器中晶體管特別是TFT所占的整體的尺寸的效果。


圖I是表示本發(fā)明的實(shí)施方式，表示第一實(shí)施例的移位寄存器具備的級(jí)的結(jié)構(gòu)的電路圖。圖2是表示第一實(shí)施例的移位寄存器的結(jié)構(gòu)的塊狀圖。圖3是表不第一實(shí)施例的移位寄存器的動(dòng)作的波形圖。圖4是表示與改良前相比第一實(shí)施例的移位寄存器的輸出電位波形的波形圖。圖5是表示與改良前相比第一實(shí)施例的移位寄存器的第一電容的一端的電位波形的波形圖。圖6是表示本發(fā)明的實(shí)施方式，表示第二實(shí)施例的移位寄存器的結(jié)構(gòu)的塊狀圖。圖7是表示第二實(shí)施例的移位寄存器的結(jié)構(gòu)的塊狀圖。圖8是表示本發(fā)明的實(shí)施方式，表示顯示裝置的結(jié)構(gòu)的塊狀圖。圖9是表示本發(fā)明的實(shí)施方式，表示電容的形態(tài)的電路圖，(a)表示電容的第一形態(tài)的電路圖、(b)表示電容的第二形態(tài)的電路圖。圖10是表示具有本發(fā)明的實(shí)施方式的比較例的結(jié)構(gòu)的移位寄存器的級(jí)的結(jié)構(gòu)的電路圖。圖11是表示現(xiàn)有技術(shù)，即表示第一移位寄存器具備的級(jí)的結(jié)構(gòu)例的電路圖。圖12是表示現(xiàn)有技術(shù)，即表示第二移位寄存器的結(jié)構(gòu)的塊狀圖。圖13是表示現(xiàn)有技術(shù)，即表示第二移位寄存器具備的級(jí)的第一結(jié)構(gòu)例的電路圖。圖14是說明現(xiàn)有的移位寄存器具有的課題的第一波形圖。圖15是說明現(xiàn)有的移位寄存器具有的課題的第二波形圖。圖16是表示現(xiàn)有技術(shù)，即表示第二移位寄存器具備的級(jí)的第二結(jié)構(gòu)例的電路圖。
具體實(shí)施例方式利用圖I 圖11對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明，如以下所述。圖8是表示本實(shí)施方式的顯示裝置即液晶顯示裝置11的結(jié)構(gòu)。液晶顯示裝置11具備顯示面板12、柔性印刷基板13、和控制基板14。顯示面板12為一種有源矩陣型的顯示面板，其通過在玻璃基板上使用非晶硅制作顯示區(qū)域12a、多個(gè)柵極總線(掃描信號(hào)線)GL···、多個(gè)源極總線(數(shù)據(jù)信號(hào)線)SL···、和柵極驅(qū)動(dòng)器(掃描信號(hào)線驅(qū)動(dòng)電路)15而形成。也能夠使用多晶硅、CG硅、微晶硅等制作顯示面板12。顯示區(qū)域12a為多個(gè)像素PIX···呈矩陣狀配置的區(qū)域。像素PIX具有像素的選擇元件即TFT21、液晶電容CL、和輔助電容CS。TFT21的柵極與柵極總線GL連接，TFT21的源極與源極總線SL連接。液晶電容CL和輔助電容CS與TFT21的漏極連接。多個(gè)柵極總線GL·..包括柵極總線GL1、GL2、GL3、…、GLn，分別與柵極驅(qū)動(dòng)器(掃描信號(hào)線驅(qū)動(dòng)電路)15的輸出連接。多個(gè)源極總線SL···包括源極總線SL1、SL2、SL3、…、SLm，分別與后述的源極驅(qū)動(dòng)器16的輸出連接。另外，雖未圖示，但形成有對(duì)像素PIX···的各輔助電容Cs施加輔助電容電壓的輔助電容配線。柵極驅(qū)動(dòng)器15設(shè)置于在顯示面板12上相 對(duì)于顯示區(qū)域12a與柵極總線GL···的延伸方向的一側(cè)相鄰的區(qū)域，依次向各柵極總線GL···供給柵極脈沖(掃描脈沖)。進(jìn)而，另一柵極驅(qū)動(dòng)器設(shè)置于在顯示面板12上相對(duì)于顯示區(qū)域12a與柵極總線GL···的延伸方向的另一側(cè)相鄰的區(qū)域，可以掃描與上述柵極驅(qū)動(dòng)器15互不相同的柵極總線GL。另外，設(shè)置于相對(duì)于顯示區(qū)域12a與柵極總線GL···的延伸方向的一側(cè)相鄰的區(qū)域的柵極驅(qū)動(dòng)器和設(shè)置于與另一側(cè)相鄰的區(qū)域的柵極驅(qū)動(dòng)器也可以掃描彼此相同的柵極總線GL。這些柵極驅(qū)動(dòng)器與顯示區(qū)域12a—起整體地裝入顯示面板12上，被稱為柵極單片、無驅(qū)動(dòng)器柵極、面板內(nèi)置柵極驅(qū)動(dòng)器、柵極集成面板等的柵極驅(qū)動(dòng)器可全部包含在柵極驅(qū)動(dòng)器15中。柔性印刷基板13具備源極驅(qū)動(dòng)器16。源極驅(qū)動(dòng)器16向源極總線SL···分別供給數(shù)據(jù)信號(hào)。源極驅(qū)動(dòng)器16也可以與顯示區(qū)域12a—起整體地裝入顯示面板12?？刂苹?4與柔性印刷基板13連接，向柵極驅(qū)動(dòng)器15和源極驅(qū)動(dòng)器16供給必要的信號(hào)和電源。從控制基板14輸出的向柵極驅(qū)動(dòng)器15供給的信號(hào)和電源從顯示面板12上經(jīng)由柔性印刷基板13向柵極驅(qū)動(dòng)器15供給。接著，關(guān)于柵極驅(qū)動(dòng)器15具備的移位寄存器的結(jié)構(gòu)，下面列舉實(shí)施例進(jìn)行說明。實(shí)施例I利用圖I 圖3、圖10、和圖11對(duì)移位寄存器的第一實(shí)施例進(jìn)行說明。圖2是表示本實(shí)施例的移位寄存器I的結(jié)構(gòu)的圖。移位寄存器I為多個(gè)級(jí)Xi (i為自然數(shù))僅以柵極總線GL···的個(gè)數(shù)級(jí)聯(lián)連接而構(gòu)成。在本實(shí)施例和后面的實(shí)施例中，將級(jí)聯(lián)連接該級(jí)Xi而成的一個(gè)電路稱為級(jí)聯(lián)連接電路。各級(jí) Xi 具備端子￥1、丫2、51、52、53、54、0^\2。在第奇數(shù)個(gè)的各級(jí)Xi(i = 1、3、5、…)中，向端子Vl輸入柵極驅(qū)動(dòng)電壓的High(高)電平(即柵極脈沖的電平)的電源電壓(第一直流電壓)VDD、向端子V2輸入柵極驅(qū)動(dòng)電壓的Low(低)電平的電源電壓(第二直流電壓)VSS、向端子SI輸入來自前段的級(jí)Xi-I的端子Z的輸出信號(hào)、向端子S2輸入時(shí)鐘信號(hào)(第一時(shí)鐘信號(hào))CK1、向端子S3、S4輸入來自下一段的級(jí)Xi+Ι的端子Z的輸出信號(hào),從端子OUT輸出自身級(jí)Xi的輸出信號(hào)OUTi。但是，代替輸出信號(hào)OUTi-I而向級(jí)Xl的端子SI輸入柵極啟動(dòng)脈沖SP。在第偶數(shù)個(gè)的各級(jí)Xi(i = 2、4、6、…)中，向端子Vl輸入柵極驅(qū)動(dòng)電壓的High電平(即柵極脈沖的電平)的電源電壓(第一直流電壓)VDD、向端子V2輸入柵極驅(qū)動(dòng)電壓的Low電平的電源電壓(第二直流電壓)VSS、向端子SI輸入來自前段的級(jí)Xi-I的端子Z的輸出信號(hào)、向端子S2輸入時(shí)鐘信號(hào)(第一時(shí)鐘信號(hào))CK2、向端子S3、S4輸入來自下一段的級(jí)Xi+Ι的端子Z的輸出信號(hào)，從端子OUT輸出本段的級(jí)Xi的輸出信號(hào)OUTi。
另外，第二直流電壓低于第一直流電壓。另外，向針對(duì)i的最末級(jí)Xn的端子S3輸入從在該級(jí)聯(lián)連接電路中的相位比本段的級(jí)Xi的輸出信號(hào)OUTi-I遲I脈沖的另一級(jí)輸出的脈沖信號(hào)，例如，在該最末級(jí)Xn的下一段具有從與級(jí)Xi相同的結(jié)構(gòu)的不向柵極總線GL進(jìn)行輸出的虛擬級(jí)的一輸出端子輸出的輸出脈沖信號(hào)等。該虛擬級(jí)的輸出脈沖被稱為柵極結(jié)束脈沖EP。柵極結(jié)束脈沖EP與輸出信號(hào)OUTi的脈沖的波形相同僅相位不同。其意思是指，從級(jí)聯(lián)連接電路的規(guī)定的另一級(jí)的一輸出端子向各級(jí)Xi的端子S3輸入相位遲于(在此相位遲I脈沖)本段的級(jí)Xi的輸出信號(hào)OUTi的輸出脈沖信號(hào)即可。另外，對(duì)于初段的級(jí)Xl在前段具備相同的結(jié)構(gòu)的虛擬級(jí)，向該虛擬級(jí)輸入柵極啟動(dòng)脈沖，該虛擬級(jí)的輸出脈沖信號(hào)也可以作為級(jí)Xl的輸入。設(shè)置這些虛擬級(jí)是為了使初段的級(jí)Xl和最末級(jí)Xn與其它級(jí)Xi在相同的條件下進(jìn)行動(dòng)作。另外，以上這些在其它實(shí)施例中也相同。
接著，圖I表不移位寄存器I具備的各級(jí)Xi的結(jié)構(gòu)。級(jí)Xi具備晶體管M1、M2、M3、M4、M5、M6、M7、M8、和電容C1、C2。在此，晶體管Ml M8全部為N溝道型的TFT，但也可以使用P溝道型的TFT，包括后述的晶體管MlO在內(nèi)對(duì)于所有實(shí)施例中的所有的晶體管同樣適用。另外，下面敘述的各開關(guān)元件的柵極為該開關(guān)元件中的導(dǎo)通切斷的控制端子。晶體管(輸入柵極、第七開關(guān)元件)Ml的柵極與端子SI連接，漏極與端子Vl連接，源極與連接于晶體管M5的柵極的節(jié)點(diǎn)NI連接。電容(第一電容)Cl的一端與節(jié)點(diǎn)NI連接。晶體管(第一開關(guān)元件)M2的柵極與端子S2連接、漏極與端子Vl連接、源極連接于與電容Cl的節(jié)點(diǎn)NI側(cè)相反一側(cè)的端子即另一端。電容Cl的該另一端與節(jié)點(diǎn)N2連接。晶體管(第二開關(guān)元件)M3的柵極與端子SI連接、漏極與節(jié)點(diǎn)N2連接、源極與端子V2連接。晶體管(第三開關(guān)元件)M4的柵極與端子S3連接、漏極與節(jié)點(diǎn)NI連接、源極與端子V2連接。晶體管(第一輸出晶體管)M5的漏極與端子Vl連接、源極與端子OUT連接。SP，對(duì)晶體管M5的漏極施加稱為電源電壓VDD的直流電壓，晶體管M5的源極作為級(jí)Xi的一輸出端子即第一輸出端子發(fā)揮作用。晶體管(第四開關(guān)元件)M6的柵極與端子S4連接、漏極與端子OUT連接、源極與端子V2連接。晶體管(第二輸出晶體管)M7的柵極與節(jié)點(diǎn)NI連接、漏極與端子S2連接、源極與端子(第二輸出端子)Z連接。即，向晶體管M7的漏極輸入第一時(shí)鐘信號(hào)，晶體管M7的源極作為與第一輸出端子不同的、級(jí)Xi的一輸出端子即第二輸出端子發(fā)揮作用。晶體管(第五開關(guān)元件)M8的柵極與端子S4連接，因此與晶體管M6的柵極連接，晶體管M8的漏極與端子Z連接，晶體管M8的源極與端子V2連接。端子Z與被輸入從本段的級(jí)Xi輸出的移位脈沖的另一級(jí)Xi的端子SI連接，晶體管M7輸出移位脈沖。晶體管M8將端子Z復(fù)位至Low(低)電平。這樣，在移位寄存器I中，輸出柵極脈沖的段與輸出另一級(jí)Xi的稱為置位信號(hào)(移位脈沖)和復(fù)位信號(hào)的置位/復(fù)位的控制信號(hào)的段彼此分開。
電容(第二電容)C2的一端與晶體管M7的柵極連接，電容C2的另一端與端子Z連接。接著，利用圖3，對(duì)移位寄存器I的動(dòng)作進(jìn)行說明。時(shí)鐘信號(hào)CKl和時(shí)鐘信號(hào)CK2的有源的期間不重疊。在此，作為一個(gè)例子設(shè)時(shí)鐘信號(hào)CKl和時(shí)鐘信號(hào)CK2處于彼此反相的關(guān)系。另外，在此，時(shí)鐘信號(hào)CK1、CK2的High(高)電平設(shè)為VDD，Low(低)電平設(shè)為VSS，但只要時(shí)鐘信號(hào)CK1、CK2的High電平在VDD以上，Low電平在VSS以下即可。另外，時(shí)鐘信號(hào)CK1、CK2和柵極啟動(dòng)脈沖SP的脈沖寬度為與I水平期間(IH)對(duì)應(yīng)的值。柵極啟動(dòng)脈沖SP例如是相位與時(shí)鐘信號(hào)CKl的有源的時(shí)鐘脈沖的相位偏離時(shí)鐘信號(hào)CKl的二分之一周期的I垂直周期的脈沖，或者例如是相位與時(shí)鐘信號(hào)CK2的有源的時(shí)鐘脈沖的相位偏離時(shí)鐘信號(hào)CK2的二分之一周期的I垂直周期的脈沖。在此，將輸入端子S2的時(shí)鐘信號(hào)作為第一時(shí)鐘信號(hào)，對(duì)于第奇數(shù)個(gè)級(jí)Xi，時(shí)鐘信號(hào)CKl相當(dāng)于第一時(shí)鐘信號(hào)，對(duì)于第偶數(shù)個(gè)級(jí)Xi，時(shí)鐘信號(hào)CK2相當(dāng)于第一時(shí)鐘信號(hào)。而且，向本段的級(jí)Xi輸入的移位脈沖和第一時(shí)鐘信號(hào)在有源的時(shí)鐘脈沖期間(在此為High電平期間)彼此不重疊。首先，若向級(jí)Xl的端子SI輸入柵極啟動(dòng)脈沖SP作為移位脈沖，則晶體管Ml、M3成為0N(導(dǎo)通)狀態(tài)并開始級(jí)Xl的動(dòng)作，各級(jí)Xi依次從端子OUT輸出輸出信號(hào)OUTi。另夕卜，下面，在級(jí)Xi，將節(jié)點(diǎn)NI稱為節(jié)點(diǎn)NI (Xi)、將節(jié)點(diǎn)N2稱為節(jié)點(diǎn)N2 (Xi)、將來自端子Z的輸出信號(hào)稱為Z (Xi)。如圖3所示，設(shè)向級(jí)Xl輸入啟動(dòng)脈沖SP。由此，在級(jí)XI，從端子Vl經(jīng)由晶體管Ml向節(jié)點(diǎn)NI (Xl)施加電壓，同時(shí)，從端子V2經(jīng)由晶體管M3向節(jié)點(diǎn)N2 (Xl)施加電源電壓VSS。若對(duì)電容Cl進(jìn)行充電直至節(jié)點(diǎn)NI (Xl)的電位變?yōu)?電源電壓VDD)-(晶體管Ml的閾值電壓Vth)(圖3的(I))，則晶體管Ml變?yōu)镺FF (斷開)狀態(tài)。其結(jié)果是，在電容Cl的兩端產(chǎn)生(電源電壓VDD)-(晶體管Ml的閾值電壓Vth)-(電源電壓VSS)的電位差，節(jié)點(diǎn)Nl(Xl)的電位上升，并保持該狀態(tài)。但是，電源電壓VDD的大小按照以下方式設(shè)定，向由此時(shí)的節(jié)點(diǎn)NI (Xi)的電位決定的下一段的級(jí)Xi+Ι的端子SI輸入的電壓(端子Z的電壓)成為下一段的級(jí)Xi+Ι的晶體管Ml的閾值電壓Vth以下。這樣，晶體管M1，作為被輸入向本段的級(jí)Xi的移位脈沖，在該移位脈沖的脈沖期間使向節(jié)點(diǎn)NI施加的電壓通過的輸入柵極發(fā)揮功能。上述移位脈沖針對(duì)級(jí)Xl為柵極啟動(dòng)脈沖SP，針對(duì)其它的級(jí)Xi為前段的級(jí)Xi-I的輸出信號(hào)OUTi-I中包含的柵極脈沖。接著，在級(jí)XI，通過移位脈沖(此處為柵極啟動(dòng)脈沖SP，在i >2時(shí)為前段的輸出信號(hào)Z(Xi-I))下降，晶體管M3成為OFF狀態(tài)。接著，通過從端子S2輸入的作為第一時(shí)鐘信號(hào)的時(shí)鐘信號(hào)CKl上升至High電平，晶體管M2成為ON狀態(tài)，通過施加來自端子Vl的電壓，節(jié)點(diǎn)N2 (Xl)的電位成為(電源電壓VDD)-(閾值電壓Vth)。由此，經(jīng)由電容Cl，節(jié)點(diǎn)NI (Xl)的電位提升(圖3的(2))，晶體管M5成為ON狀態(tài)。此時(shí)，電容Cl的兩端維持VDD-Vth-VSS的電位差，因此，節(jié)點(diǎn)NI (Xl)的電位V (NI)為V(Nl) = (VDD-Vth-VSS) + (VDD-Vth)= 2 X VDD- (VSS+2 X Vth)。由此，由于相對(duì)于VDD晶體管M5的柵極變?yōu)樽銐蚋叩碾娢籚 (NI)，晶體管M5變?yōu)镺N狀態(tài)以具有足夠小的溝道電阻，因此電源電壓VDD作為輸出信號(hào)OUTl從端子Vl經(jīng)由晶體管M5向端子OUT輸出。來自端子OUT的輸出信號(hào)OUT (N-I)成為振幅為VDD-VSS的柵極脈沖。另外，此時(shí)，晶體管M7也成為ON狀態(tài)，從端子S2輸入的時(shí)鐘信號(hào)CKl的High電平(有源電平)被向端子Z輸出，收到經(jīng)由電容C2的晶體管M7的柵極電位提升的效果。因此，對(duì)于節(jié)點(diǎn)NI (Xl)的電位的提升，電容C2也起到作用(圖3的(3))。而且，向下一段的級(jí)X2的端子SI輸入輸出信號(hào)Z(Xl)的脈沖，對(duì)級(jí)X2的電容Cl進(jìn)行充電。然后，節(jié)點(diǎn)NI (X2)的電位由于向端子S2輸入作為第一時(shí)鐘信號(hào)的時(shí)鐘信號(hào)CK2的High電平而提升，從而晶體管M5成為ON(導(dǎo)通)狀態(tài)。由此，電源電壓VDD經(jīng)由晶體管M5從端子OUT作為輸出信號(hào)0UT2輸出，成為柵極脈沖。另外，時(shí)鐘信號(hào)CK2的High電平(有源電平)作為輸出信號(hào)Z (X2)經(jīng)由晶體管M7向端子Z輸出。向級(jí)Xl的端子S3、S4輸入輸出信號(hào)Z (X2)的脈沖，級(jí)Xl的晶體管1 4^8成為(^狀態(tài)，節(jié)點(diǎn)附如)的電位降低至電源電壓VSS。由此，作為輸出信號(hào)OUT(N)的柵極脈沖和作為輸出信號(hào)Z(Xl)的移位脈沖下降，級(jí)Xl被復(fù)位。這樣，依次向各柵極總線GL輸出輸出信號(hào)OUTi的柵極脈沖。如上所述，根據(jù)移位寄存器1，通過對(duì)輸出柵極脈沖的晶體管M5的漏極(柵極驅(qū)動(dòng)輸出側(cè)的相反側(cè)的一端)施加稱為電源電壓VDD的第一直流電壓，并且，進(jìn)行使用晶體管M2,M3和電容Cl的開關(guān)電容動(dòng)作，由此，能夠防止向晶體管M5的漏極輸入時(shí)鐘信號(hào)時(shí)產(chǎn)生的輸出電壓的振動(dòng)和由于輸出電壓的振動(dòng)導(dǎo)致產(chǎn)生的來自液晶像素電極的電荷泄露。另外，通過向晶體管M5的漏極施加直流電壓，能夠以直流電源驅(qū)動(dòng)?xùn)艠O總線，通過向晶體管M5的漏極輸入時(shí)鐘信號(hào)，與以時(shí)鐘信號(hào)驅(qū)動(dòng)?xùn)艠O總線的情況相比，能夠大幅地削減生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載。通過對(duì)晶體管M5的漏極施加直流電壓，對(duì)晶體管M5的柵極、漏極間施加負(fù)的偏壓的時(shí)間增長，能夠降低閾值電壓的上升。通過不以時(shí)鐘信號(hào)驅(qū)動(dòng)?xùn)艠O總線，能夠按照將Low電平設(shè)定為VSS以下，將High電平設(shè)定為VDD以上的方式將時(shí)鐘信號(hào)的振幅設(shè)定為任意值。在將該High電平設(shè)為高于VDD的值的情況下，該High電平被向柵極輸入的晶體管的ON電流增加，可提高動(dòng)作速度。在將該Low電平設(shè)為低于VSS的值的情況下，該Low電平被向柵極輸入的晶體管的OFF電流降低，能夠防止因漏電電流導(dǎo)致產(chǎn)生電平轉(zhuǎn)換器的誤動(dòng)作。另外，由于在將該Low電平設(shè)為低于VSS的值的情況下，能夠使柵極電位低于源極電位和漏極電位，因此，能夠?qū)⒂捎趯?duì)柵極施加的直流電壓成分而產(chǎn)生的閾值電壓Vth的經(jīng)時(shí)變化抑制為較小，且能夠抑制移位寄存器的性能惡化。由于在專利文獻(xiàn)I的電路結(jié)構(gòu)中向圖13和圖16的輸出晶體管Q2的漏極輸入時(shí)鐘信號(hào)，因此，通過時(shí)鐘饋通在每個(gè)時(shí)鐘產(chǎn)生輸出振動(dòng)。因此，為了抑制輸出振動(dòng)而需要將晶體管Q3的控制信號(hào)設(shè)為時(shí)鐘信號(hào)。與之相對(duì)，由于在移位寄存器I中向晶體管M5的漏極輸入直流電壓，因此不存在在每個(gè)時(shí)鐘在端子OUT產(chǎn)生的噪聲。因此，將來自后段的級(jí)的輸出脈沖作為控制脈沖僅向晶體管M6的柵極輸入一次，能夠直至下一幀的柵極驅(qū)動(dòng)器輸出時(shí)為止使端子OUT保持Low的動(dòng)作。這樣，通過向晶體管M6的柵極輸入后段的級(jí)的輸出，不用擔(dān)心產(chǎn)生由于向柵極輸入時(shí)鐘信號(hào)而引起的時(shí)鐘饋通和閾值電壓的改變現(xiàn)象，由此，能夠良好地防止接下來在從端子OUT到進(jìn)行級(jí)的輸出的期間端子OUT的電位的振動(dòng)。另外，若將多個(gè)圖I的級(jí)Xi連續(xù)地級(jí)聯(lián)連接的部分稱為連續(xù)級(jí)組，則圖2的例子中級(jí)聯(lián)連接電路即為連續(xù)級(jí)組。但是，在本發(fā)明中不限于此，級(jí)聯(lián)連接電路可以如由連續(xù)級(jí)組和上述的虛擬級(jí)構(gòu)成那樣，部分地含有連續(xù)級(jí)組。另外，若虛擬級(jí)關(guān)于級(jí)Xi與在本發(fā)明的各個(gè)方面中所述的結(jié)構(gòu)相同，則可將該虛擬級(jí)與級(jí)Xi級(jí)聯(lián)連接而成的結(jié)構(gòu)看做連續(xù)級(jí)組。另外，也可以在彼此之間夾持與級(jí)Xi不同的一個(gè)以上的其它級(jí)的方式在一個(gè)級(jí)聯(lián)連接電路中具備多個(gè)連續(xù)級(jí)組。例如，這些各連續(xù)級(jí)組可優(yōu)選使用于如驅(qū)動(dòng)構(gòu)成對(duì)應(yīng)的I單位的多個(gè)柵極總線GL···的情況。以上所述在另一實(shí)施例也同樣。另外，在各實(shí)施例中，對(duì)僅具備一個(gè)柵極驅(qū)動(dòng)器的例子進(jìn)行了說明，但顯而易見的是，有時(shí)一個(gè)柵極驅(qū)動(dòng)器由多個(gè)IC芯片組成，或者有時(shí)隔著顯示區(qū)域12a具備多個(gè)柵極驅(qū)動(dòng)器，從而可以在顯示面板上具有一個(gè)以上上述級(jí)聯(lián)連接電路。另外，在移位寄存器I中，只要向第三開關(guān)元件(此處為晶體管M4)的導(dǎo)通切斷的控制端子輸入相位遲于本段的級(jí)Xi從端子OUT輸出的移位脈沖(此處為輸出信號(hào)OUTi)的脈沖信號(hào)即可。此處，針對(duì)除最末段之外的級(jí)Xi輸入下一段的級(jí)Xi+Ι的輸出信號(hào)OUTi。向最末段的級(jí)Xi輸入來自上述虛擬級(jí)的輸出信號(hào)等，可通過來自級(jí)聯(lián)連接電路上的某級(jí)的供給等實(shí)現(xiàn)。另外，在移位寄存器I中，只要對(duì)于第四開關(guān)元件(此處為晶體管M6)的導(dǎo)通切斷的控制端子，針對(duì)除連續(xù)級(jí)組的最末段之外的級(jí)Xi輸入下一段的級(jí)Xi+i從端子OUT輸出的移位脈沖(此處為輸出信號(hào)OUTi)，并且，針對(duì)連續(xù)級(jí)組的最末段的級(jí)Xi輸入相位遲于上述最末段的級(jí)Xi從端子OUTi輸出的移位脈沖的脈沖信號(hào)即可。向最末段的級(jí)Xi輸入來自上述虛擬級(jí)的輸出信號(hào)等可通過來自級(jí)聯(lián)連接電路上的某級(jí)的供給等實(shí)現(xiàn)。另外，也可以對(duì)晶體管Ml的柵極施加與第一直流電壓不同的第三直流電壓。由此，節(jié)點(diǎn)NI的充電電位不受電源電壓VDD的制約。接著，對(duì)在級(jí)Xi中設(shè)置有電容C2而產(chǎn)生的效果進(jìn)行說明。圖10是表示從圖I的級(jí)Xi拆下電容C2的構(gòu)成的級(jí)Xi。在該結(jié)構(gòu)中，通過電容Cl升壓的節(jié)點(diǎn)NI必須對(duì)需要較大的驅(qū)動(dòng)力的晶體管M5、M7的輸出晶體管施加向與端子OUT連接的負(fù)載和與端子Z連接的負(fù)載兩者僅供給輸出信號(hào)的電力。因此，需要對(duì)開關(guān)電容動(dòng)作供給用于將電容Cl的電容值增大、自舉(boot)的較大的
倉tfi。因此，電容Cl的尺寸和與其充放電相關(guān)的TFT即晶體管Ml、M2、M3、M4的尺寸增大。因此，導(dǎo)致以下結(jié)果，由于該尺寸的增大而在面板上的柵極驅(qū)動(dòng)器部的面積的增大，以及與此相伴產(chǎn)生缺陷的概率增大導(dǎo)致成品率降低。另外，電容、晶體管、特別是TFT的尺寸的增大對(duì)于驅(qū)動(dòng)器電路的工作電路來說負(fù)載增加，且成為對(duì)高速工作不利的條件。但是，根據(jù)本實(shí)施例的移位寄存器I，通過利用電容Cl、節(jié)點(diǎn)NI和端子Z的電容C2對(duì)與端子OUT連接的負(fù)載和與端子Z連接的負(fù)載兩者進(jìn)行升壓驅(qū)動(dòng)，因此，得到以下的優(yōu)點(diǎn)。(I)由于為了使與輸出移位脈沖的端子Z連接的晶體管M7的柵極信號(hào)升壓而在節(jié)點(diǎn)NI和端子Z之間設(shè)置有電容C2，因此，除確保原本晶體管M7具備的柵極-漏極間寄生電容的升壓功能外，還能夠進(jìn)一步確保充足的升壓電壓。電容C2優(yōu)選配置在晶體管M7的附近。由于電容C2的電容值只要是用于增補(bǔ)晶體管M7的寄生電容獲得升壓電壓的值即可，因此，電容值和尺寸不需要很大。(2)另外，通過追加電容C2，電容Cl成為主要對(duì)于用于使晶體管M5的柵極信號(hào)升壓足夠充分的值即可，因此，與通過電容Cl共同自舉(boot)晶體管M5和晶體管M7的電路相比可設(shè)為較小的值。(3)通過電容Cl的電容值減小，從而與電容Cl的充放電相關(guān)的晶體管M1、M2、M3、M4的尺寸減小。通過上述⑴和(2)，可實(shí)現(xiàn)電容Cl和電容C2的總電容值等于或小于改良前的電容Cl的值，通過上述(3)，與改良前相比，能夠使晶體管Ml、M2、M3、M4的尺寸減小。由此，與改良前相比，能夠使柵極驅(qū)動(dòng)器的總面積減小。另外，能夠縮小在柵極驅(qū)動(dòng)器中晶體管、
特別是TFT所占的整體的尺寸。通過減小驅(qū)動(dòng)器面積可實(shí)現(xiàn)顯示面板尺寸的縮小和成本降低。另外，電容值、晶體管尺寸的縮小關(guān)系到抑制由于缺陷導(dǎo)致的成品率降低，有利于顯示面板的成品率提高和成本降低。圖4是表示與電容C2的有無對(duì)應(yīng)的來自端子OUT的輸出信號(hào)的模擬電位波形，圖5是表示與電容C2的有無對(duì)應(yīng)的節(jié)點(diǎn)NI的模擬電位波形。模擬在由于TFT的工作老化而各TFT的閾值發(fā)生變化且驅(qū)動(dòng)能力降低的條件下進(jìn)行。實(shí)線為關(guān)于具備電容C2的本發(fā)明的移位寄存器的波形，虛線為相對(duì)于本發(fā)明改良前意義上的、不具備電容C2的現(xiàn)有移位寄存器的波形。在本發(fā)明中，將電容Cl的電容值設(shè)為現(xiàn)有的電容Cl的二分之一，將電容C2的電容值設(shè)為現(xiàn)有的電容Cl的四分之一。另外，在本發(fā)明中，將晶體管M1、M2、M3、M4的尺寸設(shè)為現(xiàn)有的二分之一。由圖4可知，即使減小總電容和晶體管Ml、M2、M3、M4的尺寸，也能夠獲得與現(xiàn)有技術(shù)中同等以上的輸出。另外，由圖5可知，與現(xiàn)有例相比，如變化A所示，節(jié)點(diǎn)NI的升壓電位通過來自電容Cl和電容C2兩方的自舉(boot)效果而得以改良。這樣，通過由電容C1、C2分割和分散作為輸出晶體管的柵極信號(hào)的節(jié)點(diǎn)NI的電位并進(jìn)行升壓，即使減小總電容和TFT的尺寸，也能夠獲得可承受負(fù)載的驅(qū)動(dòng)的電路動(dòng)作。在此，對(duì)專利文獻(xiàn)6中所述的結(jié)構(gòu)進(jìn)行說明。圖11表示專利文獻(xiàn)6中記載的移位寄存器的級(jí)結(jié)構(gòu)。在該構(gòu)成中，在源極為了連接有CK信號(hào)的晶體管Tdrive (與本實(shí)施例的晶體管M7相同的連接)的自舉而連接有電容C2，并且，連接有使提供晶體管Tdrive的柵極信號(hào)的晶體管Tinl的柵極電壓升壓的電容C3。因此，使用兩個(gè)自舉電容。但是，這樣由于為使晶體管Tdrive的柵極信號(hào)升壓而具備電容C2、C3兩個(gè)自舉電容，因此，為了通過電容C3使晶體管Tinl的柵極電壓升壓，需要向移位動(dòng)作追加輸入Rn-2。因此，用于移位寄存器動(dòng)作的信號(hào)數(shù)、連接數(shù)增加。另外，通常在建立該電路的LCD面板中配線層被限定，不優(yōu)選增加連接信號(hào)。根據(jù)本實(shí)施例的移位寄存器1，不會(huì)產(chǎn)生該種不良情況。
實(shí)施例2利用圖6和7對(duì)移位寄存器的第二實(shí)施例進(jìn)行說明。圖7是表示本實(shí)施例的移位寄存器2的結(jié)構(gòu)。移位寄存器2為對(duì)應(yīng)柵極總線GL···的根數(shù)多個(gè)級(jí)Xi (i為自然數(shù))被級(jí)聯(lián)連接的結(jié)構(gòu)。各級(jí) Xi 具備端子 V1、V2、S1、S2、S3、S4、0UT、Z1、Z2。在第奇數(shù)個(gè)的各級(jí)Xi(i = 1、3、5、…)，向端子Vl輸入柵極驅(qū)動(dòng)電壓的High電平(即柵極脈沖的電平)的電源電壓(第一直流電壓)VDD，向端子V2輸入柵極驅(qū)動(dòng)電壓的Low電平的電源電壓(第二直流電壓)VSS，向端子SI輸入來自前段的級(jí)Xi-I的端子Z的輸出信號(hào)，向端子S2輸入時(shí)鐘信號(hào)(第一時(shí)鐘信號(hào))CKl。向端子S3輸入來自下一段的級(jí)Xi+Ι的端子Zl的輸出信號(hào)，另外，向端子S4輸入來自下一段的級(jí)Xi+Ι的端子Z2的輸
出信號(hào)。從端子OUT輸出本級(jí)Xi的輸出信號(hào)OUTi。但是，代替輸出信號(hào)OUTi-I向級(jí)Xl的端子Si輸入柵極啟動(dòng)脈沖SP。在第偶數(shù)個(gè)的各級(jí)Xi(i = 2、4、6、…)，向端子Vl輸入柵極驅(qū)動(dòng)電壓的High電平(即柵極脈沖的電平)的電源電壓(第一直流電壓)VDD，向端子V2輸入柵極驅(qū)動(dòng)電壓的Low電平的電源電壓(第二直流電壓)VSS，向端子SI輸入來自前段的級(jí)Xi-I的端子Z的輸出信號(hào)，向端子S2輸入時(shí)鐘信號(hào)(第一時(shí)鐘信號(hào))CK2。向端子S3輸入來自下一段的級(jí)Xi+Ι的端子Zl的輸出信號(hào)，另外，向端子S4輸入來自下一段的級(jí)Xi+Ι的端子Z2的輸出信號(hào)。從端子OUT輸出本段的級(jí)Xi的輸出信號(hào)OUTi。此處,將輸入端子S3的信號(hào)稱為第一脈沖信號(hào)，將輸入端子S4的信號(hào)稱為第二脈沖信號(hào)。向本段的級(jí)Xi輸入的第一脈沖信號(hào)和第二脈沖信號(hào)為相位遲于本段的級(jí)Xi從端子Zl輸出的移位脈沖的相位的脈沖信號(hào)。另外，第二直流電壓低于第一直流電壓。接著，圖6是表示移位寄存器2具備的各級(jí)Xi的結(jié)構(gòu)。移位寄存器2的級(jí)Xi為對(duì)圖I的移位寄存器I的級(jí)Xi追加晶體管M9、M10、和電容C3而構(gòu)成。另外，將移位寄存器I的級(jí)Xi的端子Z稱為端子Z1。晶體管(第三輸出晶體管)M9的柵極與節(jié)點(diǎn)NI連接、漏極與端子S2連接、源極與端子(第三輸出端子)Z2連接。即，向晶體管M9的漏極輸入第一時(shí)鐘信號(hào)，晶體管M9的源極作為與第一輸出端子和第二輸出端子不同的級(jí)Xi的一輸出端子即第三輸出端子發(fā)揮作用。晶體管(第六開關(guān)元件)MlO的柵極與端子S4連接，因此與晶體管M6的柵極連接，晶體管MlO的漏極與端子Z2連接，晶體管MlO的源極與端子V2連接。從端子Zl輸出的脈沖作為移位脈沖向下一段的級(jí)Xi+Ι的端子SI輸入，并且，向前一段的級(jí)Xi-I的端子S3輸入，并使該級(jí)Xi-I的節(jié)點(diǎn)NI復(fù)位為Low電平。從端子Z2輸出的脈沖向前一段的級(jí)Xi-I的端子S4輸入，并使該級(jí)Xi-I的端子0UT、Z1、Z2復(fù)位為Low電平。這樣，在移位寄存器I中，輸出柵極脈沖的段、輸出另一級(jí)Xi的置位信號(hào)(移位脈沖)和節(jié)點(diǎn)NI的復(fù)位信號(hào)(第一脈沖信號(hào))的段、和輸出另一級(jí)Xi的輸出端子的復(fù)位信號(hào)(第二脈沖信號(hào))的段以驅(qū)動(dòng)各自的負(fù)載的方式彼此分開。因此，能夠防止另一級(jí)Xi的置位信號(hào)(移位脈沖)和節(jié)點(diǎn)NI的復(fù)位信號(hào)(第一脈沖信號(hào))、與另一級(jí)Xi的輸出端子的復(fù)位信號(hào)(第二脈沖信號(hào))彼此干涉。另外，電容(第三電容)C3的一端與晶體管M9的柵極連接，電容C3的另一端與端子Z2連接。除連續(xù)級(jí)組的初段之外的級(jí)Xi從端子Zl輸出的信號(hào)用作移位脈沖和前一段的級(jí)Xi-I的節(jié)點(diǎn)NI的復(fù)位信號(hào)，除連續(xù)級(jí)組的初段之外的級(jí)Xi從端子Z2輸出的信號(hào)用作移位脈沖和前一段的級(jí)Xi-I的輸出端子的復(fù)位信號(hào)。用于連續(xù)級(jí)組的最末段的級(jí)Xi的節(jié)點(diǎn)NI的復(fù)位信號(hào)和輸出端子的復(fù)位信號(hào)例如可分別通過使用來自上述虛擬級(jí)的輸出信號(hào)來實(shí)現(xiàn)。
基于本實(shí)施例的移位寄存器2，進(jìn)而在輸出段設(shè)置有電容C2、C3，因此，與實(shí)施例I同樣地，與未設(shè)置電容C2、C3的情況相比、另外與未設(shè)置電容C3的情況相比，能夠減小電容Cl、C2、C3的總電容和晶體管Ml、M2、M3、M4的尺寸，S卩使減小總電容和晶體管尺寸，也能夠獲得可充分承受負(fù)載的驅(qū)動(dòng)的電路動(dòng)作。以上對(duì)各實(shí)施例進(jìn)行了說明。另外，在各實(shí)施例中，作為電容Cl、C2、C3能夠使用例如圖9的(a)所示的、在彼此相對(duì)的兩個(gè)導(dǎo)體板間夾持絕緣體而成的平行平板電容器，或者，如圖9的(b)所示的、使MOS晶體管的漏極和源極短路的MOS電容等。為了解決上述課題，本發(fā)明的移位寄存器的特征在于具備一個(gè)以上以進(jìn)行移位脈沖的傳遞的方式級(jí)聯(lián)連接級(jí)而成的級(jí)聯(lián)連接電路，在至少一個(gè)所述級(jí)聯(lián)連接電路中具備連續(xù)級(jí)組，各所述級(jí)聯(lián)連接電路的全部級(jí)中相連續(xù)的多個(gè)所述級(jí)構(gòu)成所述連續(xù)級(jí)組，各所述級(jí)具備第一輸出晶體管,該第一輸出晶體管的漏極被施加第一直流電壓，并且，該第一輸出晶體管的源極作為構(gòu)成本段的所述級(jí)的一輸出端子的第一輸出端子；第二輸出晶體管，該第二輸出晶體管的漏極被輸入與每個(gè)所述級(jí)對(duì)應(yīng)的第一時(shí)鐘信號(hào)，所述第一時(shí)鐘信號(hào)的有源時(shí)鐘脈沖的期間與對(duì)本段的所述級(jí)的移位脈沖的期間不重疊，并且，該第二輸出晶體管的源極作為構(gòu)成與本段的所述級(jí)的所述第一輸出端子不同的一輸出端子的第二輸出端子；第一電容，其一端與所述第一輸出晶體管的柵極和所述第二輸出晶體管的柵極連接；第二電容，其一端與所述第一電容的一端連接，另一端與所述第二輸出端子連接；輸入柵極，其被輸入對(duì)本段的所述級(jí)的移位脈沖，使在對(duì)本段的所述級(jí)的移位脈沖的脈沖期間向所述第一電容的一端供給的電位通過；第一開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加所述第一直流電壓，導(dǎo)通切斷的控制端子被輸入所述第一時(shí)鐘信號(hào)；第二開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加低于所述第一直流電壓的第二直流電壓，導(dǎo)通切斷的控制端子被輸入對(duì)本段的所述級(jí)的移位脈沖；第三開關(guān)元件，其一端與所述第一電容的一端連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)；
第四開關(guān)元件，其一端與所述第一輸出端子連接，另一端被施加所述第二直流電壓，在該第四開關(guān)元件的導(dǎo)通切斷的控制端子，關(guān)于除所述連續(xù)級(jí)組的最末段之外的所述級(jí)被輸入下一段的所述級(jí)從所述第二輸出端子輸出的移位脈沖，并且，關(guān)于所述連續(xù)級(jí)組的最末段的所述級(jí)被輸入相位遲于所述最末段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)；第五開關(guān)元件，其一端與所述第二輸出端子連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子與所述第四開關(guān)元件的導(dǎo)通切斷的控制端子連接。根據(jù)上述的發(fā)明，通過對(duì)第一輸出晶體管的漏極施加第一直流電壓，并且，進(jìn)行使用第一開關(guān)元件、第二開關(guān)元件和第一電容的開關(guān)電容動(dòng)作，能夠避免通過第一輸出晶體管的漏極寄生電容和源極寄生電容產(chǎn)生饋通現(xiàn)象。由此，能夠防止在向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)的情況下產(chǎn)生的輸出電壓的振動(dòng)和由于輸出電壓的振動(dòng)產(chǎn)生的來自像素電極的電荷泄露。因此，不需要用于使級(jí)的第一輸出端子頻繁地與Low電源連接的追加電路。通過以上發(fā)明起到以下效果，能夠?qū)崿F(xiàn)不增大電路規(guī)模而能夠良好地抑制各級(jí)輸出的噪聲的移位寄存器。另外，起到以下效果，能夠防止第一電容的一端的電位通過電容耦合而上升，在不需要第二輸出端子的輸出的期間上升而移位寄存器進(jìn)行誤動(dòng)作。另外，起到能夠削減對(duì)所需的移位寄存器的外部輸入信號(hào)數(shù)的效果。另外，由于上述第二輸出晶體管用于在上述級(jí)間傳遞的移位脈沖的輸出，因此，與用于向移位寄存器外的輸出的上述第一輸出晶體管相比，能夠大幅地減小尺寸。因此，起到如下的效果，與上述第一輸出晶體管的漏極寄生電容及源極寄生電容和上述第一電容相比上述第二輸出晶體管的漏極寄生電容足夠小，即使向上述第二輸出晶體管的漏極輸入上述第一時(shí)鐘信號(hào)，也能夠使上述第一電容的一端的電位通過電容耦合而上升的影響小到可以忽視的程度。另外，起到如下效果，由于與第一輸出端子驅(qū)動(dòng)的負(fù)載相比上述第二輸出端子驅(qū)動(dòng)的負(fù)載足夠小，因此，可以使生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載的變化量小到可以忽視的程度。另夕卜，由于通過第一電容和連接在第一電容的一端與第二輸出端子之間的第二電容將與第一輸出端子連接的負(fù)載和與第二輸出端子連接的負(fù)載兩者升壓驅(qū)動(dòng)，因此，可實(shí)現(xiàn)第一電容和第二電容的總電容值等于或小于沒有第二電容時(shí)的第一電容的值，能夠使輸入柵極、第一開關(guān)元件、第二開關(guān)元件和第三開關(guān)元件的尺寸比沒有第二電容的情況下小。由此，起到如下效果，能夠使使用移位寄存器的電路的總面積與沒有第二電容的情況相比減少。另外，起到能夠縮小在移位寄存器中晶體管、特別是TFT所占的整體的尺寸的效果。另外，起到如下效果，通過減小使用移位寄存器的電路面積，能夠?qū)崿F(xiàn)將該電路用于驅(qū)動(dòng)器的顯示面板尺寸的縮小和成本降低。另外，電容值、晶體管等元件尺寸的縮小關(guān)系到抑制由缺陷導(dǎo)致的成品率降低，起到有利于顯示面板的成品率提高和成本降低的效果。另外，起到如下效果，通過對(duì)第一輸出晶體管的漏極施加直流電壓，能夠用直流電源驅(qū)動(dòng)?xùn)艠O總線，與通過向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)用時(shí)鐘信號(hào)驅(qū)動(dòng)?xùn)艠O總線的情況相比，能夠大幅地削減生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載。
另外，通過對(duì)第一輸出晶體管的漏極施加直流電壓，對(duì)第一輸出晶體管的柵極、漏極間施加負(fù)的偏壓的時(shí)間增長，因此，起到能夠降低閾值電壓的上升，且能夠抑制移位寄存器的性能劣化的效果。為了解決上述課題，本發(fā)明提供一種移位寄存器，其特征在于具備一個(gè)以上以進(jìn)行移位脈沖的傳遞的方式級(jí)聯(lián)連接級(jí)而成的級(jí)聯(lián)連接電路，在至少一個(gè)所述級(jí)聯(lián)連接電路中具備連續(xù)級(jí)組，各所述級(jí)聯(lián)連接電路的全部級(jí)中相連續(xù)的多個(gè)所述級(jí)構(gòu)成所述連續(xù)級(jí)組，各所述級(jí)具備第一輸出晶體管,該第一輸出晶體管的漏極被施加第一直流電壓，并且，該第一輸出晶體管的源極作為構(gòu)成本段的所述級(jí)的一輸出端子的第一輸出端子；第二輸出晶體管，該第二輸出晶體管的漏極被輸入與每個(gè)所述級(jí)對(duì)應(yīng)的第一時(shí)鐘信號(hào)，所述第一時(shí)鐘信號(hào)的有源時(shí)鐘脈沖的期間與對(duì)本段的所述級(jí)的移位脈沖的期間不重疊，并且，該第二輸出晶體管的源極作為構(gòu)成與本段的所述級(jí)的所述第一輸出端子不同的一輸出端子的第二輸出端子；第三輸出晶體管，其漏極被輸入所述第一時(shí)鐘信號(hào)，并且，源極作為構(gòu)成與本段的所述級(jí)的所述第一輸出端子和所述第二輸出端子不同的一輸出端子的第三輸出端子；第一電容，其一端與所述第一輸出晶體管的柵極、所述第二輸出晶體管的柵極和所述第三輸出晶體管連接；第二電容，其一端與所述第一電容的一端連接，另一端與所述第二輸出端子連接；第二電容，其一端與所述第一電容的一端連接，另一端與所述第三輸出端子連接；輸入柵極，其被輸入對(duì)本段的所述級(jí)的移位脈沖，使在對(duì)本段的所述級(jí)的移位脈沖的脈沖期間對(duì)所述第一電容的一端供給的電位通過；第一開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加所述第一直流電壓，導(dǎo)通切斷的控制端子被輸入所述第一時(shí)鐘信號(hào)；第二開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加低于所述第一直流電壓的第二直流電壓，導(dǎo)通切斷的控制端子被輸入對(duì)本段的所述級(jí)的移位脈沖；第三開關(guān)元件，其一端與所述第一電容的一端連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的第一脈沖信號(hào)；第四開關(guān)元件，其一端與所述第一輸出端子連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的第二脈沖信號(hào)；和第五開關(guān)元件，其一端與所述第二輸出端子連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子與所述第四開關(guān)元件的導(dǎo)通切斷的控制端子連接，除所述連續(xù)級(jí)組的初段之外的所述級(jí)從所述第二輸出端子輸出的信號(hào)用于移位脈沖和前段的所述級(jí)的所述第一脈沖信號(hào)，除所述連續(xù)級(jí)組的初段之外的所述級(jí)從所述第三輸出端子輸出的信號(hào)用于前段的所述級(jí)的所述第二脈沖信號(hào)。
根據(jù)上述的發(fā)明，通過對(duì)第一輸出晶體管的漏極施加第一直流電壓，并且進(jìn)行使用第一開關(guān)元件、第二開關(guān)元件和第一電容的開關(guān)電容動(dòng)作，能夠避免通過第一輸出晶體管的漏極寄生電容和源極寄生電容產(chǎn)生饋通現(xiàn)象。由此，能夠防止在向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)時(shí)產(chǎn)生的輸出電壓的振動(dòng)和由于輸出電壓的振動(dòng)產(chǎn)生的來自像素電極的電荷泄露。因此不需要用于頻繁地使級(jí)的第一輸出端子與Low電源連接的追加電路。通過以上發(fā)明起到以下效果，能夠?qū)崿F(xiàn)不增大電路規(guī)模而能夠良好地抑制各級(jí)輸出的噪聲的移位寄存器。另外，起到以下效果，能夠防止第一電容的一端的電位通過電容耦合而提升，在不需要第二輸出端子的輸出的期間上升而移位寄存 器進(jìn)行誤動(dòng)作。另外，起到能夠削減向所需的移位寄存器的外部輸入信號(hào)數(shù)的效果。另外，由于上述第二輸出晶體管用于在上述級(jí)間傳遞的移位脈沖的輸出，因此，與用于向移位寄存器外的輸出的上述第一輸出晶體管相比，能夠大幅地減小尺寸。因此，起到如下的效果，與上述第一輸出晶體管的漏極寄生電容和源極寄生電容和上述第一電容相t匕，上述第二輸出晶體管的漏極寄生電容足夠小，即使向上述第二輸出晶體管的漏極輸入上述第一時(shí)鐘信號(hào)，也能夠使上述第一電容的一端的電位通過電容耦合被提升的影響小到可以忽視的程度。另外，起到如下效果，由于與第一輸出端子驅(qū)動(dòng)的負(fù)載相比，上述第二輸出端子驅(qū)動(dòng)的負(fù)載足夠小，因此，使生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載的變化量小到可以忽視的程度。另外，從第二輸出晶體管經(jīng)由第二輸出端子輸出向其它級(jí)的移位脈沖和第一電容的一端的復(fù)位信號(hào)的段和從第三輸出晶體管經(jīng)由第三輸出端子輸出向其它級(jí)的輸出端子的復(fù)位信號(hào)的段，以驅(qū)動(dòng)各自的負(fù)載的方式彼此分開地設(shè)置。因此，能夠防止向其它級(jí)的移位脈沖和第一電容的一端的復(fù)位信號(hào)和其它級(jí)的輸出端子的復(fù)位信號(hào)互相干涉。另外，由于通過第一電容、連接在第一電容的一端和第二輸出端子之間的第二電容、和連接在第一電容的一端與第三輸出端子之間的第三電容將與第一輸出端子連接的負(fù)載、與第二輸出端子連接的負(fù)載和與第三輸出端子連接的負(fù)載全部進(jìn)行升壓驅(qū)動(dòng)，因此，可實(shí)現(xiàn)第一電容、第二電容和第三電容的總電容值等于或小于未設(shè)置第二電容和第三電容時(shí)的第一電容的電容值，另外，可實(shí)現(xiàn)等于或小于沒有第三電容時(shí)的第一電容和第二電容的總電容值。因此，與未設(shè)置第二電容和第三電容的情況相比，而且與未設(shè)置第三電容的情況相比，能夠使輸入柵極、第一開關(guān)元件、第二開關(guān)元件和第三開關(guān)元件的尺寸減小。由此，與沒有第二電容和第三電容的情況相比，而且與未設(shè)置第三電容的情況相比，起到使用移位寄存器的電路的總面積降低的效果。另外，起到能夠縮小在移位寄存器中晶體管特別是TFT所占的整體的尺寸的效果。另外，起到如下效果，通過減小使用移位寄存器的電路面積，能夠?qū)崿F(xiàn)將該電路用于驅(qū)動(dòng)器的顯示面板尺寸的縮小和成本降低。另外，電容值、晶體管等元件尺寸的縮小關(guān)系到抑制由缺陷導(dǎo)致的成品率降低，起到有利于顯示面板的成品率提高和成本降低的效果。另外，起到如下效果，通過對(duì)第一輸出晶體管的漏極施加直流電壓，能夠用直流電源驅(qū)動(dòng)?xùn)艠O總線，與通過向第一輸出晶體管的漏極輸入時(shí)鐘信號(hào)用時(shí)鐘信號(hào)驅(qū)動(dòng)?xùn)艠O總線的情況相比，能夠大幅地削減生成移位寄存器的控制信號(hào)的外部電平轉(zhuǎn)換器的負(fù)載。
另外，通過對(duì)第一輸出晶體管的漏極施加直流電壓，對(duì)第一輸出晶體管的柵極、漏極間施加負(fù)的偏壓的時(shí)間增長，因此，起到能夠降低閾值電壓的上升，且能夠抑制移位寄存器的性能劣化的效果。為了解決上述課題，本發(fā)明提供一種移位寄存器，其特征在于，所述第一時(shí)鐘信號(hào)在所述連續(xù)級(jí)組的第奇數(shù)個(gè)所述級(jí)和第偶數(shù)個(gè)所述級(jí)中為彼此反相的關(guān)系，向所述連續(xù)級(jí)組的初段的所述級(jí)輸入的移位脈沖、與向所述第奇數(shù)個(gè)所述級(jí)輸入的所述第一時(shí)鐘信號(hào)相位偏離二分之一周期。根據(jù)上述的發(fā)明，起到能夠易于使移位寄存器進(jìn)行正常動(dòng)作的效果。為了解決上述課題，本發(fā)明提供一種移位寄存器，其特征在于，所述輸入柵極為第七開關(guān)元件，其一端被施加所述第一直流電壓，另一端與所述第一電容的一端連接，導(dǎo)通切斷的控制端子被輸入對(duì)本段的所述級(jí)的移位脈沖。根據(jù)上述的發(fā)明，起到如下效果，由于向第七開關(guān)元件的一端和導(dǎo)通切斷的控制端子輸入對(duì)本段的級(jí)的移位脈沖，因此，能夠成為使通過輸入柵極的向第一電容的一端的漏電減少的狀態(tài)。為了解決上述課題，本發(fā)明提供一種移位寄存器，其特征在于，所述第一輸出晶體管、所述第二輸出晶體管、所述第一開關(guān)元件、所述第二開關(guān)元件、所述第三開關(guān)元件、所述第四開關(guān)元件和所述第五開關(guān)元件為TFT。根據(jù)上述的發(fā)明，起到如下效果，通過具備第二電容，能夠使尺寸縮小的程度較大。為了解決上述課題，本發(fā)明提供一種移位寄存器，其特征在于，上述第一輸出晶體管、上述第二輸出晶體管、上述第三輸出晶體管、上述第一開關(guān)元件、上述第二開關(guān)元件、上述第三開關(guān)元件、上述第四開關(guān)元件、上述第五開關(guān)元件和上述第六開關(guān)元件為TFT。根據(jù)上述的發(fā)明，起到如下效果，通過具備第二電容和第三電容，能夠使尺寸縮小的程度較大。為了解決上述課題，本發(fā)明提供一種移位寄存器，其特征在于，上述第七開關(guān)元件為TFT。根據(jù)上述的發(fā)明，起到如下效果，通過具備追加的電容，能夠使尺寸縮小的程度較大。為了解決上述課題，本發(fā)明提供一種顯示裝置，其特征在于，其具備上述移位寄存器。根據(jù)上述的發(fā)明，起到能夠?qū)崿F(xiàn)不增大電路規(guī)模就能夠良好地抑制各級(jí)輸出的噪聲的顯示裝置的效果。本發(fā)明不限于上述的各實(shí)施方式，可以將各實(shí)施方式進(jìn)行組合，能夠在權(quán)利要求所示的范圍內(nèi)進(jìn)行各種變更。即，在權(quán)利要求所示的范圍內(nèi)將適當(dāng)變更的技術(shù)裝置進(jìn)行組合獲得的實(shí)施方式也包含在本發(fā)明的技術(shù)范圍內(nèi)。工業(yè)上的可利用性本發(fā)明能夠優(yōu)選用于有源矩陣型的顯示裝置。
符號(hào)說明Cl電容(第一電容)C2電容(第二電容)C3電容(第三電容)Ml晶體管(輸入柵極、第七開關(guān)元件)M2晶體管(第一開關(guān)元件)M3晶體管(第二開關(guān)元件)M4晶體管(第三開關(guān)元件)M5晶體管(第一輸出晶體管)M6晶體管(第四開關(guān)元件)M7晶體管(第二輸出晶體管)M8晶體管(第五開關(guān)元件)M9晶體管(第三輸出晶體管)MlO晶體管(第六開關(guān)元件)OUT端子(一輸出端子、第一輸出端子)Z端子(一輸出端子、第二輸出端子)Zl端子(一輸出端子、第二輸出端子)Z2端子(一輸出端子、第三輸出端子)VDD電源電壓(第一直流電壓)VSS電源電壓(第二直流電壓)Xi 級(jí)CKl時(shí)鐘信號(hào)(第奇數(shù)個(gè)級(jí)的第一時(shí)鐘信號(hào))CK2時(shí)鐘信號(hào)(第偶數(shù)個(gè)級(jí)的第一時(shí)鐘信號(hào))
權(quán)利要求
1.一種移位寄存器，其特征在于 具備一個(gè)以上以進(jìn)行移位脈沖的傳遞的方式級(jí)聯(lián)連接級(jí)而成的級(jí)聯(lián)連接電路， 在至少一個(gè)所述級(jí)聯(lián)連接電路中具備連續(xù)級(jí)組，各所述級(jí)聯(lián)連接電路的全部級(jí)中相連續(xù)的多個(gè)所述級(jí)構(gòu)成所述連續(xù)級(jí)組，各所述級(jí)具備 第一輸出晶體管，該第一輸出晶體管的漏極被施加第一直流電壓，并且，該第一輸出晶體管的源極作為構(gòu)成本段的所述級(jí)的一輸出端子的第一輸出端子； 第二輸出晶體管，該第二輸出晶體管的漏極被輸入與每個(gè)所述級(jí)對(duì)應(yīng)的第一時(shí)鐘信號(hào)，所述第一時(shí)鐘信號(hào)的有源時(shí)鐘脈沖的期間與對(duì)本段的所述級(jí)的移位脈沖的期間不重疊，并且，該第二輸出晶體管的源極作為構(gòu)成與本段的所述級(jí)的所述第一輸出端子不同的一輸出端子的第二輸出端子； 第一電容，其一端與所述第一輸出晶體管的柵極和所述第二輸出晶體管的柵極連接； 第二電容，其一端與所述第一電容的一端連接，另一端與所述第二輸出端子連接； 輸入柵極，其被輸入對(duì)本段的所述級(jí)的移位脈沖，使在對(duì)本段的所述級(jí)的移位脈沖的脈沖期間向所述第一電容的一端供給的電位通過； 第一開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加所述第一直流電壓，導(dǎo)通切斷的控制端子被輸入所述第一時(shí)鐘信號(hào)； 第二開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加低于所述第一直流電壓的第二直流電壓，導(dǎo)通切斷的控制端子被輸入對(duì)本段的所述級(jí)的移位脈沖； 第三開關(guān)元件，其一端與所述第一電容的一端連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)； 第四開關(guān)元件，其一端與所述第一輸出端子連接，另一端被施加所述第二直流電壓，在該第四開關(guān)元件的導(dǎo)通切斷的控制端子，關(guān)于除所述連續(xù)級(jí)組的最末段之外的所述級(jí)被輸入下一段的所述級(jí)從所述第二輸出端子輸出的移位脈沖，并且，關(guān)于所述連續(xù)級(jí)組的最末段的所述級(jí)被輸入相位遲于所述最末段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的脈沖信號(hào)； 第五開關(guān)元件，其一端與所述第二輸出端子連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子與所述第四開關(guān)元件的導(dǎo)通切斷的控制端子連接。
2.—種移位寄存器，其特征在于 具備一個(gè)以上以進(jìn)行移位脈沖的傳遞的方式級(jí)聯(lián)連接級(jí)而成的級(jí)聯(lián)連接電路， 在至少一個(gè)所述級(jí)聯(lián)連接電路中具備連續(xù)級(jí)組，各所述級(jí)聯(lián)連接電路的全部級(jí)中相連續(xù)的多個(gè)所述級(jí)構(gòu)成所述連續(xù)級(jí)組，各所述級(jí)具備 第一輸出晶體管，該第一輸出晶體管的漏極被施加第一直流電壓，并且，該第一輸出晶體管的源極作為構(gòu)成本段的所述級(jí)的一輸出端子的第一輸出端子； 第二輸出晶體管，該第二輸出晶體管的漏極被輸入與每個(gè)所述級(jí)對(duì)應(yīng)的第一時(shí)鐘信號(hào)，所述第一時(shí)鐘信號(hào)的有源時(shí)鐘脈沖的期間與對(duì)本段的所述級(jí)的移位脈沖的期間不重疊，并且，該第二輸出晶體管的源極作為構(gòu)成與本段的所述級(jí)的所述第一輸出端子不同的一輸出端子的第二輸出端子； 第三輸出晶體管，其漏極被輸入所述第一時(shí)鐘信號(hào)，并且，源極作為構(gòu)成與本段的所述級(jí)的所述第一輸出端子和所述第二輸出端子不同的一輸出端子的第三輸出端子； 第一電容，其一端與所述第一輸出晶體管的柵極、所述第二輸出晶體管的柵極和所述第三輸出晶體管連接； 第二電容，其一端與所述第一電容的一端連接，另一端與所述第二輸出端子連接； 第二電容，其一端與所述第一電容的一端連接，另一端與所述第三輸出端子連接； 輸入柵極，其被輸入對(duì)本段的所述級(jí)的移位脈沖，使在對(duì)本段的所述級(jí)的移位脈沖的脈沖期間對(duì)所述第一電容的一端供給的電位通過； 第一開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加所述第一直流電壓，導(dǎo)通切斷的控制端子被輸入所述第一時(shí)鐘信號(hào)； 第二開關(guān)元件，其一端與所述第一電容的另一端連接，另一端被施加低于所述第一直流電壓的第二直流電壓，導(dǎo)通切斷的控制端子被輸入對(duì)本段的所述級(jí)的移位脈沖； 第三開關(guān)元件，其一端與所述第一電容的一端連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的第一脈沖信號(hào)； 第四開關(guān)元件，其一端與所述第一輸出端子連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子被輸入相位遲于本段的所述級(jí)從所述第二輸出端子輸出的移位脈沖的相位的第二脈沖信號(hào)；和 第五開關(guān)元件，其一端與所述第二輸出端子連接，另一端被施加所述第二直流電壓，導(dǎo)通切斷的控制端子與所述第四開關(guān)元件的導(dǎo)通切斷的控制端子連接， 除所述連續(xù)級(jí)組的初段之外的所述級(jí)從所述第二輸出端子輸出的信號(hào)用于移位脈沖和前段的所述級(jí)的所述第一脈沖信號(hào)， 除所述連續(xù)級(jí)組的初段之外的所述級(jí)從所述第三輸出端子輸出的信號(hào)用于前段的所述級(jí)的所述第二脈沖信號(hào)。
3.如權(quán)利要求I或2所述的移位寄存器，其特征在于 所述第一時(shí)鐘信號(hào)在所述連續(xù)級(jí)組的第奇數(shù)個(gè)所述級(jí)和第偶數(shù)個(gè)所述級(jí)中為彼此反相的關(guān)系， 向所述連續(xù)級(jí)組的初段的所述級(jí)輸入的移位脈沖、與向所述第奇數(shù)個(gè)所述級(jí)輸入的所述第一時(shí)鐘信號(hào)相位偏離二分之一周期。
4.如權(quán)利要求I至3中任一項(xiàng)所述的移位寄存器，其特征在于 所述輸入柵極為第七開關(guān)元件，其一端被施加所述第一直流電壓，另一端與所述第一電容的一端連接，導(dǎo)通切斷的控制端子被輸入對(duì)本段的所述級(jí)的移位脈沖。
5.如權(quán)利要求I所述的移位寄存器，其特征在于 所述第一輸出晶體管、所述第二輸出晶體管、所述第一開關(guān)元件、所述第二開關(guān)元件、所述第三開關(guān)元件、所述第四開關(guān)元件和所述第五開關(guān)元件為TFT。
6.如權(quán)利要求2所述的移位寄存器，其特征在于 所述第一輸出晶體管、所述第二輸出晶體管、所述第三輸出晶體管、所述第一開關(guān)元件、所述第二開關(guān)元件、所述第三開關(guān)元件、所述第四開關(guān)元件、所述第五開關(guān)元件和所述第六開關(guān)元件為TFT。
7.如權(quán)利要求4所述的移位寄存器，其特征在于所述第七開關(guān)元件為TFT。
8.—種顯示裝置，其特征在于具備如權(quán)利要求I至7中任一項(xiàng)所述的移位寄存器。
全文摘要
本發(fā)明實(shí)現(xiàn)一種移位寄存器和顯示裝置，其不增大電路規(guī)模而能夠良好地抑制各級(jí)輸出的噪聲。移位寄存器的各級(jí)(Xi)具備第一輸出晶體管(M5)、第二輸出晶體管(M7)、第一電容(C1)、第二電容(C2)、輸入柵極(M1)、第一開關(guān)元件(M2)、第二開關(guān)元件(M3)、第三開關(guān)元件(M4)、第四開關(guān)元件(M6)和第五開關(guān)元件(M8)。
文檔編號(hào)G09G3/36GK102804280SQ20108002642
公開日2012年11月28日 申請(qǐng)日期2010年2月22日 優(yōu)先權(quán)日2009年6月15日
發(fā)明者米丸政司, 中溝正彥 申請(qǐng)人:夏普株式會(huì)社