專利名稱：編程和驅(qū)動有源矩陣發(fā)光器件像素的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及發(fā)光器件顯示器，更特別地，涉及發(fā)光器件顯示器的驅(qū)動技術(shù)。
背景技術(shù)：
近年來，帶有非晶硅(a-Si)、多晶硅、有機(jī)或其它驅(qū)動背板的有源矩陣有機(jī)發(fā)光二 極管(AMOLED)顯示器，由于具備優(yōu)于有源矩陣液晶顯示器的優(yōu)點(diǎn)，而變得更具吸引力。這 些優(yōu)點(diǎn)包括，例如，可進(jìn)行低溫制造而因此可廣泛使用不同的基板并可實(shí)現(xiàn)靈活顯示，并且 其低生產(chǎn)成本使得可以得到帶有寬視角的高分辨率顯示器。AMOLED顯示器包括由像素的行和列組成的陣列，在行和列組成的陣列中設(shè)置有有 機(jī)發(fā)光二極管(OLED)和背板電子設(shè)備。由于OLED是電流驅(qū)動裝置，AMOLED的像素電路應(yīng) 該能夠提供準(zhǔn)確且恒定的驅(qū)動電流。圖1示出了美國專利第5，748，160號公開的像素電路。圖1的像素電路包括OLED 10、驅(qū)動薄膜晶體管(TFT) 11、開關(guān)TFT 13和存儲電容器14。驅(qū)動TFT 11的漏極端連接到 OLED 10。驅(qū)動TFT 11柵極端通過開關(guān)TFT 13連接到列線12。在驅(qū)動TFT 11的柵極端和 地之間連接的存儲電容器14用于在像素電路從列線12斷開時保持驅(qū)動TFTll的柵極端電 壓。流過OLED 10的電流很大程度上取決于驅(qū)動TFT 11的特性參數(shù)。由于驅(qū)動TFT 11的 特性參數(shù)，特別是偏置應(yīng)力下的閾值電壓隨時間變化，并且該變化可能隨像素不同而不同， 產(chǎn)生的圖像失真可能高到不可接受的程度。美國專利第6，229，508號公開了一種電壓編程像素電路，其向OLED提供與驅(qū)動 TFT的閾值電壓不相關(guān)的電流。在該像素中，驅(qū)動TFT的柵-源極電壓由編程電壓和驅(qū)動 TFT的閾值電壓組成。美國專利第6，229，508號的一個缺點(diǎn)是像素電路需要額外的晶體管， 并且復(fù)雜，導(dǎo)致產(chǎn)量減少、像素孔徑減小和顯示器壽命減少。使像素電路對驅(qū)動晶體管的閾值電壓的移位不敏感的其它方法是使用電流編程 的像素電路，例如美國專利第6，734，636號中公開的像素電路。在常規(guī)電流編程像素電路 中，驅(qū)動TFT的柵-源極電壓基于在下一幀中流過其的電流自動調(diào)整，以使OLED電流較少 地依賴于驅(qū)動TFT的電流-電壓特性。電流編程的像素電路的一個缺點(diǎn)是，由于線電容大， 從列線充電時間產(chǎn)生與低編程電流等級相關(guān)的開銷。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種消除或減小現(xiàn)有系統(tǒng)的至少一個缺點(diǎn)的方法和系統(tǒng)。根據(jù)本發(fā)明的一個方面，提供一種編程和驅(qū)動顯示系統(tǒng)的方法，顯示系統(tǒng)包括具 有排列成行和列的多個像素電路的顯示陣列，每一個像素電路具有具有第一端和第二端的發(fā)光器件，發(fā)光器件的第一端連接到電壓供應(yīng)電極；具有第一端和第二端的電容器；具 有柵極端、第一端和第二端的開關(guān)晶體管，開關(guān)晶體管的柵極端連接到選擇線，開關(guān)晶體管 的第一端連接到用于傳遞電壓數(shù)據(jù)的信號線，開關(guān)晶體管的第二端連接到電容器的第一 端；具有柵極端、第一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的柵極端在第一節(jié)點(diǎn)(A)處 連接到開關(guān)晶體管的第二端和電容器的第一端，驅(qū)動晶體管的第一端在第二節(jié)點(diǎn)(B)處連 接到發(fā)光器件的第二端和電容器的第二端，驅(qū)動晶體管的第二端連接到可控制的電壓供應(yīng) 線；驅(qū)動器，用于驅(qū)動選擇線、可控制的電壓供應(yīng)線和信號線以操作顯示陣列；該方法包括 以下步驟在編程周期，在第一操作周期，以由(VREF-VT)或(-VREF+VT)定義的第一電壓， 對第二節(jié)點(diǎn)充電，其中VREF表示基準(zhǔn)電壓，VT表示驅(qū)動晶體管的閾值電壓；在第二操作周 期，以由(VREF+VP)或(-VREF+VP)定義的第二電壓，對第一節(jié)點(diǎn)充電，第一和第二節(jié)點(diǎn)之間 的電壓差值被存儲在存儲電容器中，其中，VP表示編程電壓；在驅(qū)動周期，存儲在存儲電容 器中的電壓被施加到驅(qū)動晶體管的柵極端。 根據(jù)本發(fā)明的另一方面，提供一種編程和驅(qū)動顯示系統(tǒng)的方法，顯示系統(tǒng)包括具 有排列成行和列的多個像素電路的顯示陣列，每一個像素電路具有具有第一端和第二端 的發(fā)光器件，發(fā)光器件的第一端連接到電壓供應(yīng)電極；第一電容器和第二電容器，分別具有 第一端和第二端；具有柵極端、第一端和第二端的第一開關(guān)晶體管，第一開關(guān)晶體管的柵極 端連接到第一選擇線，第一開關(guān)晶體管的第一端連接到發(fā)光器件的第二端，第一開關(guān)的第 二端連接到第一電容器的第一端；具有柵極端、第一端和第二端的第二開關(guān)晶體管，第二 開關(guān)晶體管的柵極端與第二選擇線連接，第二開關(guān)晶體管的第一端與用于傳遞電壓數(shù)據(jù)的 信號線連接；具有柵極端、第一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的第一端在第一節(jié) 點(diǎn)(A)處與發(fā)光器件的第二端連接，驅(qū)動晶體管的柵極端在第二節(jié)點(diǎn)(B)處與第一開關(guān)晶 體管的第二端和第一電容器的第一端連接，驅(qū)動晶體管的第二端連接到可控制的電壓供應(yīng) 線；第二開關(guān)晶體管的第二端在第三節(jié)點(diǎn)(C)處與第一電容器的第二端和第二電容器的第 一端連接；驅(qū)動器，用于驅(qū)動第一和第二選擇線、可控制的電壓供應(yīng)線和信號線以操作顯示 陣列，該方法包括以下步驟在編程周期，在第一操作周期，控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的每 一個的電壓，以在第一存儲電容器中存儲(VT+VP)或-(VT+VP)，其中VT表示驅(qū)動晶體管的 閾值電壓，VP表示編程電壓；在第二操作周期，第三節(jié)點(diǎn)放電；在驅(qū)動周期，存儲在存儲電 容器中的電壓被施加到驅(qū)動晶體管的柵極端。根據(jù)本發(fā)明的另一方面，提供一種顯示系統(tǒng)，包括具有排列成行和列的多個像素 電路的顯示陣列，每一個像素電路具有具有第一端和第二端的發(fā)光器件，發(fā)光器件的第一 端連接到電壓供應(yīng)電極；具有第一端和第二端的電容器；具有柵極端、第一端和第二端的 開關(guān)晶體管，開關(guān)晶體管的柵極端連接到選擇線，開關(guān)晶體管的第一端連接到用于傳遞電 壓數(shù)據(jù)的信號線，開關(guān)晶體管第二端連接到電容器的第一端；和具有柵極端、第一端和第 二端的驅(qū)動晶體管，驅(qū)動晶體管的柵極端在第一節(jié)點(diǎn)(A)處連接到開關(guān)晶體管的第二端和 電容器的第一端，驅(qū)動晶體管的第一端在第二節(jié)點(diǎn)(B)處連接到發(fā)光器件的第二端和電容 器的第二端，驅(qū)動晶體管的第二端連接到可控制的電壓供應(yīng)線；驅(qū)動器，用于驅(qū)動選擇線、 可控制的電壓供應(yīng)線和信號線以操作顯示陣列；和使用驅(qū)動器在顯示陣列的每一行上實(shí) 現(xiàn)編程周期和驅(qū)動周期的控制器；其中編程周期包括第一操作周期和第二操作周期，其中 在第一操作周期，以由(VREF-VT)或(-VREF+VT)定義的第一電壓，對第二節(jié)點(diǎn)充電，其中VREF表示基準(zhǔn)電壓，VT表示驅(qū)動晶體管的閾值電壓，在第二操作周期，以由(VREF+VP)或(-VREF+VP)定義的第二電壓，對第一節(jié)點(diǎn)充電，這樣，第一和第二節(jié)點(diǎn)電壓之間的差值被存 儲在存儲電容器中，其中VP表示編程電壓；其中在驅(qū)動周期，存儲在存儲電容器中的電壓 被施加到驅(qū)動晶體管的柵極端。根據(jù)本發(fā)明的另一方面，提供一種顯示系統(tǒng)，包括具有排列成行和列的多個像素 電路的顯示陣列，每一個像素電路具有具有第一端和第二端的發(fā)光器件，發(fā)光器件的第一 端連接到電壓供應(yīng)電極；第一電容器和第二電容器，每一個具有第一端和第二端；具有柵 極端、第一端和第二端的第一開關(guān)晶體管，第一開關(guān)晶體管的柵極端連接到第一選擇線，第 一開關(guān)晶體管的第一端連接到發(fā)光器件的第二端，第一開關(guān)的第二端連接到第一電容器的 第一端；具有柵極端、第一端和第二端的第二開關(guān)晶體管，第二開關(guān)晶體管的柵極端連接到 第二選擇線，第二開關(guān)晶體管的第一端連接到用于傳遞電壓數(shù)據(jù)的信號線；具有柵極端、第 一端和第二端的驅(qū)動晶體管，驅(qū)動晶體管的第一端在第一節(jié)點(diǎn)(A)處連接到發(fā)光器件的第 二端，驅(qū)動晶體管的柵極端在第二節(jié)點(diǎn)(B)處連接到第一開關(guān)晶體管的第二端和第一電容 器的第一端，驅(qū)動晶體管的第二端連接到可控制的電壓供應(yīng)線；第二開關(guān)晶體管的第二端 在第三節(jié)點(diǎn)(C)處連接到第一電容器的第二端和第二電容器的第一端；驅(qū)動器，用于驅(qū)動 第一和第二選擇線、可控制的電壓供應(yīng)線和信號線以操作顯示陣列；使用驅(qū)動器在顯示陣 列的每一行上實(shí)現(xiàn)編程周期和驅(qū)動周期的控制器；其中，編程周期包括第一操作周期和第 二操作周期，其中，在第一操作周期，控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的每一個的電壓，以在第一 存儲電容器中存儲(VT+VP)或-(VT+VP)，其中VT表示驅(qū)動晶體管的閾值電壓，VP表示編程 電壓，在第二操作周期，第三節(jié)點(diǎn)放電，其中，在驅(qū)動周期，存儲在存儲電容器中的電壓被施 加到驅(qū)動晶體管的柵極端。本發(fā)明的發(fā)明內(nèi)容不必說明本發(fā)明的所有特征。本領(lǐng)域的技術(shù)人員在結(jié)合附圖參閱以下優(yōu)選實(shí)施例的詳細(xì)說明時，將會清楚本發(fā) 明的其它方面和特征。


參照附圖的以下說明，將會更加清楚本發(fā)明的這些和其它特征，在附圖中圖1是顯示常規(guī)2-TFT電壓編程像素電路的示圖；圖2是顯示應(yīng)用到顯示陣列的根據(jù)本發(fā)明的一個實(shí)施例的編程和驅(qū)動周期的一 個實(shí)例的時序圖；圖3是顯示應(yīng)用了根據(jù)本發(fā)明的一個實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示 圖；圖4是顯示對圖3中的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖；圖5是顯示圖3的像素電路的壽命測試結(jié)果的示圖；圖6是顯示具有圖3的像素電路的顯示系統(tǒng)的示圖；圖7(a)是顯示具有可應(yīng)用到圖6的陣列的頂部發(fā)光像素的陣列結(jié)構(gòu)的一個實(shí)例 的示圖；圖7(b)是顯示具有可應(yīng)用到圖6的陣列的底部發(fā)光像素的陣列結(jié)構(gòu)的一個實(shí)例 的示圖8是顯示應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示 圖；圖9是顯示對圖8的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖；圖10是顯示應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示圖；圖11是顯示對圖10的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖；圖12是顯示應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示 圖；圖13是顯示對圖12的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖；圖14是顯示應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示 圖；圖15是顯示對圖14的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖；圖16是顯示具有圖14的像素電路的顯示系統(tǒng)的示圖；圖17是顯示應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示 圖；圖18是顯示對圖17的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖；圖19是顯示應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示 圖；圖20是顯示對圖19的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖；圖21是顯示應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路的示 圖；和圖22是顯示對圖21的像素電路進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖。
具體實(shí)施例方式本發(fā)明的實(shí)施例是使用具有有機(jī)發(fā)光二極管(OLED)和驅(qū)動薄膜晶體管(TFT)的 像素進(jìn)行說明的。然而，像素可包括不同于OLED的任何發(fā)光器件，并且像素可包括不同于 TFT的任何驅(qū)動晶體管。應(yīng)注意，在說明書中，“像素電路”和“像素”被可互換地使用。圖2是顯示根據(jù)本發(fā)明的一個實(shí)施例的編程和驅(qū)動周期的示圖。在圖2中，行(j)、 行(j+Ι)和行(j+2)中的每一個表示顯示陣列的一行，在顯示陣列中，多個像素電路排列成 行和列。幀的編程和驅(qū)動周期出現(xiàn)在下一幀的編程和驅(qū)動周期之后。在一行處的幀的編程 和驅(qū)動周期與在下一行處的同一幀的編程和驅(qū)動周期重疊。如下所述，在編程周期中，提取 像素電路的與時間有關(guān)的參數(shù)以生成穩(wěn)定的像素電流。圖3示出了應(yīng)用了根據(jù)本發(fā)明的一個實(shí)施例的編程和驅(qū)動技術(shù)的像素電路200。 像素電路200包括OLED 20、存儲電容器21、驅(qū)動晶體管24和開關(guān)晶體管26。像素電路200 是電壓編程像素電路。晶體管24和26中的每一個具有柵極端、第一端和第二端。在說明 書中，第一端(第二端)可以是，但不限于，漏極端或源極端(源極端或漏極端)。晶體管24和26是η型TFT。然而，晶體管24和26可以是ρ型晶體管。如下所 述，應(yīng)用到像素電路200的驅(qū)動技術(shù)也可應(yīng)用于如圖14所示的具有ρ型晶體管的互補(bǔ)像素電路。晶體管24和26可使用非晶硅、納晶硅/微晶硅、多晶硅、有機(jī)半導(dǎo)體工藝(例如，有 機(jī)TFT)、NMOS/PMOS工藝或CMOS工藝(例如，M0SFET)來制造。驅(qū)動晶體管24的第一端連接到可控制的電壓供應(yīng)線VDD。驅(qū)動晶體管24的第二 端連接到OLED 20的陽極電極。驅(qū)動晶體管24的柵極端通過開關(guān)晶體管26連接到信號線 VDATA。存儲電容器21連接在驅(qū)動晶體管24的源極端和柵極端之間。開關(guān)晶體管26的柵極端連接到選擇線SEL。開關(guān)晶體管26的第一端連接到信號線VDATA。開關(guān)晶體管26的第二端連接到驅(qū)動晶體管24的柵極端。OLED 20的陰極電極 連接到地電壓供應(yīng)電極。晶體管24和26和存儲電容器21在節(jié)點(diǎn)Al處連接在一起。晶體管24、OLED 20 和存儲電容器21在節(jié)點(diǎn)Bl處連接在一起。圖4示出了對圖3的像素電路200進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖。 參照圖3和4，像素電路200的操作包括編程周期和驅(qū)動周期，編程周期有三個操作周期 XII、X12和X13，驅(qū)動周期有一個操作周期X14。在編程周期，節(jié)點(diǎn)Bl被充電到驅(qū)動晶體管24的負(fù)閾值電壓，節(jié)點(diǎn)Al被充電到編 程電壓VP。結(jié)果，驅(qū)動晶體管24的柵_源極電壓變?yōu)閂GS = VP- (-VT) = VP+VT ... (1)其中，VGS表示驅(qū)動晶體管24的柵-源極電壓，VT表示驅(qū)動晶體管24的閾值電壓。由于驅(qū)動晶體管24處于操作的飽和狀態(tài)，其電流主要由其柵-源極電壓限定。結(jié) 果，由于其柵_源極電壓被存儲在存儲電容器21中，即使OLED電壓改變，驅(qū)動晶體管24的 電流仍保持恒定。在第一操作周期Xl 1 =VDD達(dá)到補(bǔ)償電壓VCOMPB，VDATA達(dá)到高正補(bǔ)償電壓 VCOMPA,并且SEL為高。結(jié)果，節(jié)點(diǎn)Al被充電到VC0MPA，節(jié)點(diǎn)Bl被充電到VC0MPB。在第二操作周期X12 當(dāng)VDATA達(dá)到基準(zhǔn)電壓VREF時，節(jié)點(diǎn)Bl通過驅(qū)動晶體管24 放電，直到驅(qū)動晶體管24截止。結(jié)果，節(jié)點(diǎn)Bl的電壓達(dá)到(VREF-VT)。VDD具有正電壓VH 以加速此周期X12。對于最優(yōu)設(shè)置時間，VH可在驅(qū)動周期中被設(shè)置為等于工作電壓(即， VDD上的電壓)。在第三操作周期X13 :VDD達(dá)到其工作電壓。在SEL為高時，節(jié)點(diǎn)Al被充電到 (VP+VREF)。因?yàn)镺LED 20的電容22很大，所以節(jié)點(diǎn)Bl上的電壓保持在先前的周期X12所 生成的電壓。因此，節(jié)點(diǎn)Bl的電壓為(VREF-VT)。因此，驅(qū)動晶體管24的柵-源極電壓為 (VP+VT)，并且此柵-源極電壓被存儲在存儲電容器21中。在第四操作周期X14中SEL和VDATA達(dá)到零。VDD與第三操作周期X13中的相同。 然而，VDD可以比第三操作周期X13中的高。存儲在存儲電容器21中的電壓被施加到驅(qū)動 晶體管24的柵極端。由于驅(qū)動晶體管24的柵-源極電壓包括其閾值電壓并且也與OLED電 壓無關(guān)，所以O(shè)LED 20的老化和驅(qū)動晶體管24的不穩(wěn)定性不會影響流過驅(qū)動晶體管24和 OLED 20的電流的量。應(yīng)注意，可以用VCOMPB、VCOMPA, VP、VREF和VH的不同值來操作像素電路200。 VCOMPB、VCOMPA、VP、VREF和VH限定像素電路200的壽命。因此，可根據(jù)像素規(guī)格來定義這些電壓。 圖5示出了圖3和4中所示的像素電路和波形的壽命測試結(jié)果。在測試中，制造 的像素電路可被置于長時間的操作下，同時監(jiān)控驅(qū)動晶體管(圖3的24)的電流以調(diào)查驅(qū) 動方案的穩(wěn)定性。結(jié)果顯示，OLED電流在120小時的操作后是穩(wěn)定的。驅(qū)動晶體管的VT移 位是0. 7V。圖6示出了具有圖3的像素電路200的顯示系統(tǒng)。圖6的VDDl和VDD2與圖3的 VDD相對應(yīng)。圖6的SELl和SEL2與圖3的SEL相對應(yīng)。圖6的VDATAl和VDATA2與圖3的 VDATA相對應(yīng)。圖6的陣列是具有多個圖3的像素電路200的有源矩陣發(fā)光二極管(AMOLED) 顯示器。像素電路排列為行和列，和互連線41、42和43(VDATA1、SELl、VDDl)。VDATAl (或 VDATA2)在陣列結(jié)構(gòu)中的共同列像素之間被共用，而SELl (或SEL2)和VDDl (或VDD2)在陣 列結(jié)構(gòu)中的共同行像素之間被共用。提供驅(qū)動器300，用于驅(qū)動VDATAl和VDATA2。提供驅(qū)動器302，用于驅(qū)動VDD1、 VDD2、SEL1和SEL2，然而，還可分別實(shí)現(xiàn)驅(qū)動VDD和SEL線的驅(qū)動器。控制器304控制驅(qū)動 器300和302，以編程和驅(qū)動如上所述的像素電路。在圖2中示出了對圖6的顯示陣列進(jìn)行 編程和驅(qū)動的時序圖。每一個編程和驅(qū)動周期可與圖4中的相同。圖7(a)示出了排列有頂部發(fā)光像素的陣列結(jié)構(gòu)的一個實(shí)例。圖7(b)示出了排列 有底部發(fā)光像素的陣列結(jié)構(gòu)的一個實(shí)例。圖6的陣列可具有圖7(a)或7(b)中所示的陣列 結(jié)構(gòu)。在圖7(a)中，400表示基板，402表示像素觸點(diǎn)(contact)，403表示(頂部發(fā)光)像 素電路，并且404表示OLED上的透明頂部電極。在圖7(b)中，410表示透明基板，411表示 (底部發(fā)光)像素電路，并且412表示頂部電極。所有包括TFT、存儲電容器、SEL、VDATA和 VDD線的像素電路被制作在一起。之后，為所有像素電路制作0LED。使用如圖7(a)和7 (b) 所示的通路(via)(例如，圖3的Bi)將OLED連接到相應(yīng)的驅(qū)動晶體管。面板可通過在OLED 上沉積頂部電極來完成，其可以是連續(xù)層，從而降低設(shè)計的復(fù)雜度，并且可用于開啟/關(guān)閉 整個顯示器或控制亮度。圖8示出了應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路202。 像素電路202包括OLED 50、兩個存儲電容器52和53、驅(qū)動晶體管54和開關(guān)晶體管56和 58。像素電路202是頂部發(fā)光的電壓編程的像素電路。該實(shí)施例以與圖3的實(shí)施例大體相 同的方式工作。然而，在像素電路202中，OLED 50連接到驅(qū)動晶體管54的漏極端。結(jié)果， 電路可被連接到OLED 50的陰極。這樣，OLED沉積可以從陰極開始。晶體管54、56和58是η型TFT。然而，晶體管54、56和58可以是ρ型晶體管。應(yīng) 用到像素電路202的驅(qū)動技術(shù)也可應(yīng)用到如圖17所示的具有ρ型晶體管的互補(bǔ)像素電路。 晶體管54、56和58可使用非晶硅、納晶硅/微晶硅、多晶硅、有機(jī)半導(dǎo)體工藝(例如，有機(jī) TFT)、NM0S/PM0S工藝或CMOS工藝(例如，M0SFET)來制作。驅(qū)動晶體管54的第一端連接到OLED 50的陰極電極。驅(qū)動晶體管54的第二端連 接到可控制的電壓供應(yīng)線VSS。驅(qū)動晶體管54的柵極端通過開關(guān)晶體管56連接到驅(qū)動晶 體管54的第一線(端)。存儲電容器52和53串聯(lián)在驅(qū)動晶體管54的柵極端和公共接地 之間。電壓供應(yīng)線VSS上的電壓是可控制的。公共接地可連接到VSS。 開關(guān)晶體管56的柵極端連接到第一選擇線SELl。開關(guān)晶體管56的第一端連接到 驅(qū)動晶體管54的漏極端。開關(guān)晶體管56的第二端連接到驅(qū)動晶體管54的柵極端。
開關(guān)晶體管58的柵極端連接到第二選擇線SEL2。開關(guān)晶體管58的第一端連接 到信號線VDATA。開關(guān)晶體管58的第二端連接到存儲電容器52和53的共用端(即，節(jié)點(diǎn) C2)。OLED 50的陽極電極連接到電壓供應(yīng)電極VDD。OLED 50和晶體管54和56在節(jié)點(diǎn)A2處相連接。存儲電容器52和晶體管54和 56在節(jié)點(diǎn)B2處相連接。圖9示出了對圖8的像素電路202進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖。 參照圖8和9，像素電路202的操作包括具有四個操作周期X21、X22、X23和X24的編程周 期，和具有一個操作周期X25的驅(qū)動周期。在編程周期，編程電壓加上驅(qū)動晶體管54的閾值電壓被存儲在存儲電容器52中。 驅(qū)動晶體管54的源極端達(dá)到零，并且第二存儲電容器53充電到零。結(jié)果，驅(qū)動晶體管54的柵_源極電壓達(dá)到VGS = VP+VT ...(2)其中，VGS表示驅(qū)動晶體管54的柵-源極電壓，VP表示編程電壓，VT表示驅(qū)動晶體管54的閾值電壓。在第一操作周期X21 =VSS達(dá)到正高壓，并且VDATA為零。SELl和SEL2為高。因此，節(jié)點(diǎn)A2和B2充電到正電壓。在第二操作周期X22 =SELl為低，開關(guān)晶體管56截止，而VDATA達(dá)到正高壓。結(jié)果，節(jié)點(diǎn)B2處的電壓增加(即自舉)，并且節(jié)點(diǎn)A2充電到VSS的電壓。在此電壓，OLED 50 關(guān)閉。在第三操作周期X23 =VSS達(dá)到基準(zhǔn)電壓VREF。VDATA達(dá)到(VREF-VP)。在此周期 開始時，因?yàn)镺LED 50的電容51大于存儲電容器52的電容，所以節(jié)點(diǎn)B2的電壓基本上等 于節(jié)點(diǎn)A2的電壓。之后，節(jié)點(diǎn)B2的電壓和節(jié)點(diǎn)A2的電壓通過驅(qū)動晶體管54放電，直到驅(qū) 動晶體管54截止。結(jié)果，驅(qū)動晶體管54的柵-源極電壓為(VREF+VT)，并且存儲在存儲電 容器52中的電壓為(VP+VT)。在第四操作周期X24 :SEL1為低。由于SEL2為高，并且VDATA為零，所以節(jié)點(diǎn)C2處的電壓達(dá)到零。在第五操作周期X25 =VSS在驅(qū)動周期中達(dá)到其工作電壓。在圖5中，VSS的工作 電壓為零。然而，其可以是不同于零的任何電壓。SEL2為低。存儲在存儲電容器52中的 電壓被施加到驅(qū)動晶體管54的柵極端。因此，與驅(qū)動晶體管54的閾值電壓VT和OLED 50 的電壓無關(guān)的電流流過驅(qū)動晶體管54和OLED 50。因此，OLED 50的老化和驅(qū)動晶體管54 的不穩(wěn)定性不影響流過驅(qū)動晶體管54和OLED 50的電流量。圖10示出了應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路204。像素電路204包括OLED 60、兩個存儲電容器62和63、驅(qū)動晶體管64和開關(guān)晶體管66和 68。像素電路204是頂部發(fā)光的電壓編程的像素電路。像素電路204以與圖8的像素電路 大體相同的方式工作。然而，使用一個共用選擇線來操作像素電路204，這可以增加可用像 素區(qū)域和孔徑比。晶體管64、66和68是η型TFT。然而，晶體管64、66和68可以是ρ型晶體管。應(yīng)用到像素電路204的驅(qū)動技術(shù)也可應(yīng)用到如圖19所示的具有ρ型晶體管的互補(bǔ)像素電路。 晶體管64、66和68可使用非晶硅、納晶硅/微晶硅、多晶硅、有機(jī)半導(dǎo)體工藝(例如，有機(jī)TFT)、NMOS/PMOS工藝或CMOS工藝(例如，MOSFET)來制造。驅(qū)動晶體管64的第一端連接到OLED 60的陰極電極。驅(qū)動晶體管64的第二端連 接到可控制的電壓供應(yīng)線VSS。驅(qū)動晶體管64的柵極端通過開關(guān)晶體管66連接到驅(qū)動晶 體管64的第一線(端)。存儲電容器62和63串聯(lián)在驅(qū)動晶體管64的柵極端和公共接地之間。電壓供應(yīng)線VSS的電壓是可控制的。公共接地可連接到VSS。開關(guān)晶體管66的柵極端連接到選擇線SEL。開關(guān)晶體管66的第一端連接到驅(qū)動 晶體管64的第一端。開關(guān)晶體管66的第二端連接到驅(qū)動晶體管64的柵極端。開關(guān)晶體管68的柵極端連接到選擇線SEL。開關(guān)晶體管68的第一端連接到信號 線VDATA。第二端連接到存儲電容器62和63的共用端(即，節(jié)點(diǎn)C3)。OLED 60的陽極電 極連接到電壓供應(yīng)電極VDD。OLED 60和晶體管64和66在節(jié)點(diǎn)A3處相連接。存儲電容器62和晶體管64和 66在節(jié)點(diǎn)B3處相連接。圖11示出了對圖10的像素電路204進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序 圖。參照圖10和11，像素電路204的操作包括具有三個操作周期X31、X32和X33的編程 周期，和包括一個操作周期X34的驅(qū)動周期。在編程周期，編程電壓加上驅(qū)動晶體管64的閾值電壓被存儲在存儲電容器62中。 驅(qū)動晶體管64的源極端達(dá)到零，并且存儲電容器63充電到零。結(jié)果，驅(qū)動晶體管64的柵_源極電壓達(dá)到VGS = VP+VT ... (3)其中，VGS表示驅(qū)動晶體管64的柵-源極電壓，VP表示編程電壓，VT表示驅(qū)動晶 體管64的閾值電壓。在第一操作周期X31 =VSS達(dá)到正高壓，并且VDATA為零。SEL為高。結(jié)果，節(jié)點(diǎn)A3 和B3充電到正電壓。OLED 60關(guān)閉。在第二操作周期X32 SEL為高，而VSS達(dá)到基準(zhǔn)電壓VREF。VDATA達(dá)到(VREF-VP)。 結(jié)果，節(jié)點(diǎn)B3處的電壓和節(jié)點(diǎn)A3處的電壓通過驅(qū)動晶體管64放電，直到驅(qū)動晶體管64截 止。節(jié)點(diǎn)B3處的電壓為(VREF+VT)，并且存儲在存儲電容器62中的電壓為(VP+VT)。在第三操作周期X33 :SEL達(dá)到VM。VM是中間電壓，在該中間電壓，開關(guān)晶體管66 截止而開關(guān)晶體管68導(dǎo)通。VDATA達(dá)到零。由于SEL為VM并且VDATA為零，所以節(jié)點(diǎn)C3 處的電壓達(dá)到零。VM被定義為VT3 << VM < VREF+VT1+VT2 ... (a)其中，VTl表示驅(qū)動晶體管64的閾值電壓，VT2表示開關(guān)晶體管66的閾值電壓， VT3表示開關(guān)晶體管68的閾值電壓。條件(a)使開關(guān)晶體管66截止而開關(guān)晶體管68導(dǎo)通。存儲在存儲電容器62中 的電壓保持不變。在第四操作周期X34 :VSS在驅(qū)動周期達(dá)到其工作電壓。在圖11中，VSS的工作電 壓為零。然而，VSS的工作電壓可以是不同于零的任何電壓。SEL為低。存儲在存儲電容器 62中的電壓被施加到驅(qū)動晶體管64的柵極。驅(qū)動晶體管64導(dǎo)通。因此，與驅(qū)動晶體管64 的閾值電壓VT和OLED 60的電壓無關(guān)的電流流過驅(qū)動晶體管64和0LED60。這樣，OLED 60的老化和驅(qū)動晶體管64的不穩(wěn)定性不會影響流過驅(qū)動晶體管64和OLED 60的電流。 圖12示出了應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路206。 像素電路206包括OLED 70、兩個存儲電容器72和73、驅(qū)動晶體管74和開關(guān)晶體管76和 78。像素電路206是頂部發(fā)散的電壓編程的像素電路。晶體管74、76和78是η型TFT。然而，晶體管74、76和78可以是ρ型晶體管。應(yīng) 用到像素電路206的驅(qū)動技術(shù)也可應(yīng)用到如圖21所示的具有ρ型晶體管的互補(bǔ)像素電路。 晶體管74、76和78可使用非晶硅、納晶硅/微晶硅、多晶硅、有機(jī)半導(dǎo)體工藝(例如，有機(jī) TFT)、NM0S/PM0S工藝或CMOS工藝(例如，M0SFET)來制造。驅(qū)動晶體管74的第一端連接到OLED 70的陰極電極。驅(qū)動晶體管74的第二端連 接到公共接地。驅(qū)動晶體管74的柵極端通過開關(guān)晶體管76連接到驅(qū)動晶體管74的第一 線(端)。存儲電容器72和73串聯(lián)在驅(qū)動晶體管74的柵極端和公共接地之間。開關(guān)晶體管76的柵極端連接到選擇線SEL。開關(guān)晶體管76的第一端連接到驅(qū)動 晶體管74的第一端。開關(guān)晶體管76的第二端連接到驅(qū)動晶體管74的柵極端。開關(guān)晶體管78的柵極端連接到選擇線SEL。開關(guān)晶體管78的第一端連接到信號 線VDATA。第二端連接到存儲電容器72和73的共用端(即，節(jié)點(diǎn)C4)。OLED 70的陽極電 極連接到電壓供應(yīng)電極VDD。電壓電極VDD的電壓是可控制的。OLED 70和晶體管74和76在節(jié)點(diǎn)A4處相連接。存儲電容器72和晶體管74和 76在節(jié)點(diǎn)B4處相連接。圖13示出了對圖12的像素電路206進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序 圖。參照圖12和13，像素電路206的操作包括具有四個操作周期X41、X42、X43和X44的 編程周期和具有一個驅(qū)動周期X45的驅(qū)動周期。在編程周期，編程電壓加上驅(qū)動晶體管74的閾值電壓被存儲在存儲電容器72中。 驅(qū)動晶體管74的源極端達(dá)到零，并且存儲電容器73充電到零。結(jié)果，驅(qū)動晶體管74的柵-源極電壓達(dá)到VGS = VP+VT . . . (4)其中，VGS表示驅(qū)動晶體管74的柵-源極電壓，VP表示編程電壓，并且VT表示驅(qū) 動晶體管74的閾值電壓。在第一操作周期X41 =SEL為高。VDATA達(dá)到低電壓。在VDD為高時，節(jié)點(diǎn)B4和節(jié) 點(diǎn)A4被充電到正電壓。在第二操作周期X42 =SEL為低，并且VDD達(dá)到基準(zhǔn)電壓VREF，其中OLED 70在基 準(zhǔn)電壓是關(guān)閉的。在第三操作周期X43 =VDATA達(dá)到(VREF2-VP)，其中VREF2是基準(zhǔn)電壓。假定VREF2 為零。然而，VREF2可以是不同于零的任何電壓。SEL為高。因此，節(jié)點(diǎn)B4處的電壓和節(jié)點(diǎn) A4處的電壓在該周期開始時變得相等。應(yīng)注意，第一存儲電容器72足夠大，因此它的電壓 占優(yōu)勢。之后，節(jié)點(diǎn)B4通過驅(qū)動晶體管74放電，直到驅(qū)動晶體管74截止。結(jié)果，節(jié)點(diǎn)B4的電壓為VT(即，驅(qū)動晶體管74的閾值電壓)。存儲在第一存儲電 容器 72 中的電壓為(VP-VREF2+VT) = (VP+VT)，其中 VREF2 = 0。在第四操作周期X44 :SEL達(dá)到VM，其中VM是中間電壓，在該中間電壓，開關(guān)晶體 管76截止而開關(guān)晶體管78導(dǎo)通。VM滿足以下條件
VT3 << VM < VP+VT ...(b)其中VT3表示開關(guān)晶體管78的閾值電壓。VDATA 達(dá)至VREF2 ( = 0)。節(jié)點(diǎn) C4 的電壓達(dá)到 VREF2 ( = 0)。這導(dǎo)致驅(qū)動晶體管74的柵-源極電壓VGS為(VP+VT)。由于VM < VP+VT，所以開 關(guān)晶體管76截止，并且存儲在存儲電容器72中的電壓保持在VP+VT。在第五操作周期X45:VDD達(dá)到工作電壓。SEL為低。存儲在存儲電容器72中的 電壓被施加到驅(qū)動晶體管74的柵極。因此，與驅(qū)動晶體管74的閾值電壓VT和OLED 70的 電壓無關(guān)的電流流過驅(qū)動晶體管74和OLED 70。這樣，OLED 70的老化和驅(qū)動晶體管74的 不穩(wěn)定性不會影響到流過驅(qū)動晶體管74和OLED 70的電流量。圖14示出了應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路208。 像素電路208包括OLED 80、存儲電容器81、驅(qū)動晶體管84和開關(guān)晶體管86。像素電路208 對應(yīng)于圖3的像素電路200和電壓編程的像素電路。晶體管84和86是ρ型TFT。晶體管84和86可以使用非晶硅、納晶硅/微晶硅、 多晶硅、有機(jī)半導(dǎo)體工藝(例如，有機(jī)TFT)、CMOS工藝(例如，M0SFET)和提供ρ型晶體管 的任何其它工藝來制造。驅(qū)動晶體管84的第一端連接到可控制的電壓供應(yīng)線VSS。驅(qū)動晶體管84的第二 端連接到OLED 80的陰極電極。驅(qū)動晶體管84的柵極端通過開關(guān)晶體管86連接到信號線 VDATA。存儲電容器81連接在驅(qū)動晶體管84的第二端和柵極端之間。開關(guān)晶體管86的柵極端連接到選擇線SEL。開關(guān)晶體管86的第一端連接到信號 線VDATA。開關(guān)晶體管86的第二端連接到驅(qū)動晶體管84的柵極端。OLED 80的陽極電極 連接到地電壓供應(yīng)電極。存儲電容器81和晶體管84和85在節(jié)點(diǎn)Α5處相連接。OLED 80、存儲電容器81 和驅(qū)動晶體管84在節(jié)點(diǎn)Β5處相連接。圖15示出了對圖14的像素電路208進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序 圖。圖15與圖4相對應(yīng)。VDATA和VSS用于編程和補(bǔ)償像素電路208的與時間有關(guān)的參 數(shù)，這與圖4的VDATA和VDD類似。參照圖14和15，像素電路208的操作包括具有三個操 作周期Χ51、Χ52和Χ53的編程周期和具有一個操作周期Χ54的驅(qū)動周期。在編程周期，節(jié)點(diǎn)Β5被充電到驅(qū)動晶體管84的正閾值電壓，并且節(jié)點(diǎn)Α5被充電 到負(fù)編程電壓。結(jié)果，驅(qū)動晶體管84的柵_源極電壓達(dá)到<formula>formula see original document page 14</formula> …(5)其中VGS表示驅(qū)動晶體管84的柵-源極電壓，VP表示編程電壓，VT表示驅(qū)動晶體 管84的閾值電壓。在第一操作周期X51 =VSS達(dá)到正補(bǔ)償電壓VCOMPB，VDATA達(dá)到負(fù)補(bǔ)償電壓 (-VC0MPA)，并且SEL為低。結(jié)果，開關(guān)晶體管86導(dǎo)通。節(jié)點(diǎn)A5被充電到(-VC0MPA)。節(jié)點(diǎn) B5被充電到VCOMPB。在第二操作周期X52 =VDATA達(dá)到基準(zhǔn)電壓VREF。節(jié)點(diǎn)B5通過驅(qū)動晶體管84放 電，直到驅(qū)動晶體管84截止。結(jié)果，節(jié)點(diǎn)B5的電壓達(dá)到VREF+1VT |。VSS達(dá)到負(fù)電壓VL以 加速該周期X52。對于最優(yōu)設(shè)置時間，選擇VL，使其等于工作電壓，工作電壓是驅(qū)動周期中的VSS的電壓。在第三操作周期X53 在VSS在VL等級并且SEL為低時，節(jié)點(diǎn)A5被充電到 (VREF-VP)。因?yàn)?LED 80的電容82很大，所以節(jié)點(diǎn)B5的電壓保持在驅(qū)動晶體管84的正 閾值電壓。因此，驅(qū)動晶體管84的柵-源極電壓為(-VP-|VT|)，該電壓被存儲在存儲電容 器81中。在第四操作周期X54 :SEL和VDATA達(dá)到零。VSS達(dá)到負(fù)高壓(即，其工作電壓)。 存儲在存儲電容器81中的電壓被施加到驅(qū)動晶體管84的柵極端。因此，與0LED 80的電 壓和驅(qū)動晶體管84的閾值電壓無關(guān)的電流流過驅(qū)動晶體管84和0LED 80。因此，0LED 80 的老化和驅(qū)動晶體管84的不穩(wěn)定性不影響流過驅(qū)動晶體管84和0LED 80的電流量。應(yīng)注意，可以用VCOMPB、VCOMPA、VL、VREF和VP的不同值來操作像素電路208。 VC0MPB、VC0MPA、VL、VREF和VP限定了像素電路的壽命。這樣，這些電壓可根據(jù)像素規(guī)格來 定義。圖16示出了具有圖14的像素電路208的顯示系統(tǒng)。圖16的VSS1和VSS2與圖 14的VSS相對應(yīng)。圖16的SEL1和SEL2與圖14的SEL相對應(yīng)。圖16的VDATA1和VDATA2 與圖14的VDATA相對應(yīng)。圖16的陣列是具有多個圖14的像素電路208的有源矩陣發(fā)光二 極管(AM0LED)顯示器。像素電路208排列成行和列，和互連線91、92和93(VDATA1、SEL2、 VSS2)。VDATA 1 (或VDATA2)在共同列像素之間共用，而SEL1 (或SEL2)和VSS1 (或VSS2) 在陣列結(jié)構(gòu)中的共同行像素之間共用。提供驅(qū)動器310以驅(qū)動VDATA1和VDATA2。提供驅(qū)動器312以驅(qū)動VSS1、VSS2、 SEL1和SEL2?？刂破?14控制驅(qū)動器310和312以實(shí)現(xiàn)如上所述的編程和驅(qū)動周期。圖 2中示出了對圖6的顯示陣列進(jìn)行編程和驅(qū)動的時序圖。每一個編程和驅(qū)動周期可與圖15 中的相同。圖16的陣列可具有圖7(a)或7 (b)所示的陣列結(jié)構(gòu)。圖16的陣列的產(chǎn)生方式與 圖6的相似。所有包括TFT、存儲電容器、SEL、VDATA和VSS的像素電路被一起制造。之后， 為所有像素電路制造0LED。使用通路(例如圖14中的B5)將0LED連接到相應(yīng)的驅(qū)動晶體 管。面板可通過在0LED上沉積頂部電極來完成，其可以是連續(xù)層，以減小設(shè)計的復(fù)雜度并 且可用于開啟/關(guān)閉整個顯示器或控制亮度。圖17示出了應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路210。 像素電路210包括0LED 100、兩個存儲電容器102和103、驅(qū)動晶體管104和開關(guān)晶體管 106和108。像素電路210與圖8的像素電路202相對應(yīng)。晶體管104、106和108是p型TFT。晶體管84和86可使用非晶硅、納晶硅/微晶 硅、多晶硅、有機(jī)半導(dǎo)體工藝(例如，有機(jī)TFT)、CMOS工藝(例如，M0SFET)和提供p型晶體 管的任何其它工藝來制造。在圖17中，驅(qū)動晶體管104的一端連接到0LED 100的陽極電極，而另一端連接到 可控制的電壓供應(yīng)線VDD。存儲電容器102和103串聯(lián)在驅(qū)動晶體管104的柵極端和電壓 供應(yīng)電極V2之間。同樣，V2可連接到VDD。0LED 100的陰極電極連接到地電壓供應(yīng)電極。0LED 100和晶體管104和106在節(jié)點(diǎn)A6處相連接。存儲電容器102和晶體管104 和106在節(jié)點(diǎn)B6處相連接。晶體管108和存儲電容器102和103在節(jié)點(diǎn)C6處相連接。圖18示出了對圖17的像素電路210進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序圖。圖18與圖9相對應(yīng)。VDATA和VDD用于編程和補(bǔ)償像素電路210的與時間有關(guān)的參數(shù)，這與圖9的VDATA和VSS類似。參照圖17和圖18，像素電路210的操作包括具有四個 操作周期X61、X62、X63和X64的編程周期，和具有一個操作周期X65的驅(qū)動周期。在編程周期，負(fù)編程電壓加上驅(qū)動晶體管104的負(fù)閾值電壓被存儲在存儲電容器 102中，并且第二存儲電容器103被放電到零。結(jié)果，驅(qū)動晶體管104的柵_源極電壓達(dá)到VGS = -VP-1VT |. . . (6)其中，VGS表示驅(qū)動晶體管104的柵-源極電壓，VP表示編程電壓，VT表示驅(qū)動晶 體管104的閾值電壓。在第一操作周期X61 :VDD達(dá)到負(fù)高壓，VDATA被設(shè)置為V2。SEL1和SEL2為低。因 此，節(jié)點(diǎn)A6和B6被充電到負(fù)電壓。在第二操作周期X62 :SEL1為高，并且開關(guān)晶體管106截止，VDATA達(dá)到負(fù)電壓。結(jié) 果，節(jié)點(diǎn)B6的電壓降低，并且節(jié)點(diǎn)A6的電壓被充電到電壓VDD。在此電壓，0LED 100關(guān)閉。在第三操作周期X63 :VDD達(dá)到基準(zhǔn)電壓VREF。VDATA達(dá)到(V2-VREF+VP)，其中 VREF為基準(zhǔn)電壓。假定VREF為零。然而，VREF可以是任何不同于零的電壓。在該周期開 始時，因?yàn)?LED 100的電容101大于存儲電容器102的電容，所以節(jié)點(diǎn)B6的電壓變?yōu)閹缀?等于節(jié)點(diǎn)A6的電壓。之后，節(jié)點(diǎn)B6的電壓和節(jié)點(diǎn)A6的電壓通過驅(qū)動晶體管104被充電， 直到驅(qū)動晶體管104截止。結(jié)果，驅(qū)動晶體管104的柵-源極電壓為(-VP-|VT|)，該電壓被 存儲在存儲電容器102中。在第四操作周期X64 :SEL1為高。由于SEL2為低，VDATA達(dá)到V2，節(jié)點(diǎn)C6的電壓 達(dá)到V2。在第五操作周期X65 在驅(qū)動周期，VDD達(dá)到其工作電壓。在圖18中，VDD的工作 電壓為零。然而，VDD的工作電壓可以是任何電壓。SEL2為高。存儲在存儲電容器102中 的電壓被施加到驅(qū)動晶體管104的柵極端。這樣，與驅(qū)動晶體管104的閾值電壓VT和0LED 100的電壓無關(guān)的電流流過驅(qū)動晶體管104和0LED 100。因此，0LED 100的老化和驅(qū)動晶 體管104的不穩(wěn)定性不會影響流過驅(qū)動晶體管54和0LED 100的電流量。圖19示出了應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路212。 像素電路212包括0LED 110、兩個存儲電容器112和113、驅(qū)動晶體管114和開關(guān)晶體管 116和118。像素電路212與圖10的像素電路204相對應(yīng)。晶體管114、116和118是p型TFT。晶體管84和86可使用非晶硅、納晶硅/微晶 硅、多晶硅、有機(jī)半導(dǎo)體工藝(例如，有機(jī)TFT)、CM0S工藝(例如，M0SFET)和任何提供p型 晶體管的其它工藝來制造。在圖19中，驅(qū)動晶體管114的一端連接到0LED 110的陽極電極，而另一端連接到 可控制的電壓供應(yīng)線VDD。存儲電容器112和113串聯(lián)在驅(qū)動晶體管114的柵極端和電壓 供應(yīng)電極V2之間。并且，V2可連接到VDD。0LED 100的陰極電極連接到地電壓供應(yīng)電極。0LED 110和晶體管114和116在節(jié)點(diǎn)A7處相連接。存儲電容器112和晶體管114 和116在節(jié)點(diǎn)B7處相連接。晶體管118和存儲電容器112和113在節(jié)點(diǎn)C7處相連接。圖20示出了對圖19的像素電路212進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序 圖。圖20與圖11相對應(yīng)。VDATA和VDD用于編程和補(bǔ)償像素電路212的與時間有關(guān)的參數(shù)，這與圖11的VDATA和VSS類似。參照圖19和20，像素電路212的操作包括具有四個操 作周期X71、X72和X73的編程周期，和具有一個操作周期X74的驅(qū)動周期。在編程周期，負(fù)編程電壓加上驅(qū)動晶體管114的負(fù)閾值電壓被存儲在存儲電容器 112中。存儲電容器113放電到零。結(jié)果，驅(qū)動晶體管114的柵-源極電壓達(dá)到VGS = -VP-1VT |. . . (7)其中，VGS表示驅(qū)動晶體管114的柵-源極電壓，VP表示編程電壓，VT表示驅(qū)動晶 體管114的閾值電壓。在第一操作周期X71 :VDD達(dá)到負(fù)電壓。SEL為低。節(jié)點(diǎn)A7和節(jié)點(diǎn)B7被充電到負(fù) 電壓。在第二操作周期X72 :VDD達(dá)到基準(zhǔn)電壓VREF。VDATA達(dá)到(V2-VREF+VP)。節(jié)點(diǎn) B7處的電壓和節(jié)點(diǎn)A7的電壓改變，直到驅(qū)動晶體管114截止。B7的電壓為(-VREF-VT)，并 且存儲在存儲電容器112中的電壓為(-VP-|VT|)。在第三操作周期X73 :SEL達(dá)到VM。VM是使開關(guān)晶體管106截止并且使開關(guān)晶體 管118導(dǎo)通的中間電壓。VDATA達(dá)到V2。節(jié)點(diǎn)C7的電壓達(dá)到V2。存儲在存儲電容器112 中的電壓與X72的情況相同。在第四操作周期X74 :VDD達(dá)到其工作電壓。SEL為高。存儲在存儲電容器112中 的電壓被施加到驅(qū)動晶體管114的柵極。驅(qū)動晶體管114導(dǎo)通。因此，與驅(qū)動晶體管114 的閾值電壓VT和0LED 110的電壓無關(guān)的電流流過驅(qū)動晶體管114和0LED 110。圖21示出了應(yīng)用了根據(jù)本發(fā)明的另一實(shí)施例的編程和驅(qū)動技術(shù)的像素電路214。 像素電路214包括0LED 120、兩個存儲電容器122和123，驅(qū)動晶體管124和開關(guān)晶體管 126和128。像素電路212與圖12的像素電路206相對應(yīng)。晶體管124、126和128是p型TFT。晶體管84和86可使用非晶硅、納晶硅/微晶 硅、多晶硅、有機(jī)半導(dǎo)體工藝(例如，有機(jī)TFT)、CMOS工藝(例如，M0SFET)和提供p型晶體 管的任何其它工藝來制造。在圖21中，驅(qū)動晶體管124的一端連接到0LED 120的陽極電極，而另一端連接到 電壓供應(yīng)線VDD。存儲電容器122和123串聯(lián)在驅(qū)動晶體管124的柵極端和VDD之間。0LED 120的陰極電極連接到可控制電壓供應(yīng)電極VSS。0LED 120和晶體管124和126在節(jié)點(diǎn)A8處相連接。存儲電容器122和晶體管124 和126在節(jié)點(diǎn)B8處相連接。晶體管128和存儲電容器122和123在節(jié)點(diǎn)C8處相連接。圖22示出了對圖21的像素電路214進(jìn)行編程和驅(qū)動的波形的一個實(shí)例的時序 圖。圖22與圖13相對應(yīng)。VDATA和VSS用于編程和補(bǔ)償像素電路214的與時間有關(guān)的參 數(shù)，這與圖13中的VDATA和VDD類似。參照圖21和22，編程像素電路214包括具有四個操 作周期X81、X82、X83和X84的編程周期和具有一個驅(qū)動周期X85的驅(qū)動周期。在編程周期，負(fù)編程電壓加上驅(qū)動晶體管124的負(fù)閾值電壓被存儲在存儲電容器 122中。存儲電容器123放電到零。結(jié)果，驅(qū)動晶體管124的柵-源極電壓達(dá)到VGS = -VP-1 VT |. . . (8)其中，VGS表示驅(qū)動晶體管114的柵-源極電壓，VP表示編程電壓，VT表示驅(qū)動晶體管124的閾值電壓。在第一操作周期X81 :VDATA達(dá)到高電壓。SEL為低。節(jié)點(diǎn)A8和節(jié)點(diǎn)B8充電到正 電壓。在第二操作周期X82 :SEL為高。VSS達(dá)到基準(zhǔn)電壓VREF1，其中0LED 60關(guān)閉。在第三操作周期X83 :VDATA達(dá)到(VREF2+VP)，其中VREF2為基準(zhǔn)電壓。SEL為低。 因此，節(jié)點(diǎn)B8的電壓和節(jié)點(diǎn)A8的電壓在此周期開始時變?yōu)橄嗟取?yīng)注意，第一存儲電容器 112足夠大，使得其電壓占優(yōu)勢。之后，節(jié)點(diǎn)B8通過驅(qū)動晶體管124充電，直到驅(qū)動晶體管 124截止。結(jié)果，節(jié)點(diǎn)B8的電壓為(VDD-|VT|)。存儲在第一存儲電容器122中的電壓為 (-VREF2-VP-1VT|)。在第四操作周期X84 :SEL達(dá)到VM，其中VM是使開關(guān)晶體管126截止而使開關(guān)晶 體管128導(dǎo)通的中間電壓。VDATA達(dá)到VREF2。節(jié)點(diǎn)C8的電壓達(dá)到VREF2。這使得驅(qū)動晶體管124的柵-源極電壓VGS為(-VP-1 VT |)。由于VM < -VP-VT， 所以開關(guān)晶體管126截止，并且存儲在存儲電容器122中的電壓保持在_(VP+|VT|)。在第五操作周期X85 :VSS達(dá)到工作電壓。SEL為低。存儲在存儲電容器122中的 電壓被施加到驅(qū)動晶體管124的柵極。應(yīng)注意，用于操作具有圖8、10、12、17、19或21的像素電路的陣列的系統(tǒng)可與圖6 或16中的相類似。具有圖8、10、12、17、19或21的像素電路的陣列可具有如圖7(幻或7 (b) 中所示的陣列結(jié)構(gòu)。應(yīng)注意，根據(jù)互補(bǔ)電路的概念，每一個晶體管可以用p型或n型晶體管來替換。根據(jù)本發(fā)明的實(shí)施例，驅(qū)動晶體管處于操作的飽和狀態(tài)。這樣，其電流主要由其 柵-源極電壓VGS限定。結(jié)果，由于其柵-源極電壓被存儲在存儲電容器中，所以即使0LED 電壓改變，驅(qū)動晶體管的電流也保持恒定。根據(jù)本發(fā)明的實(shí)施例，提供到驅(qū)動晶體管的過驅(qū)動電壓是通過應(yīng)用與驅(qū)動晶體管 的閾值電壓和/或發(fā)光二極管電壓的電壓無關(guān)的波形而生成的。根據(jù)本發(fā)明的實(shí)施例，提供了基于自舉的穩(wěn)定驅(qū)動技術(shù)(例如，圖2-12和16-20)。像素元件的移位特性(例如，驅(qū)動晶體管的閾值電壓移位和長時間顯示操作下發(fā) 光器件的老化)由存儲在存儲電容器中并且被施加到驅(qū)動晶體管的柵極的電壓進(jìn)行補(bǔ)償。 這樣，像素電路可提供流過發(fā)光器件的穩(wěn)定電流，而不會受到移位的任何影響，這改善了顯 示操作壽命。此外，因?yàn)殡娐返暮喕ＷC了比常規(guī)像素電路更高的產(chǎn)量、更低的制造成本 和更高的分辨率。所有引用由此結(jié)合在本文中作為參考。本發(fā)明是根據(jù)一個或多個實(shí)施例進(jìn)行說明的。然而，本領(lǐng)域的技術(shù)人員應(yīng)該清楚， 可以在不偏離權(quán)利要求限定的本發(fā)明范圍的情況下進(jìn)行一些變形和修改。
權(quán)利要求
一種編程和驅(qū)動顯示系統(tǒng)的方法，所述顯示系統(tǒng)包括具有排列成行和列的多個像素電路的顯示陣列，每一個像素電路具有具有第一端和第二端的發(fā)光器件；具有柵極端、第一端和第二端的驅(qū)動晶體管，所述驅(qū)動晶體管的第一端連接到所述發(fā)光器件的第一端，所述發(fā)光器件的第二端和所述驅(qū)動晶體管的第二端其中的一個連接到可控制的電壓供應(yīng)線，另一個連接到電壓供應(yīng)電極；串聯(lián)在所述驅(qū)動晶體管的柵極端和一電位之間的第一電容器和第二電容器，每一個電容器具有第一端和第二端；具有柵極端、第一端和第二端的第一開關(guān)晶體管，所述第一開關(guān)晶體管的柵極端連接到第一選擇線，所述第一開關(guān)晶體管的第一端連接到所述驅(qū)動晶體管的第一端，所述第一開關(guān)的第二端連接到所述第一電容器的第一端和所述驅(qū)動晶體管的柵極端；具有柵極端、第一端和第二端的第二開關(guān)晶體管，所述第二開關(guān)晶體管的柵極端連接到第二選擇線，所述第二開關(guān)晶體管的第一端連接到信號線，所述第二開關(guān)晶體管的第二端連接到所述第一電容器的第二端和所述第二電容器的第一端；所述方法包括以下步驟在編程周期，改變在所述可控制的電壓供應(yīng)線上接收到的第一電壓和在所述信號線上接收到的第二電壓，以將與所述驅(qū)動晶體管的閾值電壓和編程電壓相關(guān)聯(lián)的電壓存儲在所述第一電容器中；在驅(qū)動周期，將存儲在所述第一電容器中的所述電壓施加到所述驅(qū)動晶體管的柵極端。
2.如權(quán)利要求1所述的方法，其中，所述發(fā)光器件是有機(jī)發(fā)光二極管。
3.如權(quán)利要求1所述的方法，其中，至少一個所述晶體管是薄膜晶體管。
4.如權(quán)利要求1所述的方法，其中，一行的編程周期和驅(qū)動周期與相鄰行的編程周期 和驅(qū)動周期重疊。
5.一種顯示系統(tǒng)，包括具有排列成行和列的多個像素電路的顯示陣列，每一個像素電路具有 具有第一端和第二端的發(fā)光器件；具有柵極端、第一端和第二端的驅(qū)動晶體管，所述驅(qū)動晶體管的第一端連接到所述發(fā) 光器件的第一端，所述發(fā)光器件的第二端和所述驅(qū)動晶體管的第二端其中的一個連接到可 控制的電壓供應(yīng)線，另一個連接到電壓供應(yīng)電極；串聯(lián)在所述驅(qū)動晶體管的柵極端和一電位之間的第一電容器和第二電容器，每一個電 容器具有第一端和第二端；具有柵極端、第一端和第二端的第一開關(guān)晶體管，所述第一開關(guān)晶體管的柵極端連接 到第一選擇線，所述第一開關(guān)晶體管的第一端連接到所述驅(qū)動晶體管的第一端，所述第一 開關(guān)的第二端連接到所述第一電容器的第一端和所述驅(qū)動晶體管的柵極端；具有柵極端、第一端和第二端的第二開關(guān)晶體管，所述第二開關(guān)晶體管的柵極端連接 到第二選擇線，所述第二開關(guān)晶體管的第一端連接到信號線，所述第二開關(guān)晶體管的第二 端連接到所述第一電容器的第二端和所述第二電容器的第一端； 所述像素電路在編程周期被編程，并在驅(qū)動周期發(fā)光，在編程周期，改變在所述可控制的電壓供應(yīng)線上接收到的第一電壓和在所述信號線上接收到的第二電壓，以將與所述驅(qū)動晶體管的閾值電壓和編程電壓相關(guān)聯(lián)的電壓存儲在所 述第一電容器中。
6.如權(quán)利要求5所述的顯示系統(tǒng)，其中，所述發(fā)光器件是有機(jī)發(fā)光二極管。
7.如權(quán)利要求5所述的顯示系統(tǒng)，其中，至少一個所述晶體管是薄膜晶體管。
8.如權(quán)利要求5所述的顯示系統(tǒng)，其中，一行的編程周期和驅(qū)動周期與相鄰行的編程周期和驅(qū)動周期重疊。
9.如權(quán)利要求1所述的方法，其中的改變步驟包括以階梯式的方式改變在所述可控制的電壓供應(yīng)線上接收到的所述第一電壓。
10.如權(quán)利要求1所述的方法，其中的改變步驟包括以階梯式的方式改變在所述信號線上接收到的所述第二電壓。
11.如權(quán)利要求1所述的方法，其中的改變步驟包括以階梯式的方式改變在所述可控制的電壓供應(yīng)線上接收到的所述第一電壓和在所述 信號線上接收到的所述第二電壓。
12.如權(quán)利要求11所述的方法，包括在所述編程周期，對所述第一選擇線進(jìn)行操作以使所述第一開關(guān)晶體管導(dǎo)通和截止。
13.如權(quán)利要求11所述的方法，包括在所述編程周期，對所述第二選擇線進(jìn)行操作以選擇所述第二開關(guān)晶體管。
14.如權(quán)利要求1所述的方法，其中所述編程周期包括第一操作周期、第二操作周期、 第三操作周期和第四操作周期，并且其中的改變步驟包括在所述第一操作周期，將在所述可控制的電壓供應(yīng)線上接收到的所述第一電壓設(shè)置成第一等級；在所述第二操作周期，將在所述信號線上接收到的所述第二電壓設(shè)置成第二等級；在所述第三操作周期，將在所述可控制的電壓供應(yīng)線上接收到的所述第一電壓設(shè)置成 第三等級，并將在所述信號線上接收到的所述第二電壓設(shè)置成第四等級；在所述第四操作周期，將在所述信號線上接收到的所述第二電壓設(shè)置成第五等級。
15.如權(quán)利要求14所述的方法，其中在所述第三操作周期，所述第一電壓達(dá)到基準(zhǔn)電壓，并且其中在所述第三操作周期，所述第二電壓被設(shè)置成第四等級，所述第四等級與所述 基準(zhǔn)電壓和所述編程電壓相關(guān)聯(lián)。
16.如權(quán)利要求14所述的方法，其中的改變步驟包括在所述第四操作周期，將在所述信號線上接收到的所述第二電壓設(shè)置成在所述第一操作周期中的所述第二電壓的電壓等級。
17.如權(quán)利要求14所述的方法，其中在所述第四操作周期，所述第一電容器的第二端和所述第二電容器的第一端達(dá)到所述第五等級。
18.如權(quán)利要求14所述的方法，其中在所述第二操作周期，所述驅(qū)動晶體管的第一端達(dá)到所述第一等級。
19.如權(quán)利要求5所述的顯示系統(tǒng)，包括驅(qū)動器，其用于驅(qū)動所述第一選擇線、所述第二選擇線、所述可控制的電壓供應(yīng)線和所述信號線，以操作所述顯示陣列；和控制器，其用于控制所述驅(qū)動器實(shí)施所述編程周期和所述驅(qū)動周期。
20.如權(quán)利要求19所述的顯示系統(tǒng)，其中，在所述編程周期，所述驅(qū)動器以階梯式的方 式改變在所述可控制的電壓供應(yīng)線上接收到的所述第一電壓。
21.如權(quán)利要求19所述的顯示系統(tǒng)，其中，在所述編程周期，所述驅(qū)動器以階梯式的方 式改變在所述信號線上接收到的所述第二電壓。
22.如權(quán)利要求19所述顯示系統(tǒng)，其中，在所述編程周期，所述驅(qū)動器以階梯式的方式 改變在所述可控制的電壓供應(yīng)線上接收到的所述第一電壓和在所述信號線上接收到的所 述第二電壓。
23.如權(quán)利要求22所述的顯示系統(tǒng)，其中，在所述編程周期，所述驅(qū)動器對所述第一選 擇線進(jìn)行操作以使所述第一開關(guān)晶體管導(dǎo)通和截止。
24.如權(quán)利要求22所述的顯示系統(tǒng)，其中，在所述編程周期，所述驅(qū)動器對所述第二選 擇線進(jìn)行操作以選擇所述第二開關(guān)晶體管。
25.如權(quán)利要求1所述的方法，其中，所述的與所述驅(qū)動晶體管的閾值電壓和所述編程 電壓相關(guān)聯(lián)的電壓是(VT+VP)或-(VT+VP)，其中VT表示所述驅(qū)動晶體管的閾值電壓，VP表 示所述編程電壓。
26.如權(quán)利要求5所述的顯示系統(tǒng)，其中，所述的與所述驅(qū)動晶體管的閾值電壓和所述 編程電壓相關(guān)聯(lián)的電壓是(VT+VP)或-(VT+VP)，其中VT表示所述驅(qū)動晶體管的閾值電壓， VP表示所述編程電壓。
全文摘要
本發(fā)明提供了一種用于編程和驅(qū)動有源矩陣發(fā)光器件像素的方法和系統(tǒng)。像素是電壓編程的像素電路，并具有發(fā)光器件、驅(qū)動晶體管和存儲電容器。像素具有包括多個操作周期的編程周期和一個驅(qū)動周期。在編程周期，控制OLED和驅(qū)動晶體管之間的連接的電壓，使得所需的驅(qū)動晶體管的柵-源極電壓被存儲在存儲電容器中。
文檔編號G09G3/32GK101800023SQ20091020773
公開日2010年8月11日 申請日期2005年12月6日 優(yōu)先權(quán)日2004年12月7日
發(fā)明者A·內(nèi)森, G·R·查吉, P·塞爾瓦蒂 申請人:伊格尼斯創(chuàng)新有限公司