專利名稱：驅(qū)動裝置和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示裝置驅(qū)動用IC(Integrated Circuit)，特別是涉及適用于在顯示裝置驅(qū)動用IC芯片的兩條以上邊上具有驅(qū)動用輸出端子的半導(dǎo)體裝置的結(jié)構(gòu)，以及具有該半導(dǎo)體裝置的顯示裝置。
背景技術(shù)：
在顯示裝置的驅(qū)動電路中，數(shù)據(jù)驅(qū)動電路(也稱作源極驅(qū)動)從CPU等上位裝置輸入例如數(shù)字圖像信號，轉(zhuǎn)換成對應(yīng)于該數(shù)字圖像信號的灰度電壓/電流，在該電壓/電流下，驅(qū)動顯示面板(LCD(LiquidCrystal Display)面板或者EL(Elecrto Luminescence)面板等)的數(shù)據(jù)線的驅(qū)動電路與例如一行的數(shù)據(jù)線相對應(yīng)地并聯(lián)。驅(qū)動電路的輸出端子與顯示面板的數(shù)據(jù)線的端子(端子電極)相對應(yīng)地設(shè)置。另外，掃描線驅(qū)動電路(也稱作柵極驅(qū)動)，輸出與顯示面板的柵極線連接，接收例如同步控制信號、時鐘，將選擇的行的柵極線順次驅(qū)動至高電位。
近來，顯示裝置的驅(qū)動電路有多輸出化的趨勢(一個畫面中每行的數(shù)據(jù)線的數(shù)目、行數(shù)增加的傾向)，并出現(xiàn)顯示裝置驅(qū)動用IC(數(shù)據(jù)驅(qū)動、柵極驅(qū)動，以下稱為“驅(qū)動IC”)的芯片尺寸增加，以及搭載該驅(qū)動IC的薄膜的面積增加(定位孔(スプロケット穴)的增加)的傾向。
在以往的顯示裝置中，利用將驅(qū)動IC芯片直接安裝在玻璃基板等上結(jié)構(gòu)(COGChip On Glass)和將該IC芯片安裝在薄膜基板上(COFChip On Film)，連接該薄膜基板的布線電極和玻璃基板的布線電極(數(shù)據(jù)線、柵極線電極)的結(jié)構(gòu)。在COG、COF中的任一個中，驅(qū)動IC的多個輸出端子與該輸出端子連接的顯示面板的數(shù)據(jù)線、柵極線的設(shè)置位置對應(yīng)設(shè)置。
圖5是表示將半細長(セミスリム)型驅(qū)動IC安裝在薄膜基板上的結(jié)構(gòu)的一例的圖。另外，作為公開了類似于圖5結(jié)構(gòu)的刊物，可參照例如后述專利文獻1等。在該專利文獻1中記載的大意是，作為搭載驅(qū)動IC的玻璃基板上的電極布線，驅(qū)動IC的下列輸出端子的玻璃基板的布線電極需要從驅(qū)動IC的搭載部卷繞到輸出焊墊(PAD)側(cè)，玻璃基板的面積變大，不能達到液晶顯示裝置的小型化和輕量化。圖5表示將專利文獻1的現(xiàn)有技術(shù)所述技術(shù)要點應(yīng)用于COF中的例圖。另外，在以下的說明中，下邊、上邊、左邊、右邊等的上下、左右是附圖(俯視圖)的上下、左右。
如圖5所示，半細長型驅(qū)動IC芯片20A中，驅(qū)動IC芯片20A的輸出端子21沿驅(qū)動IC芯片20A的多條邊進行配置。在驅(qū)動IC芯片20A的下邊，在多個輸入端子22的排列的左側(cè)順次設(shè)置有第1、2、……i個輸出端子(在圖5中，IC芯片20A端子的側(cè)部的號碼表示輸出端子的號碼)，在驅(qū)動IC芯片20A的上邊從左向右順次設(shè)置有第i+1、i+2、……j-2、j-1、j個(其中，上邊、下邊的號碼是連續(xù)數(shù))的輸出端子，并且，在驅(qū)動IC芯片20A的下邊，在輸入端子22的配置區(qū)域的右側(cè)從右向左順次設(shè)置有第j+1、j+2、……n-1、n個輸出端子。
驅(qū)動IC芯片20A下邊的第一個輸出端子通過布線141與對應(yīng)的輸出焊墊12連接，下邊的第n個輸出端子通過布線14n與對應(yīng)的輸出焊墊12連接。同樣地，IC芯片20A的下邊以及上邊的第k個輸出端子(其中，k是2至n-1)經(jīng)由對應(yīng)的布線14k，與輸出焊墊12的第k個焊墊連接，其結(jié)果是，第1、2、…、i-1、i、…、j、j+1、…、n-1、n個共n個輸出端子按照輸出焊墊12的順序(連接對象的數(shù)據(jù)線或者柵極線的順序)連接。另外，在圖5中，輸出焊墊12、輸入焊墊13中為了簡單起見，不各自區(qū)分開，表示為整體的區(qū)域(其它圖中也同樣)。
在圖5所示結(jié)構(gòu)中，需要與輸入焊墊13相對側(cè)的長邊側(cè)的輸出端子的布線卷繞區(qū)域17，即，在IC芯片20A的下邊和卷繞的最外側(cè)的布線141之間需要設(shè)置間隔16。該間隔16僅僅設(shè)定為將與IC芯片20A下邊的輸入端子22的配置區(qū)域左右兩側(cè)的i根(第1～i根)輸出端子和(n-j)根(第j+1～n根)輸出端子相連接的布線卷繞到輸出焊墊12側(cè)的尺寸。
半細長型驅(qū)動IC芯片20A中，輸出端子在芯片的多條邊上按照該輸出端子連接的數(shù)據(jù)線的順序進行配置，與細長型(參照后述圖6)相比，雖然可以使芯片尺寸變小，但是安裝到薄膜基板10時需要布線卷繞區(qū)域17。需要布線卷繞區(qū)域17的理由是由于薄膜是單層布線結(jié)構(gòu)。
并且，在圖5所示結(jié)構(gòu)的情況下，由于布線卷繞區(qū)域17的存在，搭載芯片的薄膜基板10的面積變大，每一個薄膜基板的定位孔11的數(shù)目(穿孔數(shù))增大。這意味著薄膜每輥生產(chǎn)的產(chǎn)品數(shù)減少，產(chǎn)品的成本增大。
另一方面，在薄膜基板的情況下，利用多層布線沒有優(yōu)點，另外，利用多層基板時伴隨著成本的增加。因此，主要在薄膜面上使用設(shè)有一層布線層的單層布線。
如上所述，在半細長型中，隨著驅(qū)動IC的多輸出化，布線卷繞區(qū)域17變大，IC的下邊的輸出端子數(shù)目越增加，間隔16越大，每個薄膜基板的定位孔11的數(shù)目(薄膜兩側(cè)的長度)增加。
圖6是表示利用現(xiàn)有的細長型驅(qū)動IC芯片20B的結(jié)構(gòu)的圖。如圖6所示，在細長型驅(qū)動IC中，輸出端子按照信號的輸出順序(該輸出端子對應(yīng)于連接的數(shù)據(jù)線、柵極線)設(shè)置在芯片的一邊上。1～n的n個驅(qū)動電路分別驅(qū)動顯示面板從左至右第1～n個數(shù)據(jù)線(柵極線)時，IC芯片20B的第1～n個輸出端子從左至右順次配置。另外，在圖6中，輸入端子22跨越下邊的整個區(qū)間進行設(shè)置，也可以是偽(dummy)端子。
如圖6所示，每個薄膜基板的定位孔11的個數(shù)(穿孔數(shù))是5個，比圖5所示例(6個)少，IC芯片20B上邊的端子數(shù)與圖5的半細長相比增多。即，細長型芯片的情況下，與半細長型相比，能夠限制薄膜面積，驅(qū)動IC的芯片尺寸變大。
另外，細長型芯片的情況下，輸入邊側(cè)(輸入數(shù)字圖像信號、控制信號的一側(cè))上的無用空間變多。因而難以降低成本。
另外，細長型芯片的情況下，芯片的輸出端子全部設(shè)置在一邊，芯片的設(shè)計自由度(電路設(shè)計、布局)也受到限制，很難實現(xiàn)最優(yōu)化設(shè)計。
特開平6-110071號公報(圖5)近來，IC芯片和薄膜的成本大致相同。因此，為了降低產(chǎn)品的成本，需要降低薄膜基板的成本。
可是，隨著精細化工序的進展，在高集成化的半導(dǎo)體裝置中，實現(xiàn)芯片的小型化，嘗試降低成本，但是實際上薄膜的小型化并沒有實現(xiàn)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種在實現(xiàn)芯片尺寸的小型化的同時，可以縮小搭載芯片的基板上的布線區(qū)域，降低整體成本的半導(dǎo)體裝置、基板和半導(dǎo)體芯片，以及將該半導(dǎo)體裝置作為顯示用驅(qū)動裝置的顯示裝置。
本申請所公開的發(fā)明為了實現(xiàn)上述目的，概略來說，如下所示本發(fā)明一個方面(側(cè)面)的半導(dǎo)體裝置，具有半導(dǎo)體芯片，沿第一邊具有多個端子，并且沿與所述第一邊相對的第二邊具有多個端子；和基板，表面具有布線，該布線從所述半導(dǎo)體芯片的所述第二邊的至少一個端子所對應(yīng)的位置處設(shè)有的端子連接部向所述半導(dǎo)體芯片下面延伸，從所述半導(dǎo)體芯片的所述第一邊的對應(yīng)端子間或旁邊引出。
在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選的是，所述半導(dǎo)體芯片由驅(qū)動顯示裝置數(shù)據(jù)線的數(shù)據(jù)驅(qū)動IC芯片，或者驅(qū)動所述顯示裝置柵極線的柵極驅(qū)動IC芯片構(gòu)成。另外，在本發(fā)明中，所述基板由薄膜基板或者玻璃基板構(gòu)成。
在本發(fā)明的半導(dǎo)體裝置中，所述半導(dǎo)體芯片的所述端子由從所述半導(dǎo)體芯片的一面突出的突起構(gòu)成，所述突起與所述基板的對應(yīng)端子連接部的電極抵接，進行連接。
在本發(fā)明的半導(dǎo)體裝置中，在所述基板表面，從所述半導(dǎo)體芯片的所述第一邊間隔開，與所述第一邊相對，設(shè)置有通過布線與所述第一邊的端子和所述第二邊的端子連接的信號電極組。
在本發(fā)明的半導(dǎo)體裝置中，所述基板由薄膜基板構(gòu)成，所述半導(dǎo)體芯片的所述第一邊和所述信號電極組，在與沿所述薄膜基板的至少一側(cè)的邊設(shè)置的定位孔的排列方向相垂直的方向設(shè)置。
在本發(fā)明的半導(dǎo)體裝置中，具有半導(dǎo)體芯片，沿第一邊具有多個端子，并且沿相對于所述第一邊的第二邊具有多個端子；以及基板，表面具有布線，該布線從所述半導(dǎo)體芯片的所述第二邊的至少一個端子所對應(yīng)的位置上設(shè)置的端子連接部，向所述半導(dǎo)體芯片的所述第一邊側(cè)引出，連接在與所述第一邊分隔設(shè)置的信號電極上，在所述半導(dǎo)體芯片中，所述多個端子由輸出端子構(gòu)成，在從所述第二邊的一端跨越預(yù)定寬度的第一區(qū)間內(nèi)，順次具有第i、第(i-1)、…、第2、第1輸出端子；從所述第一邊的一端到另一端順次具有多個第i+1至第j(其中，j＞(i+1))的輸出端子，從所述第二邊的另一端跨越預(yù)定寬度的第二區(qū)間的一端開始，在所述第二邊的另一端順次具有第n、第n-1、…、第(j+2)、第(j+1)輸出端子，所述第二邊的第1至第i輸出端子分別經(jīng)由布線，通過預(yù)定布線區(qū)域，按所述第1至第i輸出端子的順序，引出到所述第一邊的一端側(cè)的延長線上，連接在第1至第i信號電極上，所述第一邊的第(i+1)至第j(其中，j＞(i+1))的輸出端子分別連接至與所述第一邊相對設(shè)置的第(i+1)至第j信號電極，所述第二邊的第(j+1)至第n輸出端子，分別經(jīng)由布線，延伸至所述第一邊另一端的延長線上，與第j至第n信號電極連接。
在本發(fā)明的半導(dǎo)體裝置中，所述半導(dǎo)體芯片，將n+1個(其中n是大于等于的整數(shù))端子中的n個作為一組，在所述第一邊上有多組端子組；在所述第二邊上具有對應(yīng)于所述第一邊的多組端子組的各組、n+1個端子中剩下的一個端子；所述第二邊的所述剩下的一個端子，分別從所述一個端子對應(yīng)的位置處設(shè)置的端子連接部，經(jīng)由延伸到所述半導(dǎo)體芯片下面的所述布線，通過所述第一邊的對應(yīng)組的端子組的兩個端子間而引出。
在本發(fā)明的半導(dǎo)體裝置中，在所述半導(dǎo)體芯片中，在所述第一邊的至少一部分區(qū)域中具有未設(shè)置端子的空區(qū)域；在所述第二邊的端子經(jīng)由所述布線，延伸到所述第一邊的空區(qū)域。
在本發(fā)明其他方面的基板中，搭載有沿第一邊具有多個端子且沿與所述第一邊相對的第二邊具有多個端子的半導(dǎo)體芯片，其特征在于，具有布線，該布線設(shè)在所述基板的表面，從設(shè)在所述半導(dǎo)體芯片的所述第二邊的端子的對應(yīng)位置上的端子連接部延伸，從所述半導(dǎo)體芯片的所述第一邊側(cè)引出，或者再所述第一邊延長的方向上擴展。
在本發(fā)明其他方面的基板中，搭載有沿第一邊具有多個端子且沿與所述第一邊相對的第二邊具有多個端子的半導(dǎo)體芯片，其特征在于，具有布線，該布線設(shè)在所述基板的表面，從設(shè)在所述半導(dǎo)體芯片的所述第二邊的端子的對應(yīng)位置上的端子連接部延伸，從所述半導(dǎo)體芯片的所述第一邊的端子間引出。
在本發(fā)明其他方面的半導(dǎo)體芯片中，沿第一邊具有多個端子，并且沿第一邊相對的第二邊具有多個端子，在從所述第一邊的一端跨越預(yù)定寬度的第一區(qū)間內(nèi)順次具有多個(k個)奇數(shù)序號的輸出端子；在從所述第二邊的一端跨越預(yù)定寬度的第二區(qū)間內(nèi)順次具有多個(k個)偶數(shù)序號的輸出端子。
在本發(fā)明的半導(dǎo)體芯片中，所述半導(dǎo)體芯片具有從所述第一邊的所述第一區(qū)間的另一端開始跨越預(yù)定寬度的第三區(qū)間；具有從所述第二邊的所述第二區(qū)間的另一端開始跨越預(yù)定寬度的第四空間；在從所述第一邊的所述第三區(qū)間的端部到所述第一邊的另一端的第五區(qū)間內(nèi)，順次具有多個(m個)奇數(shù)序號的輸出端子；在從所述第二邊的所述第四區(qū)間的端部到所述第二邊的另一端的第六區(qū)間內(nèi)，順次具有多個(m個)偶數(shù)序號的輸出端子。
在本發(fā)明的半導(dǎo)體芯片中，所述第三區(qū)間和所述第四區(qū)間中的一個區(qū)間中順次具有多個輸出端子，在所述第三區(qū)間和所述第四區(qū)間的另一個區(qū)間中具有多個輸入端子。
在本發(fā)明的半導(dǎo)體芯片中，所述半導(dǎo)體芯片具有從所述第一邊的所述第一區(qū)間的另一端開始跨越預(yù)定寬度的第三區(qū)間；具有從所述第二邊的所述第二區(qū)間的另一端開始跨越預(yù)定寬度的第四空間；在從所述第一邊的所述第三區(qū)間的端部到所述第一邊的另一端的第五區(qū)間內(nèi)，順次具有多個(m個)偶數(shù)序號的輸出端子；在從所述第二邊的所述第四區(qū)間的端部到所述第二邊的另一端的第六區(qū)間內(nèi)，順次具有多個(m個)奇數(shù)序號的輸出端子。
本發(fā)明其他方面的半導(dǎo)體芯片，沿第一邊具有多個端子，并且沿第一邊相對的第二邊具有多個端子，所述半導(dǎo)體芯片將n+1個(其中n是大于等于的整數(shù))端子中的n個作為一組，在所述第一邊上有多組端子組；在所述第二邊上具有對應(yīng)于所述第一邊的多組端子組的各阻的、n+1個端子中剩下的一個端子。
本發(fā)明其他方面的半導(dǎo)體芯片，沿第一邊具有多個端子，并且沿第一邊相對的第二邊具有多個端子，所述半導(dǎo)體芯片將連續(xù)的n+1個(其中，n為大于等于1的整數(shù))輸出端子中的n個作為一組，在從所述第一邊的一端到另一端的第一區(qū)間中有多組輸出端子組；在從所述第二邊的一端跨越預(yù)定寬度的第二區(qū)間、和從與所述第二邊的所述一端相對的另一端跨越預(yù)定寬度的第三區(qū)間上，具有分別對應(yīng)于所述第一邊的多組輸出端子組、連續(xù)的n+1個輸出端子的剩下的一個輸出端子；在所述第二邊的所述第二和第三區(qū)間之間的區(qū)域中具有多個輸入端子。
在本發(fā)明其他方面的半導(dǎo)體芯片中，沿第一邊具有多個端子，并且沿第一邊相對的第二邊具有多個端子，在所述半導(dǎo)體芯片中，在從所述第一邊的一端跨越預(yù)定寬度的第一區(qū)間中，順次具有第1至第i(其中，i＞1)的輸出端子；在從所述第二邊的一端跨越預(yù)定寬度的第二區(qū)間中，順次具有第i+1至第j(其中，j＞i+1)的輸出端子；從所述第一邊的另一端跨越預(yù)定寬度的第三區(qū)間中，從所述一端側(cè)向所述另一端側(cè)順次具有第m+1至第n(其中，n＞(m+1))的輸出端子；從所述第一邊的另一端跨越預(yù)定寬度的第四區(qū)間中，從所述一端側(cè)向所述另一端側(cè)順次具有第j+1至第m(其中，m＞(j+1))的輸出端子；在所述第一邊的第一區(qū)間和第二區(qū)間之間的區(qū)域中具有未設(shè)置端子的空區(qū)域。
在本發(fā)明中，所述半導(dǎo)體芯片是驅(qū)動顯示裝置的數(shù)據(jù)線的數(shù)據(jù)驅(qū)動IC芯片，或驅(qū)動所述顯示裝置的柵極線的柵極驅(qū)動IC芯片。
本發(fā)明其他方面的顯示用驅(qū)動裝置，具有基板；設(shè)在所述基板上的多個信號輸出電極；設(shè)在所述基板上的多個信號輸入電極；和具有輸入端子與所述信號輸入電極連接、以及輸出端子與所述信號輸出電極連接的所述半導(dǎo)體芯片，所述顯示用驅(qū)動IC，與所述信號輸入電極相對的所述顯示用驅(qū)動IC的第一邊上具有多個輸出端子，所述顯示用驅(qū)動IC的所述第一邊相反側(cè)的第二邊，與所述信號輸入電極相對，所述顯示用驅(qū)動IC，在所述第二邊的至少一部分區(qū)間上具有輸入端子，在所述第二邊的剩下的區(qū)間的至少一部分上設(shè)置有輸出端子，所述第二邊的至少一個輸出端子，經(jīng)由通過所述顯示用驅(qū)動IC的的所屬基板相對面下面的布線，通過與所述一個輸出端子對應(yīng)的所述第一邊的兩個輸出端子間，或通過所述第一邊的輸出端子旁邊，與對應(yīng)的信號輸出電極連接。
根據(jù)本發(fā)明，利用通過芯片下部的布線將一側(cè)邊的端子引出到另一側(cè)邊，由此實現(xiàn)芯片尺寸的小型化，同時可以縮小搭載芯片的基板上的布線區(qū)域，降低整體的成本。


圖1是表示本發(fā)明第一實施例的平面結(jié)構(gòu)的圖。
圖2是表示本發(fā)明一個實施例的剖面結(jié)構(gòu)的圖。
圖3是表示本發(fā)明第二實施例的平面結(jié)構(gòu)的圖。
圖4是表示本發(fā)明第三實施例的平面結(jié)構(gòu)的圖。
圖5是表示利用半細長型芯片的現(xiàn)有驅(qū)動裝置的平面結(jié)構(gòu)的圖。
圖6是表示利用細長型芯片的現(xiàn)有驅(qū)動裝置的平面結(jié)構(gòu)的圖。
具體實施例方式
參照附圖對實施本發(fā)明的最佳方式進行說明。本發(fā)明一個實施方式的半導(dǎo)體裝置，參照圖1，具有基板(10)、設(shè)在基板(10)上的多個信號輸出電極(12)、設(shè)在基板(10)上的多個信號輸入電極(13)、以及輸入端子連接在信號輸入電極(13)上、輸出端子連接在信號輸出電極(12)上的顯示用驅(qū)動IC(20)(數(shù)據(jù)驅(qū)動或柵極驅(qū)動)，在信號輸出電極(12)側(cè)相對的顯示用驅(qū)動IC(20)的第一邊上，作為一個例子，具有第1、3、5、…、i+1、…n-1個輸出端子，在第一邊相反側(cè)的第二邊與信號輸入電極(13)相對，在第二邊的至少一部分區(qū)間內(nèi)具有多個輸入端子(22)，在第二邊剩下區(qū)間的至少一部分區(qū)間內(nèi)具有例如第2、4、6、i、j、j+2、n-2、n個輸出端子。第二邊的輸出端子(例如第二個輸出端子)經(jīng)由穿過半導(dǎo)體芯片(20)下面(基板對面?zhèn)?的布線，通過與該輸出端子對應(yīng)的第一邊的兩個輸出端子(第1、3個輸出端子)之間，與對應(yīng)的信號輸出電極(12)連接。
另外，作為本發(fā)明的其它實施方式，參照圖3，半導(dǎo)體芯片(20)將連續(xù)的(n+1)個(例如3個)輸出端子中的n個(2個)作為一組，第一邊上有多組輸出端子組，分別對應(yīng)于第一邊的多組輸出端子組的各個組，在第二邊上具有(n+1)個輸出端子中剩下的一個輸出電子，第二邊的一個輸出端子(例如第二個輸出端子)也可以是經(jīng)由布線(152)、通過與第一邊對應(yīng)的組的輸出端子組的2個輸出端子間(例如第一個和第三個輸出端子間)而引出的結(jié)構(gòu)。
并且，作為本發(fā)明其它的實施方式，參照圖4，在半導(dǎo)體芯片(20)中，在第一邊上的至少一部分區(qū)域(對應(yīng)于邏輯部26的區(qū)域)上具有沒有設(shè)置端子的空區(qū)域，在第二邊上的輸出端子也可以是經(jīng)由半導(dǎo)體芯片(20)的下面設(shè)置的布線(15i)而引出到第一邊的空區(qū)域的結(jié)構(gòu)。
另外，基板(10)除薄膜之外，也可以是玻璃基板。在本發(fā)明的一個實施方式中，基板表面的布線優(yōu)選的是單層布線。以下結(jié)合實施例進行詳細說明。
圖1是表示本發(fā)明一個實施方式的結(jié)構(gòu)的圖。參照圖1，在本實施例中，數(shù)據(jù)驅(qū)動或者柵極驅(qū)動等的驅(qū)動IC芯片20是參照圖5說明的半細長型IC芯片，其輸出端子的排列與圖5所示內(nèi)容不同。在本實施例中，IC芯片20的輸出端子21順次排列配置在芯片的上邊(在圖1中上邊設(shè)有奇數(shù)編號的輸出引腳)、下邊(在圖1所示例中設(shè)有偶數(shù)編號的輸出引腳)，在IC芯片20的下面，經(jīng)由布線15，通過芯片20上邊的輸出端子21之間，連接到對應(yīng)的輸出焊墊12上。這樣，IC芯片20的底面與薄膜基板10之間通有布線15，由此在薄膜基板10上，輸出端子21按1～n的順序進行設(shè)置，與對應(yīng)的1～n的輸出焊墊12連接(另外，在圖1中，輸出焊墊12、輸入焊墊13為簡便不各自區(qū)分表示，以整體區(qū)域表示)。
即，在本實施例中，IC芯片20上邊的輸出端子，從上邊的左端開始按順序依次設(shè)置有1、3、5、…、i-1、i+1的奇數(shù)編號的輸出端子，在與該上邊對應(yīng)的下邊，從下邊的左端開始按順序依次設(shè)置有2、4、6、…、i-2、i(其中，下邊的號碼與上邊的號碼是連續(xù)數(shù))的偶數(shù)編號的輸出端子，下邊的第2、4、6、…、i-2、i個輸出端子分別經(jīng)由通過IC芯片20下部而卷繞的布線15，引出到上邊側(cè)，與對應(yīng)的輸出焊墊12連接。在圖1所示例中，例如下邊的第二個輸出端子經(jīng)由從上邊的第一和第三個輸出端子之間引出的布線152連接到輸出焊墊12上。另外，第一和第三個輸出端子的間隔比布線152的布線寬度大，有空隙。另外，薄膜基板10表面的布線是單層布線結(jié)構(gòu)。
另外，在設(shè)置有IC芯片20下邊的輸入端子22的區(qū)域所對應(yīng)的芯片20的上邊區(qū)域中設(shè)置有輸出端子i+2、i+3、i+4、i+5、…、j-3、j-2、j-1。
并且，在IC芯片20的上邊，從設(shè)置有下邊的輸入端子22的區(qū)域所對應(yīng)的區(qū)域附近到上邊的另一端，順次設(shè)置有第j+1、j+3、…、n-5、n-3、n-1個輸出端子，對應(yīng)的下邊上設(shè)置有第j、j+2、…、n-4、n-2、n個輸出端子。下邊的第j、j+2、…、n-4、n-2、n個輸出端子分別經(jīng)由設(shè)置在芯片20下部的布線15，引出到芯片20的上邊側(cè)，連接到對應(yīng)的輸出焊墊12上。例如，下邊的第n個輸出端子經(jīng)由從上邊的第n-1個輸出端子的右側(cè)引出的布線15n，與對應(yīng)的輸出焊墊12(輸出焊墊的右端)相連接。
如圖1所示，在本實施例中，來自IC芯片20上邊的輸出端子的布線和從下邊引出的布線從IC芯片20的上邊擴開成扇形，與對應(yīng)的輸出焊墊12相連接。
根據(jù)上述結(jié)構(gòu)的實施例，通過使IC芯片20的下面通過布線15，可以縮小設(shè)置在薄膜基板10表面的布線區(qū)域的面積。
另外，根據(jù)本實施例，通過將輸入邊側(cè)的某個輸出端子從輸出邊側(cè)的相鄰兩個輸出端子間卷繞布線，使薄膜基板10上的輸出順次。
在本實施例中，在IC芯片20中，將輸出端子以上邊與下邊交互的方式順次配置(在圖1所示例中，上邊是奇數(shù)編號，下邊是偶數(shù)編號)。通過這種布局可以抑制芯片尺寸、薄膜基板的定位孔11的數(shù)目(穿孔數(shù))的增加。
另外，在本實施例中，利用IC芯片20的電路功能，進行輸出端子的替換排列控制時，也可以對應(yīng)于例如TCP(Tape Carrier Package，柔性線路板)。即，在圖1的芯片20下邊的輸出端子中，通過將輸出端子的順序替換成例如圖5所示順序，通過面朝上(端子面為表面)的絲焊等與輸出焊墊12連接。該輸出排列的替換也可以通過例如反熔(anti-fuse)等，可編程地替換圖1或圖5的輸出端子的排列。
另外，在芯片左右兩側(cè)的邊(短邊)上也可以再設(shè)置輸出端子，也可以是偽(dummy)端子。
根據(jù)本實施例，每個裝置的薄膜基板10兩側(cè)的定位孔11的數(shù)目(穿孔數(shù))是5個，與圖6所示細長型IC芯片20B的情況相等。另一方面，通過在IC芯片20相對的上下邊上設(shè)置輸出端子，芯片尺寸(橫向?qū)挾?比細長型IC芯片20B縮短得多。
圖2是表示本發(fā)明一個實施例的剖面結(jié)構(gòu)的一例的模式圖。在圖2中表示了利用在將IC(LSI)的元件表面面向基板電極的狀態(tài)下搭載到基板上的所謂“倒裝式接合”的安裝方式。在IC的電極和基板電極間存在突起的狀態(tài)下進行電極間的接合。IC芯片20的端子面(元件面)上形成有突起21、22(焊球)，薄膜基板10上的導(dǎo)電部件23(電極部)與金屬接合，為了緩和芯片20與基板10間的熱膨脹或機械應(yīng)力，在芯片20與基板10之間注入填料(樹脂)25。阻焊劑24是用于突起21、22的連接(固定型的阻焊劑)。另外，薄膜基板10由聚酰亞胺、導(dǎo)電部件23由例如銅(鍍錫)構(gòu)成。突起21、22對應(yīng)于圖1的IC芯片20的一邊(上邊)和相反邊(下邊)的輸出端子21和輸入端子22。
利用布線將IC芯片20的輸入焊墊13側(cè)的輸出端子引出到輸出焊墊12側(cè)的情況下，由與薄膜基板10表面的導(dǎo)電部件23同層的圖案(即單層布線結(jié)構(gòu))構(gòu)成的布線(參照圖1的152、15n等)，從IC芯片20的下面，從輸入端子22側(cè)引出到輸出端子21側(cè)。另外，在圖2中，說明了金屬接合方式(錫球接合)的例，但當(dāng)然也可以使用導(dǎo)電性樹脂或各向異性導(dǎo)電部件的連接接合方式。即，在本實施例中，可以將IC芯片20的下面的布線從一條邊延伸到另一邊，可以確保絕緣性的話，可以不管芯片的電極和基板的電極的接合方式。
其次，對上述實施例的作用效果進行說明。
根據(jù)本實施例，可以通過減少薄膜的布線面積來減小薄膜的面積(PF數(shù))。另外，芯片也可以以半細長型實現(xiàn)，從芯片和薄膜雙方面來實現(xiàn)成本的降低。
根據(jù)本實施例，可以控制布線區(qū)域的增大，抑制薄膜面積(定位孔數(shù))，因此可以降低成本。并且，利用半細長型芯片，與利用細長型時芯片尺寸小，芯片小型化相比，降低成本。這樣，本實施例適用于多輸出化趨勢的顯示用驅(qū)動裝置，也關(guān)系著具有該驅(qū)動裝置的顯示裝置的成本的降低。
以下對本發(fā)明其它實施例進行說明。圖3是說明本發(fā)明第二實施例的結(jié)構(gòu)的圖。參照圖3，本發(fā)明第二實施例也與所述實施例同樣，數(shù)據(jù)驅(qū)動或柵極驅(qū)動等的IC芯片20是半細長型的IC芯片。在本實施例中，輸出端子21的排列方式與圖1所示所述實施例不同。
參照圖3，在本實施例中，對應(yīng)于IC芯片20上邊側(cè)的兩個輸出端子21，在IC芯片20的下邊設(shè)置一個輸出端子21，與所述實施例同樣，下邊的輸出端子21經(jīng)由通過IC芯片20下的布線(例如152)延伸到對應(yīng)的兩個輸出端子21之間，與對應(yīng)于輸出焊墊12的焊墊連接。即，本實施例的IC芯片20以構(gòu)成輸出邊的上邊設(shè)置2個輸出端子，下邊設(shè)置1個輸出端子的方式進行布局。更具體來說，如圖3所示，與下面的第二輸出端子相連接的布線152延伸到IC芯片20的下面，通過上邊的第一和第三輸出端子之間，與對應(yīng)的輸出焊墊12相連接，與下邊的第5輸出端子相連接的布線155通過在IC芯片20的下面延伸，通過上面的第四和第六輸出端子之間，與對應(yīng)的輸出焊墊12相連接，同樣的，連接于下邊的第n-1輸出端子的布線15n-1延伸到IC芯片20的下面，通過上邊的第n-2和第n輸出端子之間，與對應(yīng)的輸出焊墊12相連接。
另外，在圖3中，與上邊的2個輸出端子相對地在下邊設(shè)置一個輸出端子，但對于上邊的n個(n是大于等于3的整數(shù))輸出端子，當(dāng)然也可以在下邊設(shè)置一個輸出端子。
圖4是表示本發(fā)明第三實施例的結(jié)構(gòu)的圖。在本發(fā)明第三實施例中，數(shù)據(jù)驅(qū)動或柵極驅(qū)動等的IC芯片20是半細長型IC芯片，輸出端子的排列方式與圖1所示所示實施例不同。參照圖4，在本實施例的IC芯片20中，芯片中央部設(shè)置有邏輯部(邏輯塊)。圖4的參考標號26表示邏輯部區(qū)域。因此，在圖4上邊側(cè)的一部分存在有對應(yīng)于邏輯部區(qū)域26，沒有設(shè)置輸出端子的空區(qū)域(邏輯部區(qū)域26的虛線限定區(qū)間)。在本實施例中，IC芯片20的下邊的輸出端子利用布線(通過IC芯片20的下面)，引出到上邊的空區(qū)域，與對應(yīng)的輸出焊墊12相連接。例如，在IC芯片20的上邊，在邏輯部區(qū)域26左側(cè)，順次設(shè)置從第1到第i(其中i＞1)的輸出端子，在IC芯片20的上邊，在邏輯部區(qū)域26右側(cè)，順次設(shè)置從第m+1到第n(其中n＞(m+1))的輸出端子。另外，在IC芯片20的下邊，在邏輯部區(qū)域26左側(cè)，順次設(shè)置從第i+1到第j(其中j＞(i+1))的輸出端子，在IC芯片20下邊，在邏輯部區(qū)域26右側(cè)，順次設(shè)置從第j+1到第m(其中m＞(j+1))的輸出端子。并且從下邊的第i+1到第j輸出端子和從第j+1到第m輸出端子，分別經(jīng)由布線15i+1～15m，延伸到上邊的空區(qū)域，與對應(yīng)的輸出焊墊12相連接。另外，也可以與第二實施例的結(jié)構(gòu)并用，即設(shè)置在下邊的輸出端子的根數(shù)相對多時(邏輯部區(qū)域的寬度相對于芯片長邊窄時)，相對于上邊的n個輸出端子的組，在下邊設(shè)置一個輸出端子，將下邊的輸出端子利用IC芯片20下的布線，從上邊的輸出端子間引出，與輸出焊墊12相連接。
另外，在上述實施例中，以COF為例進行了說明，也同樣適用于COG。另外，在上述實施例中，以驅(qū)動IC芯片為例進行說明，當(dāng)然也可以適用于例如設(shè)置有多個輸出端子的結(jié)構(gòu)的任意IC芯片、LSI芯片等。
以上參照上述實施例對本發(fā)明進行了說明，但本發(fā)明不限于上述實施例，當(dāng)然在本發(fā)明范圍內(nèi)包括本領(lǐng)域技術(shù)人員能夠得到的各種變形和修改。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具有半導(dǎo)體芯片，沿第一邊具有多個端子，并且沿與所述第一邊相對的第二邊具有多個端子；和基板，表面具有布線，該布線從所述半導(dǎo)體芯片的所述第二邊的至少一個端子所對應(yīng)的位置處設(shè)有的端子連接部向所述半導(dǎo)體芯片下面延伸，從所述半導(dǎo)體芯片的所述第一邊的對應(yīng)端子間或旁邊引出。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片由驅(qū)動顯示裝置的數(shù)據(jù)線的數(shù)據(jù)驅(qū)動IC芯片，或者驅(qū)動所述顯示裝置的柵極線的柵極驅(qū)動IC芯片構(gòu)成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述基板由薄膜基板或者玻璃基板構(gòu)成。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片的所述端子由從所述半導(dǎo)體芯片的一面突出的突起構(gòu)成，所述突起與所述基板的對應(yīng)端子連接部的電極抵接，進行連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在所述基板表面，從所述半導(dǎo)體芯片的所述第一邊間隔開，與所述第一邊相對，設(shè)置有通過布線與所述第一邊的端子和所述第二邊的端子連接的信號電極組。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述基板由薄膜基板構(gòu)成，所述半導(dǎo)體芯片的所述第一邊和所述信號電極組，在與沿所述薄膜基板的至少一側(cè)的邊設(shè)置的定位孔的排列方向相垂直的方向設(shè)置。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片，在從所述第一邊的一端跨越預(yù)定寬度的第一區(qū)間中，順次具有多個(k個)序號屬于偶數(shù)和奇數(shù)中一方的輸出端子；在從所述第二邊的一端跨越預(yù)定寬度的第二區(qū)間中，順次具有多個(k個)序號屬于偶數(shù)和奇數(shù)中另一方的輸出端子。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片具有從所述第一邊的所述第一區(qū)間的另一端開始跨越預(yù)定寬度的第三區(qū)間；具有從所述第二邊的所述第二區(qū)間的另一端開始跨越預(yù)定寬度的第四空間；在從所述第一邊的所述第三區(qū)間的端部到所述第一邊的另一端的第五區(qū)間內(nèi)，順次具有多個(m個)序號屬于偶數(shù)和奇數(shù)中一方的輸出端子；在從所述第二邊的所述第四區(qū)間的端部到所述第二邊的另一端的第六區(qū)間內(nèi)，順次具有多個(m個)序號屬于偶數(shù)和奇數(shù)中另一方的輸出端子；
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片在所述第三區(qū)間內(nèi)順次具有多個輸出端子，在所述第四區(qū)間內(nèi)具有多個輸入端子。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片，在從所述第一邊的一端跨越預(yù)定寬度的第一區(qū)間內(nèi)順次具有多個(k個)奇數(shù)序號的輸出端子；在從所述第二邊的一端跨越預(yù)定寬度的第二區(qū)間內(nèi)順次具有多個(k個)偶數(shù)序號的輸出端子；所述第二邊的所述第二區(qū)間的輸出端子，從所述基板表面的端子連接部，經(jīng)由所述布線，引出到所述第一邊的第一區(qū)間的相鄰輸出端子間或引出到所述第一邊的輸出端子的旁邊；2×k個輸出端子從所述第一邊的所述第一區(qū)間分別順次與對應(yīng)于所述第一邊的所述第一區(qū)間設(shè)置的2×k個信號電極連接。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，在所述半導(dǎo)體芯片中，從所述第一邊的所述第一區(qū)間的另一端跨越預(yù)定寬度的第三區(qū)間中順次具有多個輸出端子；從所述第二邊的所述第二區(qū)間的另一端跨越預(yù)定寬度的第四區(qū)間中順次具有多個輸入端子；從所述第一邊的所述第三區(qū)間的端部到所述第一邊的另一端的第五區(qū)間中具有多個(m個)奇數(shù)序號的輸出端子；從所述第二邊的所述第四區(qū)間的端部到所述第二邊的另一端的第六區(qū)間中具有多個(m個)偶數(shù)序號的輸出端子；所述第二邊的所述第六區(qū)間的輸出端子，經(jīng)由來自所述基板上的端子連接部的所述布線，引出到所述第一邊的所述第五區(qū)間的相鄰輸出端子之間或輸出端子的旁邊；2×m個輸出端子從所述第一邊的所述第五區(qū)間分別順次與對應(yīng)于所述第一邊的第五區(qū)間設(shè)置的2×m個信號電極連接。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片，將n+1個(其中n是大于等于的整數(shù))端子中的n個作為一組，在所述第一邊上有多組端子組；在所述第二邊上具有對應(yīng)于所述第一邊的多組端子組的各組、n+1個端子中剩下的一個端子；所述第二邊的所述剩下的一個端子，分別從所述一個端子對應(yīng)的位置處設(shè)置的端子連接部，經(jīng)由延伸到所述半導(dǎo)體芯片下面的所述布線，通過所述第一邊的對應(yīng)組的端子組的兩個端子間而引出。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體芯片，將連續(xù)的n+1個(其中，n為大于等于1的整數(shù))輸出端子中的n個作為一組，在從所述第一邊的一端到另一端的第一區(qū)間中有多組輸出端子組；在從所述第二邊的一端跨越預(yù)定寬度的第二區(qū)間、和從與所述第二邊的所述一端相對的另一端開始跨越預(yù)定寬度的第三區(qū)間上，具有分別對應(yīng)于所述第一邊的多組輸出端子組、連續(xù)的n+1個輸出端子的剩下的一個輸出端子；在所述第二邊的所述第二和第三區(qū)間之間的區(qū)域中具有多個輸入端子；所述第二邊的所述輸出端子，從所述輸出端子對應(yīng)的位置處設(shè)置的端子連接部，經(jīng)由延伸到所述半導(dǎo)體芯片下面的所述布線，通過所述第一邊的對應(yīng)組的n個輸出端子中對應(yīng)的兩個輸出端子間而引出。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在所述半導(dǎo)體芯片中，在所述第一邊的至少一部分區(qū)域中具有未設(shè)置端子的空區(qū)域；所述第二邊的至少一個端子經(jīng)由所述布線，延伸到所述第一邊的空區(qū)域。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在所述半導(dǎo)體芯片中，在從所述第一邊的一端跨越預(yù)定寬度的第一區(qū)間中，順次具有第1至第i(其中，i＞1)的輸出端子；在從所述第二邊的一端跨越預(yù)定寬度的第二區(qū)間中，順次具有第i+1至第j(其中，j＞i+1)的輸出端子；從所述第一邊的另一端跨越預(yù)定寬度的第三區(qū)間中，從所述一端側(cè)向所述另一端側(cè)順次具有第m+1至第n(其中，n＞(m+1))的輸出端子；從所述第二邊的另一端跨越預(yù)定寬度的第四區(qū)間中，從所述一端側(cè)向所述另一端側(cè)順次具有第j+1至第m(其中，m＞(j+1))的輸出端子；在所述第一邊的第一區(qū)間和第三區(qū)間之間的區(qū)域中具有未設(shè)置端子的空區(qū)域；所述第二邊的所述第二區(qū)間和所述第四區(qū)間的第i+1至第j的輸出端子、和第j+1至第m的輸出端子，從所述輸出端子對應(yīng)位置處設(shè)置的端子連接部，經(jīng)由延伸到所述半導(dǎo)體芯片下面的所述布線，延伸到所述第一邊的所述空區(qū)域，分別與對應(yīng)的信號電極連接。
16.一種基板，搭載有沿第一邊具有多個端子且沿與所述第一邊相對的第二邊具有多個端子的半導(dǎo)體芯片，其特征在于，具有布線，該布線設(shè)在所述基板的表面，從所述半導(dǎo)體芯片的所述第二邊的至少一個端子的對應(yīng)位置處設(shè)置的端子連接部延伸，從所述半導(dǎo)體芯片的所述第一邊的對應(yīng)端子間或旁邊引出。
17.根據(jù)權(quán)利要求16所述的基板，其特征在于，所述基板由薄膜基板或玻璃基板構(gòu)成。
18.一種顯示裝置，其特征在于，具有顯示驅(qū)動裝置，所述顯示驅(qū)動裝置具有權(quán)利要求1所述的半導(dǎo)體裝置。
19.根據(jù)權(quán)利要求18所述的顯示裝置，其特征在于，所述半導(dǎo)體芯片構(gòu)成顯示用驅(qū)動IC芯片，所述顯示驅(qū)動裝置具有設(shè)在所述基板上的多個信號輸出電極；和設(shè)在所述基板上的多個信號輸入電極，所述半導(dǎo)體芯片具有與所述信號輸入電極連接的輸入端子；以及與所述信號輸出電極連接的輸出端子，與所述信號輸出電極相對的所述半導(dǎo)體芯片的所述第一邊上設(shè)置有多個輸出端子，與所述半導(dǎo)體芯片的所述第一邊相對側(cè)的第二邊，與所述信號輸入電極相對，所述第二邊的至少一部分區(qū)間上設(shè)置有輸入端子，在所述第二邊的剩下的區(qū)間的至少一部分上設(shè)置有輸出端子，所述第二邊的至少一個輸出端子，經(jīng)由通過所述半導(dǎo)體芯片的所述基板相對面的下面的布線，通過與所述一個輸出端子對應(yīng)的所述第一邊的兩個輸出端子之間或旁邊，與對應(yīng)的信號輸出電極連接。
全文摘要
具有基板；設(shè)在基板上的多個信號輸出端子電極；設(shè)在基板上的多個信號輸入端子電極；以及輸入端子連接在信號輸入端子電極上、輸出端子連接在信號輸出端子電極上的顯示用驅(qū)動IC，在信號輸入端子電極側(cè)相對的顯示用驅(qū)動IC的第一邊上，具有多個輸出端子(1、3、5、…、i+1、n－1)，第一邊相反側(cè)的第二邊與信號輸入端子電極相對，在第二邊的至少一部分區(qū)間內(nèi)具有輸入端子，在第二邊剩下區(qū)間的至少一部分區(qū)間內(nèi)具有輸出端子(2、4、6、i、j、i+2、n－2、n)。第二邊的一個輸出端子經(jīng)由穿過顯示用驅(qū)動IC下面的布線，通過與該輸出端子對應(yīng)的所述第一邊的兩個輸出端子之間，與對應(yīng)的信號輸出端子電極(12)連接。
文檔編號G09G3/20GK1719602SQ200510083219
公開日2006年1月11日 申請日期2005年7月7日 優(yōu)先權(quán)日2004年7月7日
發(fā)明者筑地正治 申請人:恩益禧電子股份有限公司