技術(shù)編號：9375933
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。集成電路設(shè)計包括前端設(shè)計和后端設(shè)計兩個階段，前端設(shè)計負責(zé)邏輯實現(xiàn)，通常是使用verilog/VHDL之類語言，進行行為級的描述。后端設(shè)計是指將前端設(shè)計產(chǎn)生的門級網(wǎng)表通過EDA設(shè)計工具進行布局布線和進行物理驗證并最終產(chǎn)生供制造用的⑶S文件的過程，其主要工作職責(zé)有芯片物理結(jié)構(gòu)分析、邏輯分析、建立后端設(shè)計流程、版圖布局布線、版圖編輯、版圖物理驗證、聯(lián)絡(luò)晶圓廠并提交生產(chǎn)數(shù)據(jù)。所謂GDS文件，是一種圖形化的文件，是集成電路版圖的一種格式。隨著混合信號設(shè)計復(fù)雜性的日趨...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。