技術(shù)編號:7515494
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明大致系針對時鐘管理,且具體而言,系針對集成電路時鐘管理技術(shù)。 背景技術(shù)傳統(tǒng)上,計算機(jī)系統(tǒng)的電源管理藉由調(diào)整系統(tǒng)時鐘頻率(以及頻繁地調(diào)整系統(tǒng)時 鐘的關(guān)聯(lián)電壓)而于給定的效能位準(zhǔn)上得到最佳(或接近最佳)省電狀態(tài)來實(shí)施。一般而 言,該系統(tǒng)時鐘頻率藉由改變提供給該系統(tǒng)時鐘之鎖相環(huán)(phase locked loop, PLL)的頻 率來調(diào)整。不幸地,當(dāng)鎖相環(huán)的頻率被調(diào)整時,于該鎖相環(huán)再鎖定(re-lock)以使該系統(tǒng)可 恢復(fù)正常運(yùn)作前可能會有數(shù)百微秒(mic...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學(xué)習(xí)。