技術(shù)編號：7515406
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明的實施例大體上涉及時間延遲電路，且更具體地說，涉及能夠在集成電路(IC)內(nèi)提供可編程延遲的電路。背景技術(shù)面向利用高速同步通信的現(xiàn)代裝置的一個挑戰(zhàn)是適當?shù)貙蕰r鐘信號與數(shù)據(jù)信號。此類信號之間的未對準可能降低通信速度且/或有可能導(dǎo)致數(shù)據(jù)破壞。隨著針對較快速通信的商業(yè)及技術(shù)需求增加，未對準的容許度變得較為嚴格，因此向設(shè)計者提出挑戰(zhàn)以改進用于維持時鐘信號與數(shù)據(jù)信號之間的精密對準的常規(guī)技術(shù)的延遲分辨率。一種用于對準時鐘信號與數(shù)據(jù)信號的方法是提供可編程延遲線以延...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。