技術(shù)編號(hào)：7225981
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種集成電路，特別是涉及一種具有多孔性低介電常數(shù)材料的內(nèi)連線構(gòu)造的形成制造方法。背景技術(shù) 一般而言，高密度集成電路，例如超大型集成電路(VLSI)會(huì)形成多重金屬內(nèi)連線，以作為三維空間(3D)導(dǎo)線結(jié)構(gòu)。多重金屬內(nèi)連線的目的在于緊密地將包埋的元件連接在一起。隨著各層的積集度的提升，金屬內(nèi)連線之間的寄生電容會(huì)隨之增加，從而導(dǎo)致電阻電容延遲(RC延遲)與串音(cross talk)。為了降低寄生電容以及提升金屬內(nèi)連線之間的導(dǎo)電速度，通常使用低介電常數(shù)材料...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。