技術編號：7182672
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種，且特別涉及可以避免浮置基體效應 (floating body effect)的一種。背景技術在半導體制造產(chǎn)業(yè)中，如何增加半導體集成電路的操作速度為相當重要課題。絕 緣層上覆硅金屬氧化物半導體(SOI M0S)晶體管即是一種相較于體金屬氧化物半導體 (bulk M0S)晶體管具有低漏電、低柵極寄生電容、無閉鎖(latch-up free)以及高操作速度 的一種半導體元件。圖1為已知一種絕緣層上覆硅元件的剖面示意圖。請參照圖1，絕緣層上覆硅元件...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。