技術(shù)編號：7054344
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了一種。由于對CMOS器件中不同層間介質(zhì)層薄膜下的均勻性進(jìn)行實(shí)時(shí)電性測量得到實(shí)時(shí)電性參數(shù)，所述層間介質(zhì)層位于CMOS器件各端口與金屬連接層之間；根據(jù)測量得到的實(shí)時(shí)電性參數(shù)與基準(zhǔn)工藝條件的電性參數(shù)對CMOS器件的負(fù)壓溫度不穩(wěn)定性進(jìn)行評估。由此可見，在形成完整的晶圓流片之前就可以對CMOS器件的負(fù)壓溫度不穩(wěn)定性進(jìn)行評估，因此縮短了工藝和產(chǎn)品的開發(fā)周期，降低了產(chǎn)品的開發(fā)成本。專利說明 [0001] 本發(fā)明屬于半導(dǎo)體，具體地說，涉及一種。 背景...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。