技術編號：7039708
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本申請涉及形成包括溝槽柵FET的半導體結(jié)構(gòu)的方法。如下形成包括溝槽柵FET的半導體結(jié)構(gòu)。使用掩模在半導體區(qū)中形成多個溝槽。掩模包括（i）半導體區(qū)的表面上的第一絕緣層，（ii）第一絕緣層上的第一氧化阻擋層，以及（iii）第一氧化阻擋層上的第二絕緣層。沿每個溝槽的底部形成厚的底部電介質(zhì)（TBD）。第一氧化阻擋層防止在形成TBD的過程中沿半導體區(qū)的表面形成電介質(zhì)層。專利說明形成用于溝槽柵器件的厚的底部電介質(zhì)(TBD)的結(jié)構(gòu)和方法[0001]本申請是申請日為200...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。