技術(shù)編號：6983853
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本實(shí)用新型涉及集成電路，尤其涉及一種能夠提高電路抗ESD性能的集成電路的ESD保護(hù)結(jié)構(gòu)。背景技術(shù)隨著人們對芯片的要求越來越高，在芯片的應(yīng)用過程中，人們希望芯片不僅功能正確無誤，更是提高了對芯片性能上的要求。而影響芯片性能的一個(gè)重要因素就是 ESD (Electrostatic Discharge,即靜電放電)，ESD給電子器件環(huán)境會帶來破壞性的后果， 它是造成集成電路失效的主要原因之一。隨著集成電路工藝不斷發(fā)展，CMOS半導(dǎo)體的特征尺寸不斷縮小，金屬氧化物...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。