技術(shù)編號(hào)：6946886
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及一種。 背景技術(shù)隨著半導(dǎo)體集成電路制造工藝的日益進(jìn)步，柵極的尺寸越來越小，導(dǎo)電溝道也越來越短，形成的PN結(jié)漏電流對(duì)半導(dǎo)體器件結(jié)構(gòu)的性能的影響也越來越明顯。若不改變半導(dǎo)體器件的組成成分或結(jié)構(gòu)，僅單純的按比例縮小半導(dǎo)體器件會(huì)因其飽和漏電流(IDSS)過大而變得不可行，所以半導(dǎo)體器件在按比例縮小的同時(shí)會(huì)改變一些構(gòu)件的成分或結(jié)構(gòu)來減小IDSS。典型的半導(dǎo)體器件結(jié)構(gòu)可以是互補(bǔ)性金屬氧化物(CMOS)器件結(jié)構(gòu)。該CMOS器件結(jié)構(gòu)包括柵...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。