技術(shù)編號：6896455
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。半導(dǎo) 件發(fā)明背景1. 駄領(lǐng)域本發(fā)明涉及一種具有溝槽隔離結(jié)構(gòu)的半導(dǎo)mi件，其應(yīng)用于具有多電源電壓的CMOS器件等。2. 背景駄在具有艦多電源電壓的CMOS器件的半導(dǎo)^^件中，提高形成諸如邏輯 電路的內(nèi)部電路的低壓部分的集成度并且同時防止在器件隔離區(qū)域形成寄生晶 體管以確保(secure)用于輸A/輸出電路等的高壓部分的閂鎖電阻(latch-up resistance)是重要的。,來，器件隔離ilii溝槽隔離來實現(xiàn)，其在很多情況下比LOCOS隔離 更適合用于更...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。