技術(shù)編號(hào):6774982
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體裝置設(shè)計(jì)技術(shù),且特別涉及一種使用于執(zhí)行一預(yù)取操作以輸入數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸入裝置。背景技術(shù) 為改良數(shù)據(jù)處理效能,已發(fā)展一種可執(zhí)行預(yù)取操作的半導(dǎo)體存儲(chǔ)裝置。大體而言,該預(yù)取操作為一種用于動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)的數(shù)據(jù)轉(zhuǎn)移方法,其中,數(shù)據(jù)位以一時(shí)鐘的一上升緣及一下降緣進(jìn)行同步化。預(yù)取操作技術(shù)已得到改良以用于預(yù)取更多數(shù)據(jù)位。即,在雙倍數(shù)據(jù)速率(DDR)SDRAM中,基于2位預(yù)取執(zhí)行預(yù)取操作。在DDR2 SDRAM及DDR3 SDRA...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類技術(shù)無源代碼,用于學(xué)習(xí)原理,如您想要源代碼請(qǐng)勿下載。