技術(shù)編號：6740581
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本實用新型涉及一種基于BIST (內(nèi)嵌自測試)控制的可編程SRAM (靜態(tài)隨機存儲器)時序控制電路，屬于集成電路設(shè)計。背景技術(shù)隨著應(yīng)用需求的不斷發(fā)展，電子產(chǎn)品需要集成更多的功能，例如3D視頻、游戲，GPS導(dǎo)航、高速的無線上網(wǎng)業(yè)務(wù)等，越來越高的需求帶來了對電子產(chǎn)品性能的要求，從而對集成電路的處理能力和處理速度提出更高的要求。2007年Shweta Srivastava等人發(fā)表的論文〈〈Rapid estimation of the probability o...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。