技術(shù)編號(hào)：6738258
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本實(shí)用新型涉及ー種存儲(chǔ)器，特別是ー種鐘控異步先入先出FIFO存儲(chǔ)器的寫字線控制電路，用于集成電路芯片中不同時(shí)鐘域間的數(shù)據(jù)緩沖。背景技術(shù)現(xiàn)代的集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大，一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘域帶來的ー個(gè)問題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接ロ電路。異步FIFO是解決這個(gè)問題ー種簡(jiǎn)便、快捷的解決方案。使用異步FIFO可以在兩個(gè)不同時(shí)鐘系統(tǒng)之間快速而方便地傳輸實(shí)時(shí)數(shù)據(jù)。在網(wǎng)絡(luò)接ロ、圖像處理等方面，異步FIFO 得到了廣泛的應(yīng)用。異步通用FI...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。