技術(shù)編號(hào):6338663
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及現(xiàn)場(chǎng)可編程門陣列(FPGA),尤其涉及嵌入式調(diào)試系統(tǒng)復(fù)用現(xiàn)場(chǎng)可編程門陣列(FPGA)內(nèi)部聯(lián)合測(cè)試行動(dòng)組(JTAG)接口和在線設(shè)置寄存器,來(lái)實(shí)現(xiàn)對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)內(nèi)部信號(hào)進(jìn)行觀測(cè)的方法。背景技術(shù)在采用現(xiàn)場(chǎng)可編程門陣列(FPGA)等硬件邏輯驗(yàn)證IC設(shè)計(jì)的過(guò)程中,通常需要邏輯分析儀來(lái)觀測(cè)硬件邏輯的內(nèi)部信號(hào)。一種驗(yàn)證方法類似于Altera公司推出的SignalTap 工具,將這些功能代碼和被測(cè)試代碼一起經(jīng)過(guò)邏輯綜合和布線生成配置文件,下載到現(xiàn)...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
請(qǐng)注意,此類技術(shù)沒(méi)有源代碼,用于學(xué)習(xí)研究技術(shù)思路。