技術(shù)編號：40538740
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及電數(shù)據(jù)處理，具體涉及一種針對高速高性能dic的layout評估優(yōu)化方法。背景技術(shù)、tsv技術(shù)，即硅通孔技術(shù)，在三維集成領(lǐng)域扮演著關(guān)鍵角色，它允許芯片之間通過垂直方向上的微小導(dǎo)電孔進(jìn)行電氣連接，從而實現(xiàn)高密度和高性能的封裝。然而，在進(jìn)行dic（集成電路，integrated?circuit)的制造時，tsv會對一定范圍內(nèi)的器件產(chǎn)生應(yīng)力影響，同時，tsv的高頻信號也會對一定范圍內(nèi)的器件存在串?dāng)_風(fēng)險。因此，需要對dic的tsv布局進(jìn)行檢查，保證dic的生產(chǎn)能夠達(dá)到預(yù)期的效果。、現(xiàn)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。