技術(shù)編號(hào)：11293862
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明一般涉及半導(dǎo)體裝置的制造，尤指一種使用重疊掩膜減少柵極高度變化的方法。背景技術(shù)在現(xiàn)在的集成電路，例如微處理器、存儲(chǔ)裝置等等，在受限制的芯片區(qū)域上提供且操作了非常大數(shù)目的電路組件，尤其是晶體管。在使用金屬氧化物半導(dǎo)體(MOS)技術(shù)的集成電路制造中，提供了典型上運(yùn)作在切換模式的場(chǎng)效應(yīng)晶體管(FETs)(NMOS以及PMOS晶體管兩者)。也就是說(shuō)，這些晶體管裝置顯示出高導(dǎo)電狀態(tài)(開(kāi)啟狀態(tài))以及高阻抗?fàn)顟B(tài)(關(guān)閉狀態(tài))。FETs可采取各種形式以及配置。舉例來(lái)說(shuō)，在其他配置中，F(xiàn)ETs可能是被稱作是平...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。