技術(shù)編號:10807095
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細信息。計算機以及各種電子設(shè)備廣泛的應(yīng)用于現(xiàn)代生活的各個方面,對內(nèi)存產(chǎn)品(DRAM存儲器)需求越來越大。人們對速度要求越來越快,存儲器的時鐘就越來越小,系統(tǒng)提供的時鐘受到微小的干擾都會導(dǎo)致輸入時鐘占空比發(fā)生很大變化。而存儲器輸入時鐘占空比的變化極易導(dǎo)致存儲器功能故障。如圖1所示,為高速DRAM存儲器時鐘路徑的基本架構(gòu),包括輸入時鐘接收器、DLL延遲單元、第一 DCC延遲單元、第二 DCC延遲單元、DCC鑒相器、輸出時鐘生成電路、時鐘路徑反饋電路以及DLL鑒相器;1...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學(xué)習(xí)。