一種基于fpga的以太網(wǎng)mac層可靠數(shù)據(jù)傳輸裝置的制造方法
【專利摘要】一種基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，屬于數(shù)據(jù)傳輸裝置領(lǐng)域，包括包解析及過濾模塊、包封裝模塊、鏈路控制模塊、數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊；所述包解析及過濾模塊分別與鏈路控制模塊和數(shù)據(jù)接收模塊相電連接；所述包封裝模塊分別與鏈路控制模塊和數(shù)據(jù)發(fā)送模塊相電連接。通過FPGA平臺(tái)來直接控制MAC層完成數(shù)據(jù)的傳輸，直接對(duì)FPGA MAC IP核進(jìn)行讀寫操作，同時(shí)通過在數(shù)據(jù)發(fā)送模塊中加入數(shù)據(jù)重傳管理模塊來保障數(shù)據(jù)的正確性，簡(jiǎn)單高效的實(shí)現(xiàn)了數(shù)據(jù)的高效傳輸，提高了帶寬，且結(jié)構(gòu)簡(jiǎn)單，易于推廣應(yīng)用。
【專利說明】
一種基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于數(shù)據(jù)傳輸裝置領(lǐng)域，尤其涉及一種基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置。
【背景技術(shù)】
[0002]在互聯(lián)網(wǎng)技術(shù)迅速發(fā)展的背景下，基于以太網(wǎng)的數(shù)據(jù)傳輸通信技術(shù)已得到廣泛應(yīng)用，但是當(dāng)前以太網(wǎng)數(shù)據(jù)傳輸大多數(shù)由DSP或ARM來完成，由于DSP或ARM實(shí)現(xiàn)以太網(wǎng)的帶寬利用率比較低，不能夠滿足現(xiàn)在大量數(shù)據(jù)的傳輸需求，已無法滿足大數(shù)據(jù)高帶寬數(shù)據(jù)的傳輸。
【發(fā)明內(nèi)容】
[0003]本實(shí)用新型旨在解決上述問題，提供一種簡(jiǎn)單高效的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置。
[0004]本實(shí)用新型所述的一種基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，包括包解析及過濾模塊、包封裝模塊、鏈路控制模塊、數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊;所述包解析及過濾模塊分別與鏈路控制模塊和數(shù)據(jù)接收模塊相電連接;所述包封裝模塊分別與鏈路控制模塊和數(shù)據(jù)發(fā)送模塊相電連接；
[0005]包解析及過濾模塊用于接收MAC層數(shù)據(jù)包，根據(jù)MAC地址和協(xié)議號(hào)解析和過濾數(shù)據(jù)；
[0006]數(shù)據(jù)接收模塊用于完成數(shù)據(jù)包的解析以及數(shù)據(jù)正確性的驗(yàn)證；
[0007]包封裝模塊用于對(duì)數(shù)據(jù)包按照定義的格式進(jìn)行封裝。
[0008]本實(shí)用新型所述的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，所述數(shù)據(jù)接收模塊包括并聯(lián)的接收數(shù)據(jù)錯(cuò)誤控制模塊、接收數(shù)據(jù)緩沖模塊和接收數(shù)據(jù)應(yīng)答包模塊。
[0009]本實(shí)用新型所述的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，所述數(shù)據(jù)發(fā)送模塊包括并聯(lián)的發(fā)送數(shù)據(jù)控制模塊、發(fā)送數(shù)據(jù)緩沖模塊和發(fā)送數(shù)據(jù)重傳管理模塊。
[0010]本實(shí)用新型所述的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，所述發(fā)送數(shù)據(jù)重傳管理模塊包括發(fā)送包計(jì)數(shù)器和發(fā)送幀計(jì)數(shù)器。
[0011]本實(shí)用新型所述的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，通過FPGA平臺(tái)來直接控制MAC層完成數(shù)據(jù)的傳輸，直接對(duì)FPGA MAC IP核進(jìn)行讀寫操作，同時(shí)通過在數(shù)據(jù)發(fā)送模塊中加入數(shù)據(jù)重傳管理模塊來保障數(shù)據(jù)的正確性，簡(jiǎn)單高效的實(shí)現(xiàn)了數(shù)據(jù)的高效傳輸，提高了帶寬，且結(jié)構(gòu)簡(jiǎn)單，易于推廣應(yīng)用。
【附圖說明】
[0012]圖1為本實(shí)用新型所述數(shù)據(jù)傳輸裝置的結(jié)構(gòu)示意框圖；
[0013]圖2為本實(shí)用新型所述的數(shù)據(jù)接收模塊結(jié)構(gòu)示意框圖；
[0014]圖3為本實(shí)用新型所述的數(shù)據(jù)發(fā)送模塊結(jié)構(gòu)示意框圖；
[0015]圖4為本實(shí)用新型所述的數(shù)據(jù)重傳機(jī)制的流程示意圖。
【具體實(shí)施方式】
[0016]本實(shí)用新型所述的一種基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，如圖1所示，包括包解析及過濾模塊、包封裝模塊、鏈路控制模塊、數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊;所述包解析及過濾模塊分別與鏈路控制模塊和數(shù)據(jù)接收模塊相電連接;所述包封裝模塊分別與鏈路控制模塊和數(shù)據(jù)發(fā)送模塊相電連接;包解析及過濾模塊和包封裝模塊通過MAC IP與以太網(wǎng)PHY芯片相連接;如圖2所示，所述數(shù)據(jù)接收模塊包括并聯(lián)的接收數(shù)據(jù)錯(cuò)誤控制模塊、接收數(shù)據(jù)緩沖模塊和接收數(shù)據(jù)應(yīng)答包模塊。如圖3所示，所述數(shù)據(jù)發(fā)送模塊包括并聯(lián)的發(fā)送數(shù)據(jù)控制模塊、發(fā)送數(shù)據(jù)緩沖模塊和發(fā)送數(shù)據(jù)重傳管理模塊。數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊均采用將多個(gè)模塊并行設(shè)置的方式，可以便于多個(gè)模塊同時(shí)進(jìn)行數(shù)據(jù)的處理工作，提高效率;所述發(fā)送數(shù)據(jù)重傳管理模塊包括發(fā)送包計(jì)數(shù)器和發(fā)送幀計(jì)數(shù)器。
[0017]實(shí)施例，與PC機(jī)進(jìn)行數(shù)據(jù)傳輸前先通過鏈路控制模塊進(jìn)行建立鏈接操作，等鏈接建立成功后再進(jìn)行數(shù)據(jù)及命令操作，操作完成后再進(jìn)行關(guān)閉鏈接操作。包解析及過濾模塊主要完成接收MAC層數(shù)據(jù)包，根據(jù)MAC地址和協(xié)議號(hào)解析和過濾數(shù)據(jù)，將數(shù)據(jù)包送到數(shù)據(jù)接收模塊，命令包通過用戶接口直接送給用戶操作；用戶接口中數(shù)據(jù)接口為通用的FIFO接口，命令接口根據(jù)實(shí)際情況自定義即可。數(shù)據(jù)接收模塊完成數(shù)據(jù)包的解析以及數(shù)據(jù)正確性的驗(yàn)證，先把接收的數(shù)據(jù)緩存起來，然后根據(jù)接收數(shù)據(jù)的包編號(hào)和包長(zhǎng)度判斷本次傳輸是否正確，如果正確則向PC機(jī)發(fā)送接收正確應(yīng)答包，同時(shí)把數(shù)據(jù)傳給用戶，如果錯(cuò)誤則向PC機(jī)發(fā)送接收錯(cuò)誤應(yīng)答包同時(shí)清空緩存區(qū)。
[0018]包封裝模塊完成對(duì)于命令包，鏈接包，數(shù)據(jù)包按照定義的格式封裝，并且完成包與包之間的仲裁處理。如圖4所示，用戶數(shù)據(jù)先送到發(fā)送數(shù)據(jù)緩沖區(qū)，數(shù)據(jù)發(fā)送模塊讀取數(shù)據(jù)緩沖區(qū)數(shù)據(jù)，加入包頭信息，包括包計(jì)數(shù)器和幀計(jì)數(shù)器等，再按固定的長(zhǎng)度依次發(fā)送數(shù)據(jù)，直到一幀數(shù)據(jù)發(fā)送完成，然后等待PC機(jī)應(yīng)答，如果PC機(jī)收到數(shù)據(jù)正確則清空緩沖區(qū)，通知用戶可以繼續(xù)寫數(shù)據(jù)，如果PC機(jī)收到的數(shù)據(jù)錯(cuò)誤則幀計(jì)數(shù)器不累加，重新讀取接收數(shù)據(jù)緩沖器上次發(fā)送的數(shù)據(jù)重新發(fā)送，直到發(fā)送成功或者PC機(jī)中止發(fā)送為止。
【主權(quán)項(xiàng)】
1.一種基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，其特征在于:包括包解析及過濾模塊、包封裝模塊、鏈路控制模塊、數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊;所述包解析及過濾模塊分別與鏈路控制模塊和數(shù)據(jù)接收模塊相電連接;所述包封裝模塊分別與鏈路控制模塊和數(shù)據(jù)發(fā)送模塊相電連接； 包解析及過濾模塊用于接收MAC層數(shù)據(jù)包，根據(jù)MAC地址和協(xié)議號(hào)解析和過濾數(shù)據(jù)； 數(shù)據(jù)接收模塊用于完成數(shù)據(jù)包的解析以及數(shù)據(jù)正確性的驗(yàn)證； 包封裝模塊用于對(duì)數(shù)據(jù)包按照定義的格式進(jìn)行封裝。2.根據(jù)權(quán)利要求1所述的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，其特征在于:所述數(shù)據(jù)接收模塊包括并聯(lián)的接收數(shù)據(jù)錯(cuò)誤控制模塊、接收數(shù)據(jù)緩沖模塊和接收數(shù)據(jù)應(yīng)答包豐旲塊。3.根據(jù)權(quán)利要求2所述的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，其特征在于:所述數(shù)據(jù)發(fā)送模塊包括并聯(lián)的發(fā)送數(shù)據(jù)控制模塊、發(fā)送數(shù)據(jù)緩沖模塊和發(fā)送數(shù)據(jù)重傳管理模塊。4.根據(jù)權(quán)利要求3所述的基于FPGA的以太網(wǎng)MAC層可靠數(shù)據(jù)傳輸裝置，其特征在于:所述發(fā)送數(shù)據(jù)重傳管理模塊包括發(fā)送包計(jì)數(shù)器和發(fā)送幀計(jì)數(shù)器。
【文檔編號(hào)】H04L29/08GK205490617SQ201521118804
【公開日】2016年8月17日
【申請(qǐng)日】2015年12月30日
【發(fā)明人】付小偉
【申請(qǐng)人】西安奇維科技股份有限公司