專利名稱：基于fpga的以太網(wǎng)伺服接口電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及以太網(wǎng)技術(shù)，具體地說，是涉及一種基于現(xiàn)場可編程邏 輯門陣列(FPGA)的以太網(wǎng)伺月l接口電路。
背景技術(shù)：
目前有多種用于提供實時功能的以太網(wǎng)方案，比如其中一種是通過較高 級的協(xié)議層禁止載波監(jiān)聽多路訪問/沖突檢測(CSMA/CD)存取過程，并使 用時間片或輪詢過程來取代它。還有一些方案使用專用交換機，并釆用精確 的時間控制方式分配以太網(wǎng)數(shù)據(jù)包。
盡管目前的這些解決方案能夠較快、較準確地將數(shù)據(jù)包傳送到所連接的 以太網(wǎng)節(jié)點，但帶寬的利用率較低，特別是對于典型的自動化設(shè)備。因為即 使對于非常小的數(shù)據(jù)量，也必須發(fā)送一個完整的以太網(wǎng)幀。而且，重新定向 到驅(qū)動控制器，以及讀取輸入數(shù)據(jù)所需的時間還受制于執(zhí)行方式。通常還需 要使用一條子總線，特別是在模塊化輸入/輸出(I/O)系統(tǒng)中，通過同步子 總線來加快傳輸速度，但是這樣的同步將無可避免地引起通訊總線傳輸?shù)难?遲。

實用新型內(nèi)容
本實用新型所要解決的技術(shù)問題是在于需要提供一種基于FPGA的以 太網(wǎng)伺服接口電路，以減少通訊總線傳輸?shù)难舆t。
為了解決上述技術(shù)問題，本實用新型提供了一種基于FPGA的以太網(wǎng)伺 服接口電^各，包4舌
輸入接口， 4妄收發(fā)送到本站的導(dǎo)艮文；
讀取模塊，與所述輸入接口相連，從所述報文中讀取控制本站的數(shù)據(jù)； 處理模塊，與所述讀取模塊相連，對所述控制本站的數(shù)據(jù)進行處理，得到處理結(jié)果；
插入模塊，與所述讀取模塊及處理模塊相連，將所述處理結(jié)果插入到所 述讀取之后的報文中，產(chǎn)生本站報文；
輸出接口，與所述插入模塊相連，發(fā)送所述本站報文。
優(yōu)選地，所述插入模塊，進一步將本站的輸入數(shù)據(jù)插入到所述讀取之后 的報文中。
為了解決上述技術(shù)問題，本實用新型還提供了 一種以太網(wǎng)主從控制系 統(tǒng)，包括主站設(shè)備及若干從站設(shè)備，所述主站設(shè)備發(fā)出的報文，依次經(jīng)過級 聯(lián)的所述若干從站設(shè)備，并經(jīng)所述若干從站設(shè)備的處理后，由最后一級的從 站設(shè)備反饋給所述主站設(shè)備，其中所述若干從站設(shè)備包含基于現(xiàn)場可編程邏 輯門陣列的伺服接口電路。
優(yōu)選地，所述/人站i殳備，包括
輸入接口， 4婁收發(fā)送到本站的報文；
讀取模塊，與所述輸入接口相連，從所述輸入接口接收的報文中讀取控 制本站的數(shù)據(jù)；
處理模塊，與所述讀取模塊相連，對所述控制本站的數(shù)據(jù)進行處理，得 到處理結(jié)果；
插入模塊，與所述讀取模塊及處理模塊相連，將所述處理結(jié)果插入到所 述讀取之后的報文中，產(chǎn)生本站報文；
輸出接口，與所述插入模塊相連，發(fā)送所述本站報文。
優(yōu)選地，所述插入沖莫塊，進一步將本站的輸入數(shù)據(jù)插入到所述讀取之后 的報文中。
優(yōu)選地，所述主站設(shè)備以及所述若干級乂人站i殳備之間的通訊4妻口相同。
與現(xiàn)有技術(shù)相比，本實用新型通過硬件實現(xiàn)數(shù)據(jù)傳輸，與協(xié)議堆棧軟件 的實時運行系統(tǒng)和處理器性能無關(guān)。除了符合主站/從站原理的數(shù)據(jù)交換外， 還非常適用于控制器之間(從站/從站)的通訊?？勺杂删幹返倪^程數(shù)據(jù)網(wǎng) 絡(luò)變量以及各種參數(shù)化、診斷、編程和遠程控制服務(wù)，可以滿足眾多要求。 采用本實用新型的技術(shù)方案后，巨大的帶寬資源可以使狀態(tài)數(shù)據(jù)與任何數(shù)據(jù) 進行并行傳輸，減小了輸出編址的延遲。

圖1是本實用新型中基于FPGA的以太網(wǎng)伺服接口電路一 實施例的組成 示意圖。
圖2是采用如圖1所示基于FPGA的以太網(wǎng)伺月良接口電路的主從控制系 統(tǒng)一 實施例的組成示意圖。
具體實施方式
為使本實用新型的目的、技術(shù)方案和優(yōu)點更加清楚，
以下結(jié)合附圖對本 實用新型作進一 步地詳細說明。
圖1為本實用新型中基于FPGA的以太網(wǎng)伺服接口電路一實施例的組成 示意圖。該基于FPGA的以太網(wǎng)伺服接口電路實施例基于現(xiàn)場可編程邏輯門 陣列(FPGA)實現(xiàn)，如圖l所示，該基于FPGA的以太網(wǎng)伺服接口電路實 施例主要包括輸入接口 110、讀取模塊120、插入模塊140及輸出接口 150, 其中
輸入接口 110,接收上一級設(shè)備發(fā)送到本站的報文；
讀取模塊120,與輸入接口 IIO相連，從接收的報文中讀取用于控制本 站的數(shù)據(jù)(也即報文中目的地為本站的數(shù)據(jù))；
處理模塊130,與讀取才莫塊120相連，對讀取4莫塊120所讀取的用于控 制本站的數(shù)據(jù)進行處理，得到處理結(jié)果；
插入模塊140，與讀取模塊120及處理模塊130相連，將處理模塊130 得到的處理結(jié)果以及本站欲要發(fā)出的輸入數(shù)據(jù)，插入到上述讀取操作之后的 報文中，產(chǎn)生本站報文；如果本站沒有輸入數(shù)據(jù)，則只將處理模塊130得到 的處理結(jié)果插入到^J艮文中；
輸出接口 150，與插入模塊140相連，將本站報文發(fā)送出去。
圖2為采用如圖1所示基于FPGA的以太網(wǎng)伺服接口電路實施例的一以 太網(wǎng)主從控制系統(tǒng)實施例的組成示意圖。如圖2所示，該主從控制系統(tǒng)實施 例中，包含一主站設(shè)備200， 一第一從站設(shè)備210、 一第二從站設(shè)備220及 一第三從站設(shè)備230，各從站設(shè)備均包含基于FPGA的伺服接口電路，其中主站設(shè)備200，與第一從站設(shè)備210及第三從站設(shè)備230相連，向第一 從站設(shè)備發(fā)送報文；
第一從站設(shè)備210,與主站設(shè)備200及第二從站設(shè)備220相連，接收主 站設(shè)備200發(fā)送的報文，從中讀取用于控制本站的數(shù)據(jù)(也即目的地為第一 從站設(shè)備210的數(shù)據(jù))，并對用于控制本站的數(shù)據(jù)進行處理，得到處理結(jié)果； 然后將該處理結(jié)果以及本站欲要發(fā)出的輸入數(shù)據(jù)插入到報文中，產(chǎn)生本站報 文發(fā)送給第二從站設(shè)備220;如果本站沒有輸入數(shù)據(jù)，則只插入該處理結(jié)果；
第二從站設(shè)備220,與第一從站設(shè)備210及第三從站設(shè)備230相連，接 收笫一從站設(shè)備210發(fā)送的報文，從中讀取用于控制本站的數(shù)據(jù)(也即目的 地為第二從站設(shè)備220的數(shù)據(jù))，并對用于控制本站的數(shù)據(jù)進行處理，得到 處理結(jié)果；然后將該處理結(jié)果以及本站欲要發(fā)出的輸入數(shù)據(jù)插入到報文中， 產(chǎn)生本站報文發(fā)送給第三從站設(shè)備230;如果本站沒有輸入數(shù)據(jù)，則只插入 該處理結(jié)果；
第三從站設(shè)備230,與第二從站設(shè)備220及主站設(shè)備200相連，接收第 二從站設(shè)備220發(fā)送的報文，從中讀取用于控制本站的數(shù)據(jù)(也即目的地為 笫三從站設(shè)備230的數(shù)據(jù))，并對用于控制本站的數(shù)據(jù)進行處理，得到處理 結(jié)果；然后將該處理結(jié)果插入到報文中，產(chǎn)生本站報文發(fā)送給主站設(shè)備200; 由于第三從站設(shè)備230是該主從控制系統(tǒng)中最后一級從站設(shè)備，因此將處理 結(jié)果通過報文反饋給主站設(shè)備即可，也即在本主從控制系統(tǒng)實施例的最后一 級從站設(shè)備，沒有輸入數(shù)據(jù)插入到報文中。
圖2示出的主從控制系統(tǒng)實施例，以太網(wǎng)數(shù)據(jù)包從主站設(shè)備200發(fā)出， 經(jīng)過從第一設(shè)備210傳輸給第二從站設(shè)備220，再經(jīng)由第二從站設(shè)備220傳 輸給第三從站設(shè)備230,最后經(jīng)第三從站設(shè)備230返回到主站設(shè)備200,也 即從主站設(shè)備發(fā)出報文后，依次經(jīng)過級聯(lián)的若干從站設(shè)備，并經(jīng)該若干從站 設(shè)備的處理后，由最后一級從站設(shè)備反饋到該主站設(shè)備。當?shù)谝粡恼驹O(shè)備 210收到主站設(shè)備200發(fā)出的以太網(wǎng)數(shù)據(jù)包后，自動地將數(shù)據(jù)包發(fā)送到第二 從站設(shè)備220,其間對數(shù)據(jù)包的讀寫延遲僅為數(shù)納秒，第二從站設(shè)備220收 到第 一從站設(shè)備210發(fā)出的以太網(wǎng)數(shù)據(jù)包后，傳輸給第三從站設(shè)備230的讀 寫延遲，也僅為數(shù)納秒。由于數(shù)據(jù)包不斷地在從站設(shè)備之間傳遞，因此數(shù)據(jù) 可以同時存在于數(shù)個設(shè)備上。本實用新型的技術(shù)方案，通過硬件實現(xiàn)數(shù)據(jù)傳輸，與協(xié)議堆棧軟件的實 時運行系統(tǒng)和處理器性能無關(guān)。除了符合主站/從站原理的數(shù)據(jù)交換外，還 非常適用于控制器之間(從站/從站)的通訊?？勺杂删幹返倪^程數(shù)據(jù)網(wǎng)絡(luò) 變量以及各種參數(shù)化、診斷、編程和遠程控制服務(wù)，可以滿足眾多要求。用 于主站/從站和從站/從站通訊的lt據(jù)接口是相同的。
利用本實用新型的技術(shù)方案，可以實現(xiàn)用傳統(tǒng)現(xiàn)場總線系統(tǒng)所無法提供 的控制方案，通過總線也可以形成超高速控制回路?，F(xiàn)有技術(shù)需要本地專用 硬件支持的功能，采用本實用新型的技術(shù)方案后，可通過軟件來加以映射。 而且，采用本實用新型的技術(shù)方案后，巨大的帶寬資源可以使狀態(tài)數(shù)據(jù)與任 何數(shù)據(jù)進行并行傳輸。
這種網(wǎng)絡(luò)性能優(yōu)勢在有相對中等的計算能力的小型控制器中較為明顯。 以太網(wǎng)數(shù)據(jù)包的高速循環(huán)，可以在若干個控制循環(huán)之間(由控制器組成的循 環(huán))完成。因此，控制器總有可用的最新輸入數(shù)據(jù)，減小了輸出編址的延遲。 在無需增強本身計算能力的基礎(chǔ)上，控制器的響應(yīng)行為得到顯著改善。
FPGA以太網(wǎng)電路突破了其它以太網(wǎng)解決方案的這些系統(tǒng)限制不必再 像從前那樣在每個連接點接收以太網(wǎng)數(shù)據(jù)包，然后進行解碼并復(fù)制為過程數(shù) 據(jù)。當幀通過每一個設(shè)備(包括底層端子設(shè)備)時，從站控制器讀取對于該 設(shè)備十分重要的數(shù)據(jù)。同樣，輸入數(shù)據(jù)可以在報文通過時插入至報文中。在 幀被傳遞(僅被延遲幾位)過去的時候，從站會識別出相關(guān)命令，并進行 處理。此過程是在從站控制器中通過硬件實現(xiàn)的，因此與協(xié)議堆棧軟件的實 時運行系統(tǒng)或處理器性能無關(guān)。網(wǎng)段中的最后一級從站將經(jīng)過充分處理的報 文返回，這樣該才艮文就作為 一個響應(yīng)才艮文由該最后一級從站返回到主站。
雖然本實用新型所揭露的實施方式如上，但所述的內(nèi)容只是為了便于理 解本實用新型而采用的實施方式，并非用以限定本實用新型。任何本實用新
型所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本實用新型所揭露的精神和范圍的 前提下，可以在實施的形式上及細節(jié)上作任何的修改與變化，但本實用新型 的專利保護范圍，仍須以所附的權(quán)利要求書所界定的范圍為準。
權(quán)利要求1、一種基于FPGA的以太網(wǎng)伺服接口電路，其特征在于，包括輸入接口，接收發(fā)送到本站的報文；讀取模塊，與所述輸入接口相連，從所述報文中讀取控制本站的數(shù)據(jù)；處理模塊，與所述讀取模塊相連，對所述控制本站的數(shù)據(jù)進行處理，得到處理結(jié)果；插入模塊，與所述讀取模塊及處理模塊相連，將所述處理結(jié)果插入到所述讀取之后的報文中，產(chǎn)生本站報文；輸出接口，與所述插入模塊相連，發(fā)送所述本站報文。
2、 如權(quán)利要求l所述的電路，其特征在于所述插入模塊，進一步將本站的輸入數(shù)據(jù)插入到所述讀取之后的報文中。
3、 一種以太網(wǎng)主從控制系統(tǒng)，包括主站設(shè)備及若干從站設(shè)備，其特征 在于，所述主站設(shè)備發(fā)出的報文，依次經(jīng)過級聯(lián)的所述若干從站設(shè)備，并經(jīng) 所述若干從站設(shè)備的處理后，由最后一級的從站設(shè)備反饋給所述主站設(shè)備， 其中所述若干從站設(shè)備包含基于FPGA的伺服接口電路。
4、 如權(quán)利要求3所述的以太網(wǎng)主從控制系統(tǒng)，其特征在于，所述從站 設(shè)備，包括輸入接口 ，接收發(fā)送到本站的報文；讀取才莫塊，與所述輸入接口相連，從所述輸入接口接收的報文中讀取控 制本站的數(shù)據(jù)；處理^t塊，與所述讀取模塊相連，對所述控制本站的數(shù)據(jù)進行處理，得 到處理結(jié)果；插入模塊，與所述讀取模塊及處理模塊相連，將所述處理結(jié)果插入到所 述讀取之后的報文中，產(chǎn)生本站報文；輸出接口，與所述插入模塊相連，發(fā)送所述本站報文。
5、 如權(quán)利要求4所述的以太網(wǎng)主從控制系統(tǒng)，其特征在于所述插入模塊，進一步將本站的輸入數(shù)據(jù)插入到所述讀取之后的報文中。
6、 如權(quán)利要求3所述的以太網(wǎng)主從控制系統(tǒng)，其特征在于所述主站i殳備以及所述若干級/人站i免備之間的通訊^接口相同。
專利摘要本實用新型公開了一種基于FPGA的以太網(wǎng)伺服接口電路，以及一種以太網(wǎng)主從控制系統(tǒng)，以減少通訊總線傳輸?shù)难舆t；其中該基于FPGA的以太網(wǎng)伺服接口電路包括輸入接口，接收發(fā)送到本站的報文；讀取模塊，從所述報文中讀取控制本站的數(shù)據(jù)；處理模塊，對所述控制本站的數(shù)據(jù)進行處理，得到處理結(jié)果；插入模塊，將所述處理結(jié)果插入到所述讀取之后的報文中，產(chǎn)生本站報文；輸出接口，發(fā)送所述本站報文；本實用新型通過硬件實現(xiàn)數(shù)據(jù)傳輸，與協(xié)議堆棧軟件的實時運行系統(tǒng)和處理器性能無關(guān)；可以使狀態(tài)數(shù)據(jù)與任何數(shù)據(jù)進行并行傳輸，減小了輸出編址的延遲。
文檔編號H04L12/28GK201409144SQ200920107680
公開日2010年2月17日 申請日期2009年5月6日 優(yōu)先權(quán)日2009年5月6日
發(fā)明者項久鵬, 軍 高 申請人:北京超同步科技有限公司