本發(fā)明涉及一種以太網(wǎng)數(shù)據(jù)復(fù)分接方法，屬于微波通信技術(shù)領(lǐng)域。

背景技術(shù)：

微波通信系統(tǒng)是在視距范圍或經(jīng)中繼轉(zhuǎn)接，以微波波段電磁波為介質(zhì)進(jìn)行語音、數(shù)據(jù)、視頻等信息傳輸?shù)囊环N通信系統(tǒng)。

對于微波通信系統(tǒng)幀結(jié)構(gòu)，通常分為控制信道和業(yè)務(wù)信道，考慮到無線系統(tǒng)特點(diǎn)，通常設(shè)計(jì)信道長度一致?？刂菩诺雷鳛橄到y(tǒng)組網(wǎng)維護(hù)使用，業(yè)務(wù)信道則承載整個系統(tǒng)的通信數(shù)據(jù)。對于傳統(tǒng)的話音、E1等業(yè)務(wù)，由于其數(shù)據(jù)為連續(xù)碼流，易于復(fù)接到通信信道。而對于以太網(wǎng)數(shù)據(jù)或基于以太網(wǎng)格式的視頻數(shù)據(jù)等，因其具有突發(fā)性、長度可變性等特點(diǎn)，給信道復(fù)分接提供了不小的難度。如何設(shè)計(jì)一種適用于微波通信系統(tǒng)的通用性好、可靠性高、易于移植的以太網(wǎng)數(shù)據(jù)復(fù)分接裝置，是需要解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種以太網(wǎng)數(shù)據(jù)復(fù)分接方法；

術(shù)語解釋：

前導(dǎo)碼：前導(dǎo)碼是位于數(shù)據(jù)包起始處的一組bit組，接收者可以據(jù)此同步并準(zhǔn)備接收實(shí)際的數(shù)據(jù)。

幀開始符：標(biāo)識幀有效數(shù)據(jù)的開始。

CRC即循環(huán)冗余校驗(yàn)碼(Cyclic Redundancy Check)：是數(shù)據(jù)通信領(lǐng)域中最常用的一種查錯校驗(yàn)碼，其特征是信息字段和校驗(yàn)字段的長度可以任意選定。循環(huán)冗余檢查(CRC)是一種數(shù)據(jù)傳輸檢錯功能，對數(shù)據(jù)進(jìn)行多項(xiàng)式計(jì)算，并將得到的結(jié)果附在幀的后面，接收設(shè)備也執(zhí)行類似的算法，以保證數(shù)據(jù)傳輸?shù)恼_性和完整性。

本發(fā)明的技術(shù)方案為：

一種以太網(wǎng)數(shù)據(jù)復(fù)分接方法，該方法運(yùn)行在微波通信系統(tǒng)鏈路層FPGA上，通過FPGA平臺來實(shí)現(xiàn)該電路功能，主要完成以太網(wǎng)MAC層處理、以太網(wǎng)數(shù)據(jù)復(fù)接和分接。鏈路層FPGA包括以太網(wǎng)數(shù)據(jù)復(fù)分接裝置，以太網(wǎng)數(shù)據(jù)復(fù)分接裝置包括控制信息域和業(yè)務(wù)數(shù)據(jù)域，所述控制信息域包括設(shè)備編號、載荷標(biāo)記、載荷長度、分段計(jì)數(shù)器、校驗(yàn)位；所述業(yè)務(wù)數(shù)據(jù)域包括數(shù)據(jù)載荷；設(shè)備編號為通信設(shè)備識別號，用于區(qū)分通信設(shè)備，設(shè)備編號長度為6bit，取值范圍1～63；載荷標(biāo)記通過定義不同的數(shù)值，來分別標(biāo)識以太網(wǎng)數(shù)據(jù)開始段、以太網(wǎng)數(shù)據(jù)中間段、以太網(wǎng)數(shù)據(jù)結(jié)束段，長度為2bit，“01”表示以太網(wǎng)數(shù)據(jù)開始段，“11”表示以太網(wǎng)數(shù)據(jù)中間段，“10”表示以太網(wǎng)數(shù)據(jù)結(jié)束段，“00”暫不使用；載荷長度用于標(biāo)記業(yè)務(wù)數(shù)據(jù)域中以太網(wǎng)數(shù)據(jù)的實(shí)際有效長度，長度為7bit；分段計(jì)數(shù)器，對于每個以太網(wǎng)數(shù)據(jù)均從0開始連續(xù)計(jì)數(shù)，每發(fā)走一個以太網(wǎng)數(shù)據(jù)分割包就自動加1，直到該以太網(wǎng)數(shù)據(jù)發(fā)送結(jié)束，長度為5bit；校驗(yàn)位為對設(shè)備編號、載荷標(biāo)記、載荷長度、分段計(jì)數(shù)器進(jìn)行糾錯編碼后得到的校驗(yàn)值；數(shù)據(jù)載荷長度(LEN_DATA),取值范圍48～127字節(jié)，有效數(shù)據(jù)不足數(shù)據(jù)載荷長度的部分，在后面填充0；具體步驟包括：

復(fù)接過程：

(1)對從以太網(wǎng)接口芯片發(fā)送來的以太網(wǎng)數(shù)據(jù)，鏈路層FPGA對其進(jìn)行協(xié)議解析，包括前導(dǎo)碼、幀開始符、CRC校驗(yàn)，把以太網(wǎng)數(shù)據(jù)緩沖，同時記錄下以太網(wǎng)數(shù)據(jù)的長度和以太網(wǎng)數(shù)據(jù)發(fā)往的設(shè)備編號；

(2)根據(jù)步驟(1)記錄下的以太網(wǎng)數(shù)據(jù)發(fā)往的設(shè)備編號信息，在對應(yīng)的業(yè)務(wù)信道上發(fā)送該以太網(wǎng)數(shù)據(jù),判斷該以太網(wǎng)數(shù)據(jù)長度是否小于等于數(shù)據(jù)載荷長度，如果小于等于數(shù)據(jù)載荷長度，則封裝到業(yè)務(wù)信道上，繼續(xù)下一個以太網(wǎng)數(shù)據(jù)的復(fù)接，否則，封裝數(shù)據(jù)載荷長度以太網(wǎng)數(shù)據(jù)后，進(jìn)入步驟(3)；

(3)計(jì)算剩余以太網(wǎng)數(shù)據(jù)的長度，判斷剩余以太網(wǎng)數(shù)據(jù)的長度是否小于等于數(shù)據(jù)載荷長度，如果小于等于數(shù)據(jù)載荷長度則封裝到業(yè)務(wù)信道上，返回到步驟(2)，否則，封裝數(shù)據(jù)載荷長度以太網(wǎng)數(shù)據(jù)后，執(zhí)行步驟(3)直至封裝完所有的以太網(wǎng)數(shù)據(jù)；

根據(jù)控制信息域的設(shè)備編號，分別接收各設(shè)備發(fā)送來的以太網(wǎng)數(shù)據(jù)，進(jìn)行以下分接過程：

A、接收業(yè)務(wù)信道上送來的以太網(wǎng)數(shù)據(jù)，進(jìn)入步驟B；

B、把接收到控制信息域與校驗(yàn)矩陣H進(jìn)行運(yùn)算，得到6bit校驗(yàn)結(jié)果，如果為“000000”，則表示數(shù)據(jù)無錯誤位，否則，根據(jù)校驗(yàn)值定位的數(shù)據(jù)位進(jìn)行糾錯和檢錯，進(jìn)入步驟C；

C、如果控制信息域的數(shù)據(jù)有錯誤，則丟棄當(dāng)前業(yè)務(wù)信道上送來的以太網(wǎng)數(shù)據(jù)，返回到A，否則進(jìn)入步驟D；

D、判斷分段計(jì)數(shù)器的值是否連續(xù)，如果不連續(xù)，則丟棄當(dāng)前業(yè)務(wù)信道上送來的以太網(wǎng)數(shù)據(jù)，返回到A，否則，進(jìn)入步驟E；

E、將已經(jīng)完成整個數(shù)據(jù)恢復(fù)的以太網(wǎng)數(shù)據(jù)發(fā)送到以太網(wǎng)接口，返回步驟A繼續(xù)接收新的以太網(wǎng)數(shù)據(jù)；

所述校驗(yàn)矩陣H如式(Ⅰ)下：

式(Ⅰ)中，I₆是單位矩陣，Q是P矩陣的轉(zhuǎn)置。

根據(jù)本發(fā)明優(yōu)選的，所述步驟B，采用(26，20)縮短漢明碼對控制信息域數(shù)據(jù)進(jìn)行校驗(yàn)，(26，20)縮短漢明碼由(63，57)漢明碼縮短得到，最小碼距為4。糾正單個錯誤并檢測兩個錯誤。

特點(diǎn)如下：(1)編解碼速度快，校驗(yàn)矩陣中每行1的個數(shù)相等，這說明用于產(chǎn)生每位校驗(yàn)位的電路延時幾乎相等，不僅速度快，而且便于優(yōu)化；(2)電路面積小，所用到的XOR門比擴(kuò)展?jié)h明碼中少很多，不僅能減小面積，同時能降低功耗；(3)3位錯誤的誤糾概率低于擴(kuò)展?jié)h明碼，而4位錯誤的檢測概率高于擴(kuò)展?jié)h明碼。

本發(fā)明的有益效果為：

本發(fā)明以太網(wǎng)數(shù)據(jù)復(fù)分接硬件電路主要采用FPGA為處理平臺，發(fā)揮FPGA處理速度快、電路實(shí)現(xiàn)靈活和代碼移植好等特點(diǎn)；結(jié)合通信信道和以太網(wǎng)數(shù)據(jù)特點(diǎn)，制定了符合以太網(wǎng)數(shù)據(jù)復(fù)分接的控制裝置及以太網(wǎng)數(shù)據(jù)復(fù)分接流程，具有簡潔、高效、可靠等優(yōu)點(diǎn)；結(jié)合高效的校驗(yàn)裝置，保證了關(guān)鍵信息的傳輸可靠性。

附圖說明

圖1為本發(fā)明以太網(wǎng)數(shù)據(jù)復(fù)接方法流程示意圖；

圖2為本發(fā)明以太網(wǎng)數(shù)據(jù)分接方法流程示意圖；

具體實(shí)施方式

下面結(jié)合說明書附圖和實(shí)施例對本發(fā)明作進(jìn)一步限定，但不限于此。

實(shí)施例1

一種以太網(wǎng)數(shù)據(jù)復(fù)分接方法，該方法運(yùn)行在微波通信系統(tǒng)鏈路層FPGA上，通過FPGA平臺來實(shí)現(xiàn)該電路功能，主要完成以太網(wǎng)MAC層處理、以太網(wǎng)數(shù)據(jù)復(fù)接和分接。鏈路層FPGA包括以太網(wǎng)數(shù)據(jù)復(fù)分接裝置，以太網(wǎng)數(shù)據(jù)復(fù)分接裝置包括控制信息域和業(yè)務(wù)數(shù)據(jù)域，所述控制信息域包括設(shè)備編號、載荷標(biāo)記、載荷長度、分段計(jì)數(shù)器、校驗(yàn)位；所述業(yè)務(wù)數(shù)據(jù)域包括數(shù)據(jù)載荷；設(shè)備編號為通信設(shè)備識別號，用于區(qū)分通信設(shè)備，設(shè)備編號長度為6bit，取值范圍1～63；載荷標(biāo)記通過定義不同的數(shù)值，來分別標(biāo)識以太網(wǎng)數(shù)據(jù)開始段、以太網(wǎng)數(shù)據(jù)中間段、以太網(wǎng)數(shù)據(jù)結(jié)束段，長度為2bit，“01”表示以太網(wǎng)數(shù)據(jù)開始段，“11”表示以太網(wǎng)數(shù)據(jù)中間段，“10”表示以太網(wǎng)數(shù)據(jù)結(jié)束段，“00”暫不使用；載荷長度用于標(biāo)記業(yè)務(wù)數(shù)據(jù)域中以太網(wǎng)數(shù)據(jù)的實(shí)際有效長度，長度為7bit；分段計(jì)數(shù)器，對于每個以太網(wǎng)數(shù)據(jù)均從0開始連續(xù)計(jì)數(shù)，每發(fā)走一個以太網(wǎng)數(shù)據(jù)分割包就自動加1，直到該以太網(wǎng)數(shù)據(jù)發(fā)送結(jié)束，長度為5bit；校驗(yàn)位為對設(shè)備編號、載荷標(biāo)記、載荷長度、分段計(jì)數(shù)器進(jìn)行糾錯編碼后得到的校驗(yàn)值；數(shù)據(jù)載荷長度(LEN_DATA),取值范圍48～127字節(jié)，有效數(shù)據(jù)不足數(shù)據(jù)載荷長度的部分，在后面填充0；如表1所示：

表1

具體步驟包括：

復(fù)接過程，如圖1所示：

(1)對從以太網(wǎng)接口芯片發(fā)送來的以太網(wǎng)數(shù)據(jù)，鏈路層FPGA對其進(jìn)行協(xié)議解析，包括前導(dǎo)碼、幀開始符、CRC校驗(yàn)，把以太網(wǎng)數(shù)據(jù)緩沖，同時記錄下以太網(wǎng)數(shù)據(jù)的長度和以太網(wǎng)數(shù)據(jù)發(fā)往的設(shè)備編號；

(2)根據(jù)步驟(1)記錄下的以太網(wǎng)數(shù)據(jù)發(fā)往的設(shè)備編號信息，在對應(yīng)的業(yè)務(wù)信道上發(fā)送該以太網(wǎng)數(shù)據(jù),判斷該以太網(wǎng)數(shù)據(jù)長度是否小于等于數(shù)據(jù)載荷長度，如果小于等于數(shù)據(jù)載荷長度，則封裝到業(yè)務(wù)信道上，繼續(xù)下一個以太網(wǎng)數(shù)據(jù)的復(fù)接，否則，封裝數(shù)據(jù)載荷長度以太網(wǎng)數(shù)據(jù)后，進(jìn)入步驟(3)；

(3)計(jì)算剩余以太網(wǎng)數(shù)據(jù)的長度，判斷剩余以太網(wǎng)數(shù)據(jù)的長度是否小于等于數(shù)據(jù)載荷長度，如果小于等于數(shù)據(jù)載荷長度則封裝到業(yè)務(wù)信道上，返回到步驟(2)，否則，封裝數(shù)據(jù)載荷長度以太網(wǎng)數(shù)據(jù)后，執(zhí)行步驟(3)直至封裝完所有的以太網(wǎng)數(shù)據(jù)；

根據(jù)控制信息域的設(shè)備編號，分別接收各設(shè)備發(fā)送來的以太網(wǎng)數(shù)據(jù)，進(jìn)行以下分接過程，如圖2所示：

A、接收業(yè)務(wù)信道上送來的以太網(wǎng)數(shù)據(jù)，進(jìn)入步驟B；

B、把接收到控制信息域與校驗(yàn)矩陣H進(jìn)行運(yùn)算，得到6bit校驗(yàn)結(jié)果，如果為“000000”，則表示數(shù)據(jù)無錯誤位，否則，根據(jù)校驗(yàn)值定位的數(shù)據(jù)位進(jìn)行糾錯和檢錯，進(jìn)入步驟C；

C、如果控制信息域的數(shù)據(jù)有錯誤，則丟棄當(dāng)前業(yè)務(wù)信道上送來的以太網(wǎng)數(shù)據(jù)，返回到A，否則進(jìn)入步驟D；

D、判斷分段計(jì)數(shù)器的值是否連續(xù)，如果不連續(xù)，則丟棄當(dāng)前業(yè)務(wù)信道上送來的以太網(wǎng)數(shù)據(jù)，返回到A，否則，進(jìn)入步驟E；

E、將已經(jīng)完成整個數(shù)據(jù)恢復(fù)的以太網(wǎng)數(shù)據(jù)發(fā)送到以太網(wǎng)接口，返回步驟A繼續(xù)接收新的以太網(wǎng)數(shù)據(jù)；

所述校驗(yàn)矩陣H如式(Ⅰ)下：

式(Ⅰ)中，I₆是單位矩陣，Q是P矩陣的轉(zhuǎn)置。

步驟B，采用(26，20)縮短漢明碼對控制信息域數(shù)據(jù)進(jìn)行校驗(yàn)，(26，20)縮短漢明碼由(63，57)漢明碼縮短得到，最小碼距為4。糾正單個錯誤并檢測兩個錯誤。

特點(diǎn)如下：(1)編解碼速度快，校驗(yàn)矩陣中每行1的個數(shù)相等，這說明用于產(chǎn)生每位校驗(yàn)位的電路延時幾乎相等，不僅速度快，而且便于優(yōu)化；(2)電路面積小，所用到的XOR門比擴(kuò)展?jié)h明碼中少很多，不僅能減小面積，同時能降低功耗；(3)3位錯誤的誤糾概率低于擴(kuò)展?jié)h明碼，而4位錯誤的檢測概率高于擴(kuò)展?jié)h明碼。