具有用于產(chǎn)生附加構(gòu)件的多晶硅層的氮化鎵晶體管的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及氮化鎵(GaN)裝置的領(lǐng)域，并且更具體地，涉及使用一個或多個多晶硅層來制造主動及被動硅裝置的GaN集成電路的制造。
【背景技術(shù)】
[0002]氮化鎵(GaN)半導(dǎo)體裝置由于其能以高頻切換、承載大電流、且支持高電壓的能力而與日倶增地合乎吾人所欲。這些裝置的發(fā)展普遍針對高功率/高頻率應(yīng)用。針對這些類型應(yīng)用制作的裝置系基于顯現(xiàn)高電子迀移率的一般裝置結(jié)構(gòu)，且不同地被稱作異質(zhì)接面場效晶體管(HFET)、高電子迀移率晶體管(HEMT)、或調(diào)變摻雜場效晶體管(MODFET)。這些類型的裝置典型地可忍受例如30V至2000V的高電壓，同時在例如10kHz-1OOGHz的高頻下運作。
[0003]GaN HEMT裝置包括具有至少二氮化層的氮化物半導(dǎo)體。在半導(dǎo)體或在緩沖層上形成不同材料會使層體具有不同帶隙(band gaps)。相鄰的氮化層中的不同材料亦會造成極化，其造成靠近兩層的接面處，特別是在具有較窄帶隙的層體中的傳導(dǎo)二維電子氣(2DEG)區(qū)域。
[0004]造成極化的氮化層典型包括鄰近GaN層的AlGaN阻擋層以包括2DEG，而允許電荷流過裝置。此阻擋層可為摻雜或未摻雜的。由于2DEG區(qū)域在零柵極偏壓下存在于柵極下方，大部分的氮化鎵裝置系為通常導(dǎo)通或空乏模式裝置。若2DEG區(qū)域在零施加?xùn)艠O偏壓下于柵極的上被空乏，即移除時，則此裝置可為增強模式裝置。增強模式裝置為通常截止，且由于所提供的附加安全性且它們較易以簡單、低成本的驅(qū)動電路來控制，故其合于吾人之意。增強模式裝置需要在柵極處施加正偏壓以傳導(dǎo)電流。
[0005]圖1A至圖1H示出了用于制造增強模式(通常截止)GaN晶體管的傳統(tǒng)制造程序。如圖1A所示，例示性裝置藉在由硅(Si)、碳化硅(SiC)或類似物形成的襯底10上先沉積數(shù)個層體而形成。特別是，氮化鋁(AlN)種層11沉積在襯底10上，氮化鎵鋁(AlGaN)層12形成在種層11上，且氮化鎵(GaN)層13形成在AlGaN層12上。此外，氮化鎵鋁(AlGaN)阻擋層14形成在GaN層13上，pGaN層15形成在阻擋層14上，且柵極金屬16形成在pGaN層15上。如圖1A進一步所示，光阻17在柵極金屬16上沉積做為保護層，以使用光阻界定柵極圖案。
[0006]接著，如圖1B所示，柵極金屬16及pGaN材料15(即晶體)利用作為保護層的光阻17來蝕刻。接下來如圖1C及ID中所示，絕緣層或膜18被沉積，且接觸開口 19A及19B系形成用于源極與漏極接點。再者，沉積第一鋁金屬以界定金屬圖案。如圖1E所示，金屬層可形成源極金屬20A、漏極金屬20B、及隨意而定的場板20C。如圖1F中所示，中間層介電質(zhì)接著沉積。在此范例中，絕緣層18與在圖1C中所沉積者為相同材料。
[0007]—旦中間層介電質(zhì)18沉積，如圖1G所示，可在金屬層間切出通孔22A及22B。此等通孔可填充鎢來形成插塞，且可沉積第二鋁金屬層以形成金屬21A及21B。此步驟可如圖1H中所示再次實行而形成額外通孔切口 24A及24B與額外金屬23A及23B。接著可在第三鋁金屬23A及23B上方沉積鈍化層25。圖2顯示由圖1A-1H的程序所形成的GaN結(jié)構(gòu)的掃描式電子顯微鏡圖。
[0008]以上圖1A-1H中所述的程序的限制在于所制造的裝置為在芯片上的單一增強模式裝置。第二限制在于上文提及的GaN HEMT裝置使用高度傳導(dǎo)電子氣(2DEG)，而因此為η通道晶體管。然而，由于氮化鎵中極不良的電洞迀移率，故難以制造P信道晶體管。此外，亦難以在氮化鎵中制造其他類型的硅裝置。
[0009]據(jù)此，吾人會希望有用以形成包括以其他方式難以在氮化鎵中制造的硅主動及被動構(gòu)件的GaN集成電路的方法。

【發(fā)明內(nèi)容】

[0010]本文系揭露包括用以制造用于集成電路的附加構(gòu)件的GaN晶體管裝置及其制造方法。此GaN裝置包括EPI結(jié)構(gòu)及設(shè)置在EPI結(jié)構(gòu)上方的絕緣材料。此外，一個或多個多晶硅層設(shè)置在絕緣材料中，而所述多晶硅層具有一個或多個η型區(qū)域及P型區(qū)域。此裝置還包括設(shè)置在絕緣材料上的金屬互連部，及設(shè)置在絕緣材料中將源極與漏極金屬連接至多晶硅層的η型及P型區(qū)域的通孔。
[0011]—種用以制造GaN晶體管裝置的方法包括形成EPI結(jié)構(gòu)，其具有襯底、在該襯底上方的AlGaN層、在該AlGaN層上方的GaN層、在該AlGaN層上方的阻擋層、在該阻擋層上方的P型GaN層;在該P型GaN層上沉積柵極金屬；及在該柵極金屬上方形成光阻，且蝕刻該柵極金屬及該P型GaN層。此方法還包括沉積第一絕緣層;蝕刻該第一絕緣層以在絕緣材料中形成對接觸窗;及在該對接觸窗中形成源極金屬與漏極金屬。接著，沉積第二絕緣層且在該第二絕緣層上沉積多晶硅層。在沉積該多晶硅層后，此制造方法還包括下列步驟:摻雜該多晶硅層以在該多晶硅層中形成至少一個η型區(qū)域及至少一個P型區(qū)域;沉積第三絕緣層且在該第三絕緣層中形成第一多數(shù)通孔，所述通孔分別耦合至該源極金屬、該漏極金屬、該多晶硅層的該至少η型區(qū)域、及該多晶硅層的該至少一個P型區(qū)域;及在該第三絕緣層上形成金屬層。
【附圖說明】
[0012]本揭露內(nèi)容的特征、目的及優(yōu)點將在結(jié)合圖式審視以下詳細(xì)敘述時更為明顯看出，圖中相同參考符號于全文中系做對應(yīng)標(biāo)示，且其中:
[0013]圖1Α-1Η繪示用以制造增強模式(常閉)GaN晶體管的傳統(tǒng)制造程序。
[0014]圖2顯示由圖1A-1H的程序所形成的GaN結(jié)構(gòu)的掃描式電子顯微鏡圖。
[0015]圖3A-3H繪示根據(jù)本發(fā)明的第一實施例在GaN集成電路中使用多晶硅層以制造主動及被動娃裝置。
[0016]圖4A及4B繪示根據(jù)本發(fā)明的例示性實施例的GaN集成電路的額外實施例。
[0017]圖5A-5J繪示使用多晶硅層以制造如圖4A及/或4B中所示在GaN集成電路中的裝置的例不性制造程序。
[0018]圖6繪示根據(jù)本發(fā)明的GaN集成電路的又另一實施例。
[0019]圖7A-7H繪示使用多晶硅層來制造如圖6中所示在GaN集成電路中的裝置的例示性制造程序。
[0020]圖8繪示根據(jù)本發(fā)明的例示性實施例的GaN集成電路的又另一變化。
[0021 ]圖9A-91繪示使用多晶硅層來制造如圖8中所示在GaN集成電路中的裝置的例示性制造程序。
【具體實施方式】
[0022]在以下詳細(xì)敘述中，某些實施例系為參考。這些實施例采足夠詳細(xì)敘述以使熟悉此技者能夠?qū)嵤┧鼈儭⒘私獾氖窃诒疚闹兴衣墩呖刹捎闷渌麑嵤├⒖勺龀啥喾N結(jié)構(gòu)的、邏輯的、及電子氣的改變，且使用材料的變化來形成集成電路的多種層體。在后附詳細(xì)敘述中所揭示的特征的多種組合，對于欲以最寬廣意義范圍來實施本案教示內(nèi)容，可能非屬必要，而反倒僅是用來描述本發(fā)明的特定代表范例。
[0023 ]圖3A-3H繪示根據(jù)本發(fā)明的第一實施例使用多晶硅層以在GaN集成電路中制造主動及被動娃裝置。
[0024]本發(fā)明所述的制造方法的第一例示性實施例的初始步驟使用如同以上那些針對圖1A-1F所述的GaN晶體管的傳統(tǒng)制造技術(shù)的相同與相似步驟。特別是，EPI結(jié)構(gòu)包括沉積在襯底上的種層(例如氮化鋁(AlN))，其由硅(Si)、碳化硅(SiC)或類似物所形成。并且，一個或多個過渡層(例如氮化鎵鋁(AlGaN))形成在該種層上，且通道層(例如氮化鎵(GaN)層)形成在該AlGaN層上。由氮化鎵鋁(AlGaN)所組成的阻擋層，例如，接著形成在該通道層上，使得二維電子氣(2DEG)形成在該通道層與該阻擋層間的接面處。
[0025]在例示性實施例中，為形成柵極，將pGaN層形成在阻擋層上，且將柵極金屬形成在該PGaN層上。接著，在該柵極金屬上沉積光阻作為保護層以使用該光阻界定柵極圖案，且蝕刻該柵極金屬及該PGaN材料。而后沉積絕緣層且在該絕緣層中形成接觸開口用于源極與漏極接點。再者，沉積鋁金屬以界定源極金屬、漏極金屬、及隨意而定的場板。其次，中間層介電質(zhì)沉積在金屬接點上。
[0026]圖3A繪示從這些初步制造步驟所得的結(jié)構(gòu)。如同所示，襯底110從底層至頂層設(shè)置有AlN種層IlUAlGaN層112、由GaN