自對準(zhǔn)過孔流程的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明通常涉及半導(dǎo)體裝置的制造，尤其涉及用以形成過孔的自對準(zhǔn)流程。
【背景技術(shù)】
[0002]在目前的集成電路中，最小特征尺寸例如場效應(yīng)晶體管的溝道長度已達(dá)到深亞微米范圍，從而不斷增加這些電路在速度和/或功耗和/或電路功能的多樣性方面的性能。當(dāng)顯著縮小獨立電路元件的尺寸以例如提升晶體管元件的開關(guān)速度時，電性連接該些獨立電路元件的互連線的可用層面空間(available floor space)也被縮減。因此，必須縮減這些互連線的尺寸以及金屬線之間的空間，以補償可用層面空間的縮減量以及單位面積所設(shè)置的電路元件的增加量。
[0003]在目前這樣的集成電路中，裝置性能的限制因素是由晶體管元件的開關(guān)速度所引起的信號傳輸延遲。由于這些晶體管元件的溝道長度現(xiàn)在已達(dá)到50納米及更小，信號傳輸延遲不再受場效應(yīng)晶體管限制。相反，信號傳輸延遲因增加的電路密度而受互連線限制，因為線間電容(C)增加并且由于線的橫截面積的降低也使這些線的電阻(R)增加。因此，寄生RC時間常數(shù)以及相鄰金屬線之間的電容耦合要求引入新型材料來形成金屬化層。
[0004]傳統(tǒng)上，通過在介電層堆疊中嵌入銅線及過孔來形成金屬化層，也就是包括金屬線及過孔以依據(jù)特定的電路布局提供電路元件之間的電性連接的線路層。對于高度復(fù)雜的應(yīng)用，除使用銅和/或銅合金以外，成熟已知的介電材料二氧化硅(k?4.2)及氮化硅(k>7)可逐漸由具有約3.0及更低的相對介電常數(shù)的低k介電材料替代。
[0005]另外，具有約40納米及更小的柵極長度的特征尺寸的持續(xù)縮小可能需要進(jìn)一步降低相應(yīng)介電材料的介電常數(shù)。出于這個原因，業(yè)界已提出至少在關(guān)鍵裝置區(qū)引入“氣隙(air gap) ”，因為空氣或類似氣體可具有約1.0的介電常數(shù)。
[0006]形成氣隙及多個金屬化層的流程是復(fù)雜的。該多個金屬化層的形成常常需要在層間使用覆蓋層，例如氮化硅。由于覆蓋層材料具有高于低k介電層的介電常數(shù)，因而增加堆疊的總電容，從而降低最大可達(dá)開關(guān)速度。
[0007]本發(fā)明涉及形成過孔的各種方法以及由此形成的裝置，從而可避免或至少減少上述一個或多個問題的影響。

【發(fā)明內(nèi)容】

[0008]下面提供本發(fā)明的簡要總結(jié)，以提供本發(fā)明的一些態(tài)樣的基本理解。本
【發(fā)明內(nèi)容】
并非詳盡概述本發(fā)明。其并非意圖識別本發(fā)明的關(guān)鍵或重要元件或劃定本發(fā)明的范圍。其唯一目的在于提供一些簡化的概念，作為后面所討論的更詳細(xì)說明的前序。
[0009]—般來說，本發(fā)明涉及形成互連結(jié)構(gòu)的各種方法。一種方法包括:除其它以外，形成第一介電層，該第一介電層具有至少一個導(dǎo)電特征嵌入其中。形成嵌入設(shè)于該第一介電層上方的第二介電層中的多條第一導(dǎo)線。該多條第一導(dǎo)線中的一條第一導(dǎo)線接觸該導(dǎo)電特征。利用第一蝕刻掩膜蝕刻該第一導(dǎo)線，以在該第一導(dǎo)線中定義導(dǎo)電過孔部分以及凹入線部。形成嵌入設(shè)于該第二介電層上方的第三介電層中的多條第二導(dǎo)線。該多條第二導(dǎo)線中的一條第二導(dǎo)線接觸該導(dǎo)電過孔部分，且該第三介電層直接接觸該第二介電層。
[0010]另一種示例方法包括:除其它以外，形成第一介電層，該第一介電層具有至少一個導(dǎo)電特征嵌入其中。形成嵌入設(shè)于該第一介電層上方的第二介電層中的第一導(dǎo)線。該第一導(dǎo)線接觸該導(dǎo)電特征。在該第二介電層上方形成覆蓋層。在設(shè)于該第一導(dǎo)線上方的該覆蓋層的部分上方形成第一掩膜。蝕刻該覆蓋層以移除未被該第一掩膜覆蓋的該覆蓋層的部分，從而基于該覆蓋層的剩余部分定義位于該第一掩膜下方的第二掩膜。利用該第二掩膜作為蝕刻掩膜蝕刻該第一導(dǎo)線，以在該第一導(dǎo)線中定義導(dǎo)電過孔部分以及凹入線部。形成嵌入設(shè)于該第二介電層上方的第三介電層中的第二導(dǎo)線。
[0011 ] 一種示例裝置包括:除其它以外，第一介電層，具有至少一個導(dǎo)電特征嵌入其中。多條第一導(dǎo)線嵌入設(shè)于該第一介電層上方的第二介電層中。該多條第一導(dǎo)線中的一條第一導(dǎo)線接觸該導(dǎo)電特征并在該第一導(dǎo)線中定義導(dǎo)電過孔部分以及凹入線部。多條第二導(dǎo)線嵌入設(shè)于該第二介電層上方的第三介電層中。該多條第二導(dǎo)線中的一條第二導(dǎo)線接觸該導(dǎo)電過孔部分，且該第三介電層直接接觸該第二介電層。
【附圖說明】
[0012]結(jié)合附圖參照下面的說明可理解本發(fā)明，這些附圖中類似的附圖標(biāo)記代表類似的元件，以及其中:
[0013]圖1A至IM顯示裝置的剖視圖，以說明這里所揭露的形成過孔的方法；以及
[0014]圖2A至2M顯示與圖1A至IM對應(yīng)的裝置的頂視圖。
[0015]盡管這里所揭露的發(fā)明主題容許各種修改及替代形式，但附圖中以示例形式顯示本發(fā)明主題的特定實施例，并在此進(jìn)行詳細(xì)說明。不過，應(yīng)當(dāng)理解，這里對特定實施例的說明并非意圖將本發(fā)明限于所揭露的特定形式，相反，意圖涵蓋落入由權(quán)利要求定義的本發(fā)明的精神及范圍內(nèi)的所有修改、等同及替代。
【具體實施方式】
[0016]下面說明本發(fā)明的各種示例實施例。出于清楚目的，不是實際實施中的全部特征都在本說明書中進(jìn)行說明。當(dāng)然，應(yīng)當(dāng)了解，在任意此類實際實施例的開發(fā)中，必須作大量的特定實施決定以滿足開發(fā)者的特定目標(biāo)，例如符合與系統(tǒng)相關(guān)及與商業(yè)相關(guān)的約束條件，該些約束條件因不同實施而異。而且，應(yīng)當(dāng)了解，此類開發(fā)努力可能復(fù)雜而耗時，但其仍然是本領(lǐng)域技術(shù)人員借助本發(fā)明所執(zhí)行的常規(guī)程序。
[0017]現(xiàn)在將參照附圖來說明本發(fā)明主題。附圖中示意各種結(jié)構(gòu)、系統(tǒng)及裝置僅是出于解釋目的以及避免使本發(fā)明與本領(lǐng)域技術(shù)人員熟知的細(xì)節(jié)混淆，但仍包括該些附圖以說明并解釋本發(fā)明的示例。這里所使用的詞語和詞組的意思應(yīng)當(dāng)被理解并解釋為與相關(guān)領(lǐng)域技術(shù)人員對這些詞語及詞組的理解一致。這里的術(shù)語或詞組的連貫使用并不意圖暗含特別的定義，亦即與本領(lǐng)域技術(shù)人員所理解的通常慣用意思不同的定義。若術(shù)語或詞組意圖具有特定意思，亦即不同于本領(lǐng)域技術(shù)人員所理解的意思，則此類特別定義會以直接明確地提供該術(shù)語或詞組的特定定義的定義方式明確表示于說明書中。
[0018]本發(fā)明通常涉及形成過孔結(jié)構(gòu)的各種方法以及由此形成的半導(dǎo)體裝置。在完整閱讀本申請以后，本領(lǐng)域的技術(shù)人員很容易了解，本方法可應(yīng)用于各種裝置，包括但不限于邏輯裝置、存儲器裝置等。現(xiàn)在參照附圖詳細(xì)說明這里所揭露的方法及裝置的各種示例實施例。
[0019]圖1A至IM以及圖2A至2M顯示利用自對準(zhǔn)制造方法在裝置100中形成過孔的方法。圖1A至IM顯示裝置100的剖視圖以及圖2A至2M顯示裝置100的相應(yīng)頂視圖。圖1A的方位由圖2A中的中心線表示。裝置100包括襯底105。在襯底105上方形成介電層110。介電層110可為裝置層115的部分，在裝置層115可設(shè)置半導(dǎo)體基電路元件。出于方便，圖1A中未顯示任意此類電路元件。襯底105也可包括任意合適的微結(jié)構(gòu)特征，例如微機械組件、光電組件等，其中，這些組件的至少其中一些可能需要形成于金屬化系統(tǒng)中的互連結(jié)構(gòu)。裝置層115包括簡單顯示的導(dǎo)電特征120 (例如接觸)，其形成于介電層110中以接觸下方裝置，例如晶體管(未圖示)的源/漏區(qū)或柵極結(jié)構(gòu)。若為柵極接觸，則導(dǎo)電特征120