專利名稱：卷帶自動焊接球陣式集成電路封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路封裝方法，尤其是一種卷帶自動焊接球陣式集成電路封裝方法。
現(xiàn)今TAB-BGA型集成電路封裝電路板的制法而論，基本如圖4A～I所示，圖中所示為3M公司典型的制程，首先是在圖4A的聚亞酰胺膜90(POLYIMIDE)基材上方通過濺鍍方式(PVD或CVD)形成薄厚度的濺鍍銅91，以形成一含薄銅層的聚亞酰胺膜，然后為如圖4B所示，表面以電鍍方式覆蓋一薄厚度的電鍍銅92，之后，為如圖4C所示，于頂?shù)酌嫣帀汉细赡ひ约巴ㄟ^曝光和顯影的步驟，而形成位于頂?shù)酌娉识鄠€具缺口的塊狀干膜93，其次，則為如圖4D所示，于頂部位置進行電鍍銅的步驟，以形成位于各于膜93之間的較厚電鍍銅94，其次，則為如圖4E所示，對聚亞酰胺膜90進行蝕刻的步驟，而形成供后續(xù)進行植入錫球的錐度孔97，而后，為如圖4F所示，進行電解電鍍鎳及電解電鍍鉻的步驟，令位于上表面的較厚電鍍銅94以及底部的錐度孔97處形成電解電鍍鎳和電鍍鉻層96，之后，為去除頂?shù)讓拥母赡?3而形成如圖4G的型式，并經(jīng)蝕刻銅層的步驟，對圖4G內(nèi)部夾層位置的電鍍銅92以及濺鍍銅91蝕刻，而轉(zhuǎn)變?yōu)槿鐖D4H的型態(tài)，最后，則為對底部的各錐度孔97位置進行植入錫球的步驟，而在圖4I所示的相關(guān)部位形成供外接的錫球98，至于位于表面適當(dāng)位置的外突的電鍍鎳和電鍍鉻層96，其一處供粘著芯片40，并同時將芯片40各引腳通過打線機(BONDER)以金屬線41跨接至相關(guān)位置處。但上述現(xiàn)有的TAB-BGA集成電路封裝電路板的制法有如下缺點首先，于聚亞酰胺膜90上方為濺鍍(SPUTTERING)方式形成的薄厚度的濺鍍銅91，雖通過濺鍍方式形成銅箔可達到較均勻且較薄的厚度，然這種濺鍍制程不僅較為昂貴，且在聚亞酰胺膜表面進行大面積的濺鍍作業(yè)時，成本更屬高昂，無法符合經(jīng)濟性的要求。其次，外接接點為使用
植錫球
方式為之，由于錫球大小有一定限制，而相應(yīng)供錫球植入的錐度孔亦必須設(shè)計適當(dāng)?shù)脑S用誤差，故導(dǎo)致外接接點的大小及間隔距離無法大幅縮減，造成外接接點無法細微化的缺點，且植入錫球的方式是令錫球于電路板上滾動而落入各錐度孔中，然后再通過高溫與錐度孔內(nèi)部的金屬結(jié)合，此舉，更有著定位精確度不足的現(xiàn)象，亦即無法確保各錫球全部對準(zhǔn)，故而欲達到更高精密度及更小接點的需求下，乃無法實現(xiàn)。再者，由于其供連接芯片的接點上形成鉻金屬，故而必須使用鉻線焊接方式(Au Wire Bonding)來與芯片接點之間進行跳線連接，此種通過跳線連接芯片的封裝方式較占用電路板面積，導(dǎo)致整個封裝電路板的尺寸較大，無法符合高密度的要求。
本發(fā)明的目的在于提供一種可使各外接接點精密定位，形成更細小外接接點，并且可適當(dāng)?shù)乜s小封裝電路板面積的卷帶自動焊接球陣式集成電路封裝方法。
本發(fā)明的目的是這樣實現(xiàn)的，一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有雙面薄銅的聚亞酰胺膜作為基材；對基材雙面進行第一干膜的壓合、曝光和顯影，而僅令上表面形成缺口；為在第一干膜未覆蓋的上表面處依次進行電鍍銅、電鍍鎳、電鍍金以及電鍍鎳等多層電鍍；去除第一干膜；對基材雙面進行第二干膜的壓合、曝光和顯影，而僅令下表面形成缺口；運用第二干膜為遮罩，以對下層薄銅進行蝕刻；運用下層薄銅作為遮罩，對基材的聚亞酰胺膜部位進行激光蝕刻，藉薄銅的阻擋以及激光能量的控制，形成未貫通的孔洞圖形；在基材上表面壓合第三干膜，以保護上表面電鍍層；在聚亞酰胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第三干膜；蝕刻介于各個多層電鍍層之間呈外露的上層薄銅，而使相鄰電鍍層相互隔開，以及蝕刻去除位于多層電鍍層表面的電鍍鎳層，而使電鍍金層外露；及，對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成位于基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由多層電鍍層所形成的接觸懸臂，供焊接結(jié)合芯片。
本發(fā)明的目的還可以通過下述方法來實現(xiàn)，一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有雙面薄銅的聚亞酰胺膜作為基材；對基材雙面進行第一干膜的壓合、曝光和顯影，而僅令上表面形成缺口；在第一干膜未覆蓋的上表面處依次進行電鍍鎳、及電鍍金的雙層電鍍；去除第一干膜；對基材雙面進行第二干膜的壓合、曝光和顯影，而僅令下表面形成缺口；運用第二干膜為遮罩，對下層薄銅進行蝕刻；運用下層薄銅作為遮罩，對基材的聚亞酰胺膜部位進行激光蝕刻，薄銅的阻擋以及對激光能量的控制，形成未貫通的孔洞圖形；在基材上表面壓合第三干膜，以保護上表面電鍍層；在聚亞酰胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第三干膜；蝕刻介于各個多層電鍍層之間呈外露的上層薄銅，而使相鄰電鍍層相互隔開；及，對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成位于基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由多層電鍍層所形成的接觸懸臂，供焊接結(jié)合芯片。
本發(fā)明的目的還可以通過下述方法來實現(xiàn)，一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有雙面薄銅的聚亞酰胺膜作為基材；對基材雙面進行第一干膜的壓合、曝光和顯影的步驟，而僅令上表面形成缺口；在第一干膜未覆蓋的上表面處依次進行電鍍銅、及電鍍鎳的雙層電鍍；去除第一干膜；對基材雙面進行第二干膜的壓合、曝光和顯影，而僅令下表面形成缺口；運用第二干膜為遮罩，對下層薄銅進行蝕刻；運用下層薄銅作為遮罩，對基材的聚亞酰胺膜部位進行激光蝕刻，藉薄銅的阻擋以及對激光能量的控制，形成未貫通的孔洞圖形；在基材上表面壓合第三干膜，以保護上表面電鍍層；在聚亞酰胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第三干膜；在基材頂?shù)撞可w合第四干膜，并經(jīng)曝光和顯影，而僅在頂部特定位置形成缺口；對頂部缺口進行鍍金，而形成鍍金凸點；蝕刻介于各個雙層電鍍層之間外露的上層薄銅，而使相鄰電鍍層相互隔開；對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成位于基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由雙層電鍍層以及鍍金凸點所形成的接觸懸臂，供焊接結(jié)合芯片。
本發(fā)明與已有技術(shù)相比優(yōu)點和積極效果非常明顯。由以上的技術(shù)方案可知，在本發(fā)明的前段制程中，由于直接取用已預(yù)先壓合或粘合有雙面薄銅的聚亞酰胺膜作為基材，基材的成本顯然可較前述傳統(tǒng)方式進行濺鍍薄銅的步驟低廉，有著降低成本的優(yōu)點，而通過對聚亞酰胺膜10進行激光蝕刻形成孔洞12以及形成電解電鍍接點17的步驟中，即使得各接點得以自動對準(zhǔn)(SELF-ALIGN)于各孔洞12內(nèi)，而不致產(chǎn)生偏移或過度誤差，故而提供精確定位的優(yōu)點外，且可使各接點17之間的間距可控制在相當(dāng)窄小的程度(20μ)，更可符合細微接點的特性，此外，對于

圖1R、圖2R以及圖3S的供接合芯片40處的芯片安裝孔22位置所形成的多層電鍍層或形成有鍍金凸點20的懸臂構(gòu)造，更為形成一種可直接通過單點焊接(SINGLE POINT BOND)方式予以接合芯片40，無需通過跳接金線方式連結(jié)，此舉，亦使得TAB-BGA封裝電路板整體尺寸縮小，誠為一較傳統(tǒng)TAB-BGA制法更具高密度化效果及可使外接接點更趨精確及細小的制法，再者，經(jīng)使用雙面薄銅的聚亞酰胺膜，下層薄銅亦可用作激光鉆孔的遮罩，更使得激光鉆孔更趨精確。
以下結(jié)合附圖進一步說明本發(fā)明的具體結(jié)構(gòu)特征及目的。
圖1是本發(fā)明的第一實施例制法剖視示意圖。
圖2是本發(fā)明的第二實施例制法剖視示意圖。
圖3是本發(fā)明的第三實施例制法剖視示意圖。
圖4是傳統(tǒng)的TAB-BGA制程的剖視示意圖。
本發(fā)明具有三種不同的實施例，而其間僅各制程的電鍍層的材料不同而導(dǎo)致制程略有變動，以下即依次就本發(fā)明的各實施例說明之，首先如圖1A～R所示，在圖1A中，本發(fā)明為直接使用已壓合或粘合有雙面薄銅11、111的聚亞酰胺膜10作為本發(fā)明的基材，而無需如傳統(tǒng)制程必須先對聚亞酰胺膜基材上附加濺鍍銅的步驟，據(jù)以免除薄銅金屬需進行濺鍍所衍生的作業(yè)復(fù)雜性以及基材成本過于高昂的問題，而在圖1B中，為于上、下層薄銅11、111進行壓合第一干膜13、131以及進行曝光和顯影的步驟，以在上表面形成多個塊狀干膜13，然后為如圖1C所示，依次電鍍形成電鍍銅141、電鍍鎳142、電鍍金143以及電鍍鎳144等多層式電鍍層，經(jīng)去除前述圖1干膜13后，即如圖1D所示，為形成朝上突起的電鍍層，其后，為如圖1E所示，實施第二干膜16、161的壓合、曝光和顯影的步驟，而僅在底部形成外露缺口，即經(jīng)圖1F對下層薄銅111蝕刻，而在去除第二干膜16、161后，即形成如圖1G所示，令下層薄銅111蝕刻形成具有多個缺口112的型態(tài)，其后，為如圖1H所示，運用該下層薄銅111作為遮罩，以激光蝕刻方式對聚亞酰胺膜10底部進行蝕刻，通過對激光能量的控制，使聚亞酰胺膜10蝕刻形成多個未貫穿的孔洞12(此等孔洞供后續(xù)電解電鍍形成向下延伸的接點)，然后為如圖1I所示對上表面壓合第三干膜19)以使前述位于上表面的各圖形受到保護之后，再圖1J所示去除下層薄銅111，其次，則進行如圖1K的對聚亞酰胺膜10的各孔洞12部位進行電解電鍍的步驟(鍍鎳或鍍銅)，而在各孔洞處填滿以及外端呈外突型式的電解電鍍接點17(形成此封裝電路板的外接接點)，然后，為去除覆蓋在上表面的第三干膜19(如圖1L)，之后，為如圖1M、N所示，依次對底面進行覆蓋一保護膜18、覆蓋第4干膜51，然在圖1O的步驟中，去除位于電鍍層頂部的電鍍鎳144以及介于各電鍍層之間的上層薄銅11，而使電鍍層的電鍍金143呈外露狀態(tài)，并進行如圖1P的去除前述第四干膜51以及保護膜18的步驟，最后，則為如圖1Q所示，對中央位置以及其他位置實施激光鉆孔的步驟，以形成位于中央及外圍位置的芯片安裝孔22以及激光貫孔21，至此即完成封裝電路板的制程，而安裝芯片的方式，為如圖1R所示，由于位于芯片安裝孔22位置側(cè)邊的多層電鍍層基本形成一懸臂狀，且該圖1R最上方位置的電鍍層的表層位置為電鍍金143的材料，故即可直接經(jīng)單點焊接技術(shù)，直接結(jié)合芯片40。
本發(fā)明的另一實施例如圖2A～R所示，其間的差異處僅在于圖2C的電鍍層的材料僅為依次電鍍形成電鍍鎳142以及電鍍金143兩項材料而已，而在圖2O中為僅需蝕刻去除介于各電鍍層之間的上層薄銅11即可，其余均相同，而上述兩種制程均可達到相同的效果。
本發(fā)明的第三實施例如圖3中的A～S圖所示，其間的差異仍在于圖3C中的電鍍層材料為僅以一厚電鍍銅14以及一電鍍鎳15構(gòu)成的雙層型式的電鍍層，而在圖3N的第四于膜的壓合、曝光和顯影的步驟中，為將上、下表面均同時形成上、下層第四干膜51、511，僅在上表面近中央位置形成缺口512，而在圖3O的步驟中，對缺口512位置進行電鍍形成鍍金凸點20，而在圖3P的剝離第四干膜51、511以及在最終步驟(圖3S)，該等形成于表層電鍍鎳15上方的鍍金凸點20即可作為供單點焊接芯片40的焊接點。在第三實施例的細部制程方面，如圖3A所示，本發(fā)明是直接使用已壓合或粘合有雙面薄銅11、111的聚亞酰胺膜10作為本發(fā)明的基材，而無需如傳統(tǒng)制程必須先對聚亞酰胺膜基材上附加濺鍍銅的步驟，據(jù)以免除薄銅金屬需進行濺鍍所衍生的作業(yè)復(fù)雜性以及基材成本過于高昂的問題，而在圖3B中，為于上、下層薄銅11、111進行壓合第一干膜13、131以及進行曝光和顯影的步驟，以在上表面形成呈多個塊狀干膜13的型式，然后為如圖3C所示，依次電鍍形成一厚電鍍銅14以及一電鍍鎳15的雙層電鍍層，經(jīng)去除前述第一干膜13、131后，即如圖3D所示，形成朝上突起的電鍍層，其后，為如圖3E所示，實施第二干膜16、161的壓合、曝光和顯影的步驟，而僅在底部形成外露缺口，即經(jīng)圖3F對下層薄銅111蝕刻，而去除第二干膜16、161后，即形成如圖3G所示，令下層薄銅111蝕刻形成具有多個缺口112的型態(tài)，其后，為如圖3H所示，運用該下層薄銅111作為遮罩，以激光蝕刻方式對聚亞酰胺膜10底部進行蝕刻，通過對激光能量的控制，使聚亞酰胺膜10蝕刻形成多個未貫穿的孔洞12(此等孔洞供后續(xù)電解電鍍形成向下延伸的接點)，然后為如圖3I所示對上表面壓合第三干膜19以使前述位于上表面的各圖形受到保護后，再如圖3J所示去除下層薄銅111，其次，則進行如圖3K的對聚亞酰胺膜10的各孔洞12部位進行電解電鍍的步驟(鍍鎳或鍍銅)，而在各孔洞處填滿以及外端呈外突型式的電解電鍍接點17(形成此封裝電路板的外接接點)，然后，為去除覆蓋在上表面的圖3干膜19(如圖3L)，之后，為如圖3M所示，對底面進行覆蓋一保護膜18以及在圖3N中進行第四干膜51、511的壓合、曝光和顯影的步驟，而僅在上方特定位置形成缺口512，然后在圖3O的步驟中，對前述缺口512進行金材料電鍍的步驟，以形成鍍金凸點20，而經(jīng)圖3P去除頂?shù)撞康牡谒母赡?1、511及保護膜18后，即在該頂面近中央位置的厚電鍍鎳15上表面形成可供焊接芯片的鍍金凸點20，更如圖3Q所示，蝕刻去除介于相鄰厚電鍍銅14之間的上層薄銅11，最后，則為如圖3R所示，對中央位置以及其他位置實施激光鉆孔的步驟，以形成位于中央及外圍位置的芯片安裝孔22以及激光貫孔21，至此即完成封裝電路板的制程，而安裝芯片的方式，為如圖3S所示，由于位于芯片安裝孔22位置側(cè)邊的厚電鍍銅14及電鍍鎳15基本形成一懸臂狀，且該最上方位置的鍍金凸點20，可直接經(jīng)單點焊接技術(shù)，直接結(jié)合芯片40。
權(quán)利要求
1．一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有雙面薄銅的聚亞酰胺膜作為基材；對基材雙面進行第一干膜的壓合、曝光和顯影，而僅令上表面形成缺口；為在第一干膜未覆蓋的上表面處依次進行電鍍銅、電鍍鎳、電鍍金以及電鍍鎳等多層電鍍；去除第一干膜；對基材雙面進行第二干膜的壓合、曝光和顯影，而僅令下表面形成缺口；運用第二干膜為遮罩，以對下層薄銅進行蝕刻；運用下層薄銅作為遮罩，對基材的聚亞酰胺膜部位進行激光蝕刻，藉薄銅的阻擋以及激光能量的控制，形成未貫通的孔洞圖形；在基材上表面壓合第三干膜，以保護上表面電鍍層；在聚亞酰胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第三干膜；蝕刻介于各個多層電鍍層之間呈外露的上層薄銅，而使相鄰電鍍層相互隔開，以及蝕刻去除位于多層電鍍層表面的電鍍鎳層，而使電鍍金層外露；及對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成位于基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由多層電鍍層所形成的接觸懸臂，供焊接結(jié)合芯片。
2．根據(jù)權(quán)利要求1所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該由多層電鍍層所形成的接觸懸臂可以單點焊接方式與芯片結(jié)合。
3．根據(jù)權(quán)利要求1所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該電解電鍍接點由鎳或銅材料構(gòu)成。
4．一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有雙面薄銅的聚亞酰胺膜作為基材；對基材雙面進行第一干膜的壓合、曝光和顯影，而僅令上表面形成缺口；在第一干膜未覆蓋的上表面處依次進行電鍍鎳、及電鍍金的雙層電鍍；去除第一干膜；對基材雙面進行第二干膜的壓合、曝光和顯影，而僅令下表面形成缺口；運用第二干膜為遮罩，對下層薄銅進行蝕刻；運用下層薄銅作為遮罩，對基材的聚亞酰胺膜部位進行激光蝕刻，薄銅的阻擋以及對激光能量的控制，形成未貫通的孔洞圖形；在基材上表面壓合第三干膜，以保護上表面電鍍層；在聚亞酰胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第三干膜；蝕刻介于各個多層電鍍層之間呈外露的上層薄銅，而使相鄰電鍍層相互隔開；及對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成位于基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由多層電鍍層所形成的接觸懸臂，供焊接結(jié)合芯片。
5．根據(jù)權(quán)利要求4所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該由雙層電鍍層所形成的接觸懸臂可以單點焊接方式與芯片結(jié)合。
6．根據(jù)權(quán)利要求4所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該電解電鍍接點由鎳或銅材料構(gòu)成。
7．一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有雙面薄銅的聚亞酰胺膜作為基材；對基材雙面進行第一干膜的壓合、曝光和顯影的步驟，而僅令上表面形成缺口；在第一干膜未覆蓋的上表面處依次進行電鍍銅、及電鍍鎳的雙層電鍍；去除第一干膜；對基材雙面進行第二干膜的壓合、曝光和顯影，而僅令下表面形成缺口；運用第二干膜為遮罩，對下層薄銅進行蝕刻；運用下層薄銅作為遮罩，對基材的聚亞酰胺膜部位進行激光蝕刻，藉薄銅的阻擋以及對激光能量的控制，形成未貫通的孔洞圖形；在基材上表面壓合第三干膜，以保護上表面電鍍層；在聚亞酰胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第三干膜；在基材頂?shù)撞可w合第四干膜，并經(jīng)曝光和顯影，而僅在頂部特定位置形成缺口；對頂部缺口進行鍍金，而形成鍍金凸點；蝕刻介于各個雙層電鍍層之間外露的上層薄銅，而使相鄰電鍍層相互隔開；對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成位于基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由雙層電鍍層以及鍍金凸點所形成的接觸懸臂，供焊接結(jié)合芯片。
8．根據(jù)權(quán)利要求7所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該由雙層電鍍層所形成的接觸懸臂可以單點焊接方式與芯片結(jié)合。
9．根據(jù)權(quán)利要求7所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該電解電鍍接點由鎳或銅材料構(gòu)成。
全文摘要
本發(fā)明涉及一種卷帶自動焊接球陣式集成電路封裝方法,其在壓合有雙面薄銅的聚亞酰胺膜上層形成第一干膜、電鍍銅/鎳/金/鎳(或鎳/金、銅/鎳)、去除第一干膜、通過第二干膜蝕刻聚亞酰胺膜下層薄銅形成多個缺口、藉下層薄銅作為遮罩對聚亞酰胺膜激光鉆孔形成孔洞,孔洞電解電鍍形成外突接點、蝕刻薄銅及剝鎳、激光鉆孔形成芯片安裝孔及外圍貫孔,從而使外接接點更細微,且可以單點焊接方式焊接芯片而得以縮小封裝面積。
文檔編號H05K3/00GK1210368SQ9711821
公開日1999年3月10日 申請日期1997年9月4日 優(yōu)先權(quán)日1997年9月4日
發(fā)明者蔡維人 申請人:華通電腦股份有限公司