專利名稱：分路保護電路及其方法
技術領域：
本發(fā)明通常涉及電子學領域，尤其涉及形成半導體器件和結構的方法。
背景技術：
過去，電子エ業(yè)使用發(fā)光二極管(LEDs)用于多種應用。發(fā)光二極管的改進改善了效率并增強了發(fā)光二極管的發(fā)光能力以及導致應用増加。在一些應用中，幾個發(fā)光二極管串聯(lián)連接在一起以提供較高強度的光輸出。在這樣的應用中，若發(fā)光二極管之一故障處于開路狀態(tài)，那么電流不再流到其余的發(fā)光二極管，因此任何發(fā)光二極管都沒有光產生。在一些情況下，齊納ニ極管與每ー發(fā)光二極管并聯(lián)連接，以當所述發(fā)光二極管變成開路時提供可替換的電流通路。齊納ニ極管具有大于發(fā)光二極管的正向電壓的反向電壓或齊納電壓，從而當發(fā)光二極管工作時，齊納ニ極管不傳導電流，盡管ー些漏電流可流過齊納ニ極管。若發(fā)光二極管故障并變成開路，那么齊納ニ極管正向偏壓，并開始傳導應由發(fā)光二極管傳導的電流。由于齊納ニ極管比發(fā)光二極管具有更高的電壓降，并傳導相同量的電流，因此齊納ニ極管必須比發(fā)光二極管具有更高的功率耗散能力以阻止損害齊納ニ極管。例如，發(fā)光二極管通常具有約3V到4V的正向電壓。因此，并聯(lián)連接的齊納ニ極管必須具有大于3V到4V的反向電壓。一般，齊納ニ極管的反向電壓高很多以當發(fā)光二極管正常工作時最小化通過齊納ニ極管的漏電流。因此，齊納ニ極管通常具有6V到8V的反向電壓，其需要齊納ニ極管具有的最大額定功率耗散率約為發(fā)光二極管的最大額定功率耗散的兩倍。越高的功率耗散通常增加發(fā)光二極管系統(tǒng)的成本。因此，齊納ニ極管兩端較高的電壓降限制了可能故障而仍保持其余的發(fā)光二極管工作的發(fā)光二極管的數(shù)量。因此，期望具有一種保護電路，所述保護電路具有不大于發(fā)光二極管的正向電壓的工作電壓降以及具有較低的成本。


圖I示意性地示出具有根據(jù)本發(fā)明的分路保護電路的發(fā)光二極管系統(tǒng)的一部分的實施方式；圖2示出根據(jù)本發(fā)明的圖I的分路保護電路的一部分的放大的橫截面圖；圖3示出根據(jù)本發(fā)明的圖I的分路保護電路的一部分的放大的平面圖；圖4為具有曲線圖的圖，其示出根據(jù)本發(fā)明的圖I的分路保護電路的電壓-電流特性曲線；以及圖5示意性地示出具有根據(jù)本發(fā)明的另一分路保護電路的發(fā)光二極管系統(tǒng)的ー部分的實施方式，所述另一分路保護電路為根據(jù)本發(fā)明的圖I的分路保護電路的可替換實施方式。
為了說明的簡單且清晰，附圖中的元件不一定按照比例繪制，以及不同附圖中的相同標號表示相同的元件。另外，省略公知的步驟和元件的說明和細節(jié)以簡化說明。如本說明書中所使用的，載流電極意為器件的ー種元件所述元件承載通過所述器件的電流，例如金屬氧化物半導體(MOS)晶體管的源極或漏極、或雙極晶體管的發(fā)射極或集電極、或ニ極管的陰極或陽極，以及控制電極意為器件的一種元件所述元件控制通過所述器件的電流，例如MOS晶體管的柵極、或雙極晶體管的基板。盡管所述器件在本說明書中解釋為某些N溝道或P溝道器件，然而本領域的普通技術人員應理解，根據(jù)本發(fā)明，互補的器件也是可能的。本領域的技術人員應理解，本說明書中所使用的詞語期間(during)、同時(while)、當(when)并不是嚴格術語，所述嚴格術語意味著在啟動動作下立即發(fā)生動作，而是在由啟動動作所啟動的反應之間有一些小但合理的延遲，例如傳播延遲。為了附圖清晰，器件結構的摻雜區(qū)示出為具有大體直線的邊緣和精確角度的拐角。然而，本領域技術人員應理解，由于摻雜劑的擴散和活化，摻雜區(qū)的所述邊緣通?？赡懿⒉皇侵本€，以及所述拐角可能并沒有精確的角度。
具體實施例方式圖I不意性地不出發(fā)光二極管(LED)的發(fā)光系統(tǒng)10的實施方式的一部分,其包括分路保護電路25。系統(tǒng)10 —般包括多個發(fā)光二極管，例如發(fā)光二極管20-23，其串聯(lián)連接以提供期望的光強度或光模式。系統(tǒng)10通常在功率輸入11和功率返回端(return) 12間接收DC電壓，例如自電池或其它DC電源接收。返回端12通常連接到公共回路電勢，例如地。電流源13被耦接以接收自輸入11的功率，并產生流經所有發(fā)光二極管22-23的恒定電流14。分路保護電路25構造成提供在故障處于開路狀態(tài)的任何發(fā)光二極管20-23周圍的可替換的電流通道。電路25為兩端子半導體器件，具有第一端子32和第二端子33，其幫助電路25與任何發(fā)光二極管20-23并聯(lián)連接。電路25包括一對背對背ニ極管26和27、電阻器29和金屬氧化物半導體選通可控硅整流器(MOS gated SCR) 28。圖2示出圖I的說明中所解釋的電路25的一部分的實施方式的放大的橫截面圖。圖3示出電路25的MOS選通SCR28的一部分的實施方式的放大的平面圖。此說明參考圖I、圖2和圖3。ニ極管26和27、電阻器29和MOS選通SCR28在半導體基片40上形成。基片40通常包括大塊半導體基片(bulk semiconductor) 41,其具有形成在大塊半導體基片41的表面上的外延層42?；?0具有第一表面43以及還具有第二表面，所述第二表面具有在其上形成的導體材料74以提供與端子32的電接觸。在優(yōu)選實施方式中，基片41為重摻雜P型基片，以及層42為N型外延層。然而，在一些實施方式中，層42可例如通過摻雜基片41的一部分來形成為在基片41內的阱區(qū)。層42 —般具有約1E15到1E18 atoms/cm3(原子/厘米3)的峰值摻雜濃度。圖2和圖3示出MOS選通SCR28的實施方式，其使用多個晶體管単元，其每ー個形成為跨基片40的表面43延伸的條帶，例如為晶體管単元37和晶體管単元38。通常通過箭頭標識的晶體管単元37和38并聯(lián)連接在一起，從而每一単元操作作為MOS晶體管，以及互連的ー組單元功能作為單獨的大的MOS晶體管?；诰w管的單元對于本領域的技術人員是公知的。本領域的技術人員還公知，不同幾何形狀的結構，例如圓形或六邊形，可用于形成各単元，來代替條帶結構，或可替換地，可使用僅ー個単元。単元37包括第一摻雜區(qū)47，其形成為跨表面43延伸的條帶。區(qū)域47通常具有的導電類型與層42的導電類型相反，具有約1E15到lE18atoms/cm3的峰值摻雜濃度。在區(qū)域47內，另外的摻雜區(qū)48形成為與區(qū)域47同軸延伸的條帶。區(qū)域48通常具有的導電類型與區(qū)域47的導電類型相反，其具有約1E15到lE18atomS/cm3的峰值摻雜濃度。摻雜區(qū)50形成為延伸通過區(qū)域48以接觸區(qū)47。區(qū)域50通常具有與區(qū)域47相同的導電類型，其具有約1E17到lE19atomS/cm3的更高的峰值摻雜濃度。區(qū)域47、48和50通常形成為自表面43延伸進基片40。相似地，単元38包括類似于區(qū)域47的摻雜區(qū)44。區(qū)域44形成為另一條帶，所述條帶與區(qū)域47平行延伸，并間隔開ー距離以支持電流流過層42。摻雜區(qū)45類似于區(qū)域48，在區(qū)域44內形成。如下面進ー步所示，區(qū)域45和48功能作為由單元37和38形成的MOS晶體管的源極區(qū)，以及區(qū)域44和47功能作為相應的晶體管単元的主體。摻雜區(qū)50提供主體觸點，所述主體觸點用于電接觸區(qū)域47的主體。如圖3所示，其它的主體觸點，例如類似于區(qū)域50的摻雜區(qū)51、59和60在區(qū)域45和48內的不同位置形成，并通過區(qū)域45和48延伸以接觸相應的區(qū)域44和47。區(qū)域50、51、59和60的各主體觸點分隔開ー距離76，這在下面進ー步可見到。交迭區(qū)域48的一部分、區(qū)域45的一部分以及區(qū)域42在其間的部分，形成第一柵極結構55。柵極結構55包括柵極絕緣體52，所述柵極絕緣體52在表面43形成，交迭區(qū)域48的一部分，并跨區(qū)域47和層42的一部分延伸，也疊加在區(qū)域44和45的一部分上。柵極導體53，例如摻雜的多晶硅或金屬硅合金，在絕緣體52上形成。交迭導體53和絕緣體52，形成另ー絕緣體54，以使導體53與其它導體絕緣。交迭區(qū)域45的一部分和區(qū)域44的一部分，其在與柵極結構55相対的區(qū)域44的ー側上，形成第二柵極結構63。柵極結構63包括柵極絕緣體56、柵極導體57和另ー絕緣體58，其類似于相應的絕緣體52、導體53和絕緣體54。接近相應的區(qū)域45和48以及位于柵極結構55和63下面的區(qū)域44和47的一部分形成溝道區(qū)，其在由単元37和38形成的MOS晶體管的部分工作期間幫助電流流動。電阻器29以及ニ極管26和27可在絕緣體61上形成，所述絕緣體61在表面43上。在絕緣體61上形成電阻器29以及ニ極管26和27使其與MOS選通SCR28隔離，這最小化漏電流，并降低了 MOS選通SCR28的誤觸發(fā)。電阻器29可在絕緣體61上形成，作為半導體材料62。例如，通過沉積多晶硅可形成材料62，所述多晶硅被摻雜以具有為電阻器29提供期望的電阻的電導率?？商鎿Q地，可形成摻雜或未摻雜的多晶硅，然后通過注入和活化摻雜劑來摻雜成具有期望的電導率。ニ極管26和27也可在絕緣體61上形成，作為半導體材料。例如多晶娃層可在絕緣體61上形成，以及部分多晶娃被摻雜以提供第一摻雜部分65、第二摻雜部分66和第三摻雜部分64。部分64和65被摻雜，以具有例如N型的導電類型，其與部分66的例如P型的導電類型相反。通過沉積摻雜的多晶硅層，以及相反地摻雜多晶硅的一部分來形成部分66或部分64和65，也可形成ニ極管26和27。絕緣區(qū)和絕緣體69將材料62與部分64-66分開。一絕緣層可施加以覆蓋絕緣體61和其上形成的結構，以及 開ロ可通過所述絕緣層形成以提供與材料62和部分64-66的電接觸。導體材料71通常被形成以除區(qū)域50、51、59和60之外電接觸區(qū)域48和45，來提供與MOS選通SCR28的源極區(qū)和主體區(qū)的電觸點。導體材料71的一部分可形成為疊加在絕緣體69的一部分上，并電接觸材料62的一端來形成到電阻器29的一端的觸點。另外的導體材料72可形成為接觸材料62的另一端和部分62，來形成電阻器29和ニ極管27之間的電連接。另外的導體73可形成為接觸部分65和表面43來提供ニ極管26和端子32之間的電連接。圖4為具有曲線77的曲線圖，其示出電路25的電壓-電流特性曲線。橫坐標表示端子32和33之間的電壓降，以及縱坐標表示通過電路25的電流的増加值。此說明參考圖 1-4。在正常操作下，電流源13(圖I)提供電流14，所述電流14流經發(fā)光二極管20-23流到返回端12，以及光由各發(fā)光二極管20-23發(fā)出。電路25此時傳導基本為零的電流，但跨端子32和33的電壓基本為相應的發(fā)光二極管20-23之一的正向電壓降，如接近曲線77的點Vf所示。發(fā)光二極管20-23的正向電壓降一般為3. 0伏特到3. 5伏特。若發(fā)光二極管20-23之一故障為開路，那么相應并聯(lián)的電路25的端子32和33之間的電壓增加。ニ極 管26和27形成為背對背(back-to-back)的ニ極管以提供大致相等的正向和反向擊穿電壓。另外，由于所述背對背的構造，在寬的溫度范圍上，所述擊穿電壓保持基本不變?？绁藰O管26和27的擊穿電壓形成為低于MOS選通SCR28的擊穿電壓，以確保電流在流過MOS選通SCR28之前流過ニ極管26和27。因此，部分64-66的摻雜分布形成為提供這樣的操作。當端子32和33之間的電壓大于跨ニ極管26和27的擊穿電壓時，電流14開始流經電阻器29，并在節(jié)點30形成電壓。當跨電阻器29的電壓降大于由單元37和38形成的MOS晶體管的柵極到源極的閾值電壓時，在區(qū)域44和47位于柵極結構55和63之下的部分內產生溝道，以及電流開始自端子32垂直地經過基片42流到位于柵極結構55和63之下在層42內形成的溝道區(qū)，流到區(qū)域44和47的鄰近部分，以及通過相應的區(qū)域45和48流到導體材料71和端子33。由圖2的箭頭67以及由正好在點Vf右邊的曲線77示出了此電流。流入區(qū)域44和47的電流的一部分側向流過區(qū)域44和47，直到到達區(qū)域50、51、59和60的主體觸點。側向流過區(qū)域44和47的電流沿區(qū)域50、51、59和60的各主體觸點間的相應區(qū)域產生電壓降，若所述電壓變得的足夠大使得區(qū)域44和45間或區(qū)域47和48間的電勢大于在區(qū)域44和45的或區(qū)域47和48的相交處的PN結的閾值電壓(Vth)，那么PN結變成正向偏壓，如在曲線77的點Vth所示。所述正向偏壓產生自端子32經基片41和層42，以及經區(qū)域44和45以及區(qū)域47和48的PN結的另ー電流通道，由箭頭68示出。ー些流過PN結的電流還流過區(qū)域44和47，這維持跨相應區(qū)域的電壓降，以及保持PN結正向偏壓?？鏟N結的電壓降小于ニ極管26和27的擊穿電壓，從而MOS晶體管的柵極電壓保持低于柵極到源極的閾值電壓，因此所述溝道區(qū)崩塌，且所有電流流過PN結。因此，當這些PN結正向偏壓時，MOS選通SCR28鎖定，并且所述電流繼續(xù)通過PN結，直到所述電流被電路25外部中斷。另外，跨電路25的電壓降降低到基本等于區(qū)域44和45以及區(qū)域47和48之間的PN結的閾值電壓，如在點Vsb由曲線77所示。距離76越大，通過區(qū)域44和47的側向阻抗越大，因此側向流過區(qū)域44和47的電流一定越低以達到PN結的閾值電壓(Vth)。對于期望的電流值，距離7和區(qū)域45和48的電阻率選擇成確保側向跨區(qū)域44和47的電壓降大于PN結的閾值電壓(Vth)。認為，為了確保側向電壓降大于PN結的閾值電壓，在各摻雜區(qū)45和48內的摻雜區(qū)50、51、59和60的總表面積應僅為摻雜區(qū)45和48的與相應區(qū)域50/60和50/51同延的沿著區(qū)域45和48軸向延伸的那部分的總表面積的約百分之二十五，這由相應的虛線46和49示出。例如，對于區(qū)域48所示出的部分，所有區(qū)域50和51的總表面積應不大于側向延伸通過區(qū)域50和51并具有與區(qū)域50和51大致相同寬度的區(qū)域48的那部分的總表面積的約百分之二十五，如由虛線49所示。區(qū)域48的所述部分的總表面積包括區(qū)域50和51的表面積。本領域技術人員應理解，區(qū)域45和48的其它幾何結構應使用不同的定義來計算表面面積比。例如，使用圓形單元代替條帶形単元的晶體管可形成觸點，例如觸點50/51，其不大于所述單元的約百分之二十五，其余的單元沒有觸點，例如區(qū)域50和51。形成電路25以低電壓降鎖定降低電路25內的功率耗散，還允許多于ー個的電路25操作，而不使發(fā)光二極管20-23的操作退化。另外，當去除電源時，鎖定被重新設置，因此 不替換電路25就可替換有缺陷的發(fā)光二極管，以及系統(tǒng)10將正常操作。本領域技術人員應理解，電路25以可用于保護其它類型的電流驅動的器件。圖5示意性地示出發(fā)光二極管發(fā)光系統(tǒng)80，其為圖1-4的說明中所解釋的系統(tǒng)10的可替換的實施方式。當發(fā)光二極管20-23之一故障處于開路狀態(tài)吋，電路82幫助操作系統(tǒng)80。一分路保護電路82通常與各發(fā)光二極管20-23并聯(lián)連接，從而當相應的發(fā)光二極管故障處于開路狀態(tài)吋，電路82傳導電流14。如本領域所公知的，發(fā)光二極管通常設計成當傳導特定量的電流時提供特定顔色和強度的光。對于在特定量的電流周圍的電流的小的變化，跨發(fā)光二極管的電壓降通常為基本不變的。另外，發(fā)光二極管通常具有最大的額定功率耗散，其為在跨發(fā)光二極管LED的名義額定電壓降以及在最大額定電流所指定的。例如，具有約三百五十(350)毫安的最大額定電流的發(fā)光二極管可具有約3. 5V的名義額定電壓降，以及在所述最大額定電流，一般具有約I. 2瓦的最大功率耗散。當發(fā)光二極管組裝成發(fā)光二極管封裝結構時，其的最大額定功率耗散可以為約I. 5瓦。具有約五百(500)毫安的最大額定電流的另外的發(fā)光二極管可具有相同的額定電壓降，以及由所述發(fā)光二極管所耗散的最大功率増加到約I. 75瓦。當發(fā)光二極管組裝成發(fā)光二極管封裝結構時，最大的額定功率耗散可以為約ニ(2.0)瓦。一般，電流14選擇成低于所述最大額定電流。電路82為半導體芯片，其組裝成半導體封裝結構。電路82選擇成具有大于跨發(fā)光二極管20的正向電壓的擊穿電壓。因此，當發(fā)光二極管20操作吋，電路82不操作，且基本沒有功率耗散，盡管由于ー些漏電流存在一些少量的功率耗散。電路82也選擇成使得封裝在半導體封裝結構中的半導體芯片的最大額定功率耗散小干與電路82并聯(lián)連接的發(fā)光ニ極管的最大額定功率耗散。一般，電路82的最大的額定功率耗散不大于發(fā)光二極管的最大功率耗散的約四分之一(1/4),優(yōu)選地不大于約十分之一(1/10)。當發(fā)光二極管20-23之一故障處于開路狀態(tài)時，跨電路82的電壓下降。電路82的擊穿電壓選擇成小于由源13提供的開路電壓減去跨其它發(fā)光二極管20-23的電壓降，但大于具有開路的相應發(fā)光二極管的正向電壓。因此，此開路電壓使電路82能夠傳導電流14。由于電路82的擊穿電壓大于跨相應的發(fā)光二極管的正向電壓降，且電流14的值是相同的，因此電路82內所耗散的功率超過電路82的最大額定功率。電路82的半導體選擇成當電路82內所耗散的功率超過電路82的最大額定功率耗散時，故障處于短路狀態(tài)。聞的功率耗散引起電路82的溫度不斷増加，直到電路82故障并成為短路。當電路82封裝結構內的半導體芯片短路時，阻抗很低，因此跨電路82的電壓降變得很小。所述阻抗通常下降到小于約十(10)歐姆，優(yōu)選地，小于約三歐姆。跨電路82的電壓降通常下降到小于跨相應的發(fā)光二極管的正向壓降，且優(yōu)選地為約0.4到I. 5伏持。在短路狀況發(fā)生后，電路82內的相應的功率耗散也是很小的，且小于當發(fā)光二極管正常操作時相應的發(fā)光二極管的功率耗散。如前述所示，在短路狀況發(fā)生后，電路82內的功率耗散也比傳導相同電流的用于保護發(fā)光二極管的現(xiàn)有技術的器件例如齊納ニ極管的功率耗散小的多。也認為電路82的這樣的功率耗散小于在相同電流下為導電狀態(tài)的可控娃整流器(SCR)的功率耗散。因此，電路82在發(fā)光二極管的開路附近形成電流的備用通道，并具有很低的功率耗散。使用故障處于短路狀態(tài)的電路82，提供與本領域的普通技術人員傳統(tǒng)設計實施相 反的料想不到的結果。技術人員通常并不使用具有最大額定功率耗散小于預期的由保護器件所耗散的功率的電路。因此使用具有最大額定功率耗散小于預期的在電路82內耗散的功率的電路82，提供保護系統(tǒng)80的料想不到的結果。使用分路保護電路82來保護系統(tǒng)80，提供低的成本以及低的功率耗散。電路82內的半導體芯片通常選擇成在電路82內耗散的功率大于電路82的最大額定功率耗散之后故障為短路狀態(tài)的半導體芯片。認為，半導體芯片的PN結故障為短路狀態(tài)，這破壞PN結的半導體作用，但允許半導體器件的傳導?？赡艿氖牵诎l(fā)光二極管變成開路后，電路82所耗散的功率可引起金屬遷移到電路82的半導體芯片內，這破壞半導體結的特性，但提供通過所述半導體芯片的傳導路徑。還重要的是，接合線(bonding wire)或電路82內所使用的其它連接方法能夠傳導電流14，而不損壞所述接合線。故障處于短路狀態(tài)的合適的半導體器件包括裝配在封裝結構中的齊納ニ極管，其具有不大于約二百毫瓦(200mw)的最大額定功率耗散。其它合適的半導體器件包括ニ極管和瞬態(tài)電壓抑制器(TVS)。在エ業(yè)中，一合適的封裝結構稱為S0T-23類型的封裝結構。另外合適的半導體器件包括多結半導體器件，例如雙極晶體管和金屬氧化物半導體場效應晶體管(MOSFET)，其偏壓成在低于某ー閾值電壓時具有高的阻抗，以及在到達所述閾值電壓之后具有低的阻杭。這樣的晶體管通常包括用于設置擊穿電壓的參考電路，所述擊穿電壓可以為柵極閾值電壓，或包括齊納ニ極管。這樣的半導體器件還組裝成封裝結構，例如S0D-23類型的封裝結構，其具有不大于約ー百五十毫瓦(150mw)的最大額定功率耗散。本領域的技術人員應理解，電路82也可用于保護其它類型的電流驅動器件。由于所有的上述，明顯地公開了新穎的器件和方法。所包括的其中特征形成MOS選通SCR電路，所述MOS選通SCR電路在低阻抗狀態(tài)鎖定，以及提供低阻抗的備用傳導路徑，其在所保護的電路的正常操作期間基本不消耗功率。此外所提供的為使用下述ー種半導體器件，其具有比所述半導體器件內將消耗的最大功率的小的額定功率耗散。使用故障處于短路狀態(tài)的半導體器件還提供低阻抗的備用傳導路徑，所述傳動路徑保護使用其的系統(tǒng)。這樣的半導體器件還是較小的并使誤觸發(fā)最小化。盡管使用具體的優(yōu)選實施方式描述了本發(fā)明的主_，然而明顯地，許多替換和變更對于半導體領域的技術人員是明顯的。另外，通篇使用詞語“連接(connected)”，以為了說明清晰，然而意思是其具有與詞語“耦接(coupled)”相同的意思。另外，“連接”應解釋為包括直接的連接或間接連接。
權利要求
1.一種形成保護電路的方法，其包括 形成具有第一和第二連接端子的保護電路，所述保護電路適合于跨所述保護電路外部的第二電路來連接；以及 構造所述保護電路具有第一功率耗散，其響應于以正常模式操作的所述第二電路；在所述第二電路故障處于開路狀態(tài)后，持續(xù)第一時間期的第二功率耗散；以及在所述第一時間期完成后的第三功率耗散，其中所述第三功率耗散小于所述第二功率耗散，以及還小于當所述第二電路以正常模式操作時所述第二電路的功率耗散。
2.如權利要求I所述的方法，其中構造所述保護電路具有所述第一功率耗散的步驟包括形成具有金屬氧化物半導體晶體管的金屬氧化物半導體選通可控硅整流器，由觸點所占的所述金屬氧化物半導體晶體管的源極區(qū)的面積相對于所述金屬氧化物半導體晶體管的主體區(qū)不大于百分之二十五。
3.如權利要求2所述的方法，其中形成具有所述金屬氧化物半導體晶體管的所述金屬氧化物半導體選通可控硅整流器的步驟包括在第二導電類型的半導體基片上形成第一導電類型的第一摻雜區(qū)，在所述第一摻雜區(qū)內形成所述第二導電類型的第二摻雜區(qū)作為所述主體區(qū)，在所述第二摻雜區(qū)內形成所述第一導電類型的第三摻雜區(qū)，以及形成延伸通過所述第二摻雜區(qū)的第三摻雜區(qū)，作為到所述主體區(qū)的觸點。
4.如權利要求I所述的方法，其中構造所述保護電路具有所述第一功率耗散的步驟包括提供半導體器件，所述半導體器件具有比在所述第二電路故障處于所述開路狀態(tài)之后所述保護電路在所述第一時間期必須耗散的功率值小的最大額定功率耗散。
5.如權利要求4所述的方法，其中提供具有比在所述第一時間期必須耗散的功率值小的所述最大額定功率耗散的所述半導體器件的步驟包括提供由于耗散了所述功率值而故障處于短路狀況的所述半導體器件。
6.如權利要求I所述的方法，其中構造所述具有適合于跨第二電路連接的第一和第二連接端子的保護電路的步驟包括構造具有適合于跨發(fā)光二級管連接的第一和第二連接端子的所述保護電路。
7.一種保護發(fā)光二級管的方法，包括 提供具有第一最大額定功率耗散的發(fā)光二級管；以及 將金屬氧化物半導體選通可控硅整流器與所述發(fā)光二級管并聯(lián)連接。
全文摘要
本發(fā)明涉及分路保護電路及其方法。在一實施方式中，一種保護器件用于保護電路。所述保護器件具有的最大額定功率耗散比所保護的電路的最大額定功率耗散小。
文檔編號H05B33/08GK102630108SQ201210111790
公開日2012年8月8日 申請日期2007年4月25日 優(yōu)先權日2006年5月2日
發(fā)明者斯蒂芬·P·羅伯, 阿蘭·R·保爾 申請人:半導體元件工業(yè)有限責任公司