Bios恢復(fù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種BIOS恢復(fù)電路。
【背景技術(shù)】
[0002] 電腦開機(jī)時，BIOS (Basic Input-Output System,基本輸入輸出系統(tǒng)）開始調(diào)用存 放的相關(guān)程序?qū)﹄娔X系統(tǒng)進(jìn)行檢測，當(dāng)檢測全部完成后，BIOS即將系統(tǒng)控制權(quán)移交給系統(tǒng) 內(nèi)的引導(dǎo)模塊，由引導(dǎo)模塊完成操作系統(tǒng)的裝入程序。倘若電腦在開機(jī)過程中或BIOS在更 新時，因斷電使得BIOS資料損壞時，電腦便無法順利開機(jī)。此時，使用者則需要將BIOS程 序重新寫入到BIOS存儲器中。

【發(fā)明內(nèi)容】

[0003] 鑒于以上內(nèi)容，有必要提供一種BIOS恢復(fù)電路，以在BIOS資料損壞后還可以正常 開機(jī)。
[0004] -種BIOS恢復(fù)電路，設(shè)置在一電腦內(nèi)，所述BIOS恢復(fù)電路包括： 一基本輸入輸出系統(tǒng)存儲器，包括一片選信號輸入引腳、一數(shù)據(jù)輸出引腳、一數(shù)據(jù)輸入 引腳及一時針信號引腳； 一平臺控制器，通過串行外設(shè)接口總線與所述基本輸入輸出系統(tǒng)存儲器進(jìn)行通信，所 述串行外設(shè)接口總線包括一片選信號線、一輸入數(shù)據(jù)線、一輸出數(shù)據(jù)線及一串行時鐘線，所 述片選信號線電性連接至所述基本輸入輸出系統(tǒng)存儲器的片選信號輸入引腳，所述輸出數(shù) 據(jù)線電性連接至所述基本輸入輸出系統(tǒng)存儲器的數(shù)據(jù)輸入引腳，所述輸入數(shù)據(jù)線電性連接 至所述基本輸入輸出系統(tǒng)存儲器的數(shù)據(jù)輸出引腳，所述串行時鐘線電性連接至所述基本輸 入輸出系統(tǒng)存儲器的時針信號引腳；以及 一微處理器，包括一串行輸入引腳、一串行輸出引腳、第一、第二及第三引腳、第一及第 二時鐘引腳及一電源引腳，所述電源引腳連接一待機(jī)電源，所述第一時鐘引腳連接所述基 本輸入輸出系統(tǒng)存儲器的時針信號引腳，所述第二時鐘引腳接地，所述第二引腳連接一二 極管的陰極，所述二極管的陰極連接所述基本輸入輸出系統(tǒng)存儲器的片選信號輸入引腳， 所述第三引腳連接所述基本輸入輸出系統(tǒng)存儲器的片選信號輸入引腳，所述串行輸入引腳 連接所述基本輸入輸出系統(tǒng)存儲器數(shù)據(jù)輸入引腳，所述串行輸出引腳連接所述基本輸入輸 出系統(tǒng)存儲器數(shù)據(jù)輸出引腳，所述第一引腳連接所述串行輸出引腳；開機(jī)過程中當(dāng)所述第 一引腳沒有接收到預(yù)定信號時，所述第二引腳輸出一控制信號給所述基本輸入輸出系統(tǒng)存 儲器的片選信號輸入引腳，使得所述微處理器通過串行輸入引腳及串行輸出引腳與所述平 臺控制器的輸入數(shù)據(jù)線及輸出數(shù)據(jù)線進(jìn)行通信使所述電腦開機(jī)，同時所述微處理器通過串 行輸入引腳及串行輸出引腳與所述基本輸入輸出系統(tǒng)存儲器的數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入 引腳相相連，恢復(fù)所述基本輸入輸出系統(tǒng)存儲器內(nèi)存儲的數(shù)據(jù)。
[0005] 上述BIOS恢復(fù)電路在所述基本輸入輸出系統(tǒng)存儲器因斷電而損壞后，利用所述 微處理器對電腦進(jìn)行開機(jī)，并通過所述微處理器對所述基本輸入輸出系統(tǒng)存儲器內(nèi)的數(shù)據(jù) 進(jìn)行更新，使得所述基本輸入輸出系統(tǒng)存儲器在下次開機(jī)時可正常使用。
【附圖說明】
[0006] 圖1是本發(fā)明BIOS恢復(fù)電路的較佳實(shí)施方式的電路圖。
[0007] 主要元件符號說明
如下【具體實(shí)施方式】將結(jié)合上述附圖進(jìn)一步說明本發(fā)明。
【具體實(shí)施方式】
[0008] 下面結(jié)合附圖及較佳實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)描述： 請參考圖1，本發(fā)明BIOS恢復(fù)電路設(shè)置于一電腦主板上，所述BIOS恢復(fù)電路包括一 BIOS 存儲器 10、一平臺控制器（Platform Controller Hub-PCH) 20 及一微處理器 30。
[0009] 所述BIOS存儲器10用于保存所述電腦的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開 機(jī)上電自檢程序和系統(tǒng)啟動自舉程序等。所述BIOS存儲器10包括一片選信號輸入引腳CS、 一數(shù)據(jù)輸出引腳S0、一數(shù)據(jù)輸入引腳SI、一時針信號引腳SCK、一寫保護(hù)引腳WP、一中斷引 腳HOLD、一電源引腳VCC及一接地引腳GND。所述電源引腳VCC連接一電源3V_SB，所述電 源引腳VCC還通過一電容C接地，所述寫保護(hù)引腳WP通過一電阻Rl連接所述電源3V_SB， 所述中斷引腳HOLD通過一電阻R2連接所述電源3V_SB，所述接地引腳GND接地。
[0010] 所述 PCH 20 使用 SPI (Serial Peripheral Interface，串行外設(shè)接口）總線以串行 方式與外設(shè)進(jìn)行通訊以交換信息。本實(shí)施方式中，SPI總線包括四條線：一片選信號線SPI_ CS、一輸入數(shù)據(jù)線SPI_S0、一輸出數(shù)據(jù)線SPI_SI及一串行時鐘線SPI_SCK。所述片選信號線 SPI_CS電性連接至所述BIOS存儲器10的片選信號輸入引腳CS。所述輸出數(shù)據(jù)線SPI_SI 電性連接至所述BIOS存儲器10的數(shù)據(jù)輸入引腳SI。所述輸入數(shù)據(jù)線SPI_S0電性連接至 所述BIOS存儲器10的數(shù)據(jù)輸出引腳S0。所述串行時鐘線SPI_SCK電性連接至所述BIOS 存儲器10的時針信號引腳SCK。
[0011] 所述微處理器30包括一串行輸入引腳RXD、一串行輸出引腳TXD、第一、第二及第 三引腳PO、PI、P2、第一及第二時鐘引腳XTALI、XTAL2及一電源引腳VCC。所述電源引腳VCC 連接一待機(jī)電源5V_SB，所述第一時鐘引腳XTALl連接所述BIOS存儲器10的時針信號引腳 SCK，所述第二時鐘引腳XTAL2接地，所述第二引腳Pl連接一二極管D的陰極，所述二極管 D的陽極連接所述BIOS存儲器10的片選信號輸入引腳CS，所述第三引腳P2直接連接所述 BIOS存儲器10的片選信號輸入引腳CS，所述串行輸入引腳RXD連接所述BIOS存儲器10 數(shù)據(jù)輸入引腳SI，所述串行輸出引腳TXD連接所述BIOS存儲器10數(shù)據(jù)輸出引腳S0,所述 第一引腳PO連接所述串行輸出引腳TXD。
[0012] 初次使用時，所述BIOS存儲器10存儲的所述主板的基本輸入輸出的程序、系統(tǒng)設(shè) 置信息、開機(jī)上電自檢程序和系統(tǒng)啟動自舉程序完整，所述PCH 20的片選信號線SPI_CS輸 出有效的片選