專利名稱：共用偷錫焊盤的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及印制電路板的設(shè)計及制造技術(shù)，尤指一種共用偷錫焊盤的方法。
背景技術(shù)：
目前，產(chǎn)品傾向于小型化、高密度化。在印制電路板(PCB)背面布局表面貼裝集成電路器件(IC)的情況越來越廣泛。如果采用常規(guī)波峰焊工藝進(jìn)行PCB焊接，布局在PCB背面的IC很容易在波峰焊中產(chǎn)生連錫，進(jìn)而形成短路。為解決此問題，業(yè)界便設(shè)計一種稱作為PCB偷錫焊盤的工藝。
現(xiàn)以1.27mm引腳間距的SOP8封裝的IC器件為例，解釋現(xiàn)有的偷錫焊盤技術(shù)。
將SOP8器件布局在PCB背面，且以常規(guī)波峰焊進(jìn)行插件器件和背面表面貼裝器件的焊接。如果在SOP8封裝器件后面沒有設(shè)計偷錫焊盤，則在波峰焊焊接時，該SOP8器件將會發(fā)生短路(依波峰焊設(shè)備能力而有所不同)。且短路點集中在PCB運行方向的器件后半部分引腳之間。如圖1所示，粗箭頭的標(biāo)識方向為PCB運行方向，在焊接完成后，SOP8器件最后的兩排引腳間有焊錫短路現(xiàn)象。
這是由于波峰焊的液態(tài)焊錫同SOP8器件的引腳在最后脫離的瞬間，器件最后兩排位置的引腳對焊錫同時存在“吸引力”，且倒數(shù)第二排引腳的吸引力同倒數(shù)第一排引腳的吸引力近似相等。該引力來自于潤濕后焊盤上液態(tài)焊錫的表面張力。兩個相互平衡的牽制力導(dǎo)致了焊錫連錫的產(chǎn)生。如圖1所示。
解決該連錫問題，可以在PCB工藝設(shè)計時設(shè)計偷錫焊盤。在SOP8器件后加一組大面積的偷錫焊盤，偷錫焊盤寬度為SOP8器件引腳的焊盤寬度的3倍，偷錫焊盤同SOP8器件引腳之間的間距等于器件引腳自身的間距。偷錫焊盤中所謂的“偷”意指牽引、吸引，即把本來在SOP8器件最后兩排位置引腳焊盤上短路的焊錫吸引到偷錫焊盤上，從而解決了短路問題。且由于偷錫焊盤的表面積遠(yuǎn)大于SOP8器件引腳焊盤的面積，偷錫焊盤完全有足夠的吸引力將焊接時熔化的焊錫全部吸引過來。如圖2所示這樣就利用了偷錫焊盤的設(shè)計解決了SOP8器件在波峰焊中連錫問題。
目前的偷錫焊盤技術(shù)有兩點不足和局限1、由于偷錫焊盤寬度要求設(shè)計為器件引腳焊盤寬度的3倍，且業(yè)界的設(shè)計為一個器件后面設(shè)計一組偷錫焊盤，如圖3所示，在單個IC器件引腳后面增加一組大面積的偷錫焊盤(也稱為假焊盤)，來解決IC器件在波峰焊時連錫的問題。因此偷錫焊盤的占地面積較大。對于高密度PCB，PCB背面布局的器件需要加偷錫焊盤的又較多，PCB上根本沒有富余的地方再設(shè)計放置這么多的大面積偷錫焊盤。
2、對于部分器件，器件布局的間距和走線的長度有嚴(yán)格的電氣設(shè)計要求，必須要小于某個距離或走線長度，才能保證該器件的電氣性能。如果在每個器件后面均增加偷錫焊盤，將對以上器件的電氣要求產(chǎn)生矛盾和限制。

發(fā)明內(nèi)容
本發(fā)明提出一種共用偷錫焊盤的方法，以解決現(xiàn)有技術(shù)中存在的偷錫焊盤數(shù)量多且面積大的缺點。
為解決上述問題，本發(fā)明提供如下的解決方案一種共用偷錫焊盤的方法將復(fù)數(shù)個封裝尺寸相同的器件緊密地對齊排列在印制電路板背面，在該排列好的復(fù)數(shù)個器件的一端或兩端設(shè)置偷錫焊盤。
所述偷錫焊盤的形狀可為圓形、橢圓形或各種異形。
所述偷錫焊盤的尺寸大小可根據(jù)印制電路板的具體布局空間來確定。
所述偷錫焊盤的寬度為器件引腳的焊盤寬度的三倍。
所述偷錫焊盤與器件引腳之間的間距等于器件引腳自身的間距。
所述器件的封裝形式為SOP8。
所述器件的封裝形式也可為SOP16。
所述對齊排列的復(fù)數(shù)個器件為同一種器件。
本發(fā)明解決了目前偷錫焊盤技術(shù)的不足和局限性，使得PCB布局的占地面積最小化，這對于高密度PCB是非常關(guān)鍵的。對PCB上器件間距要求最小，不會對器件布局間距和走線距離的電氣要求產(chǎn)生限制。


圖1為現(xiàn)有技術(shù)中波峰焊時連錫短路過程示意圖；圖2為現(xiàn)有技術(shù)中使用偷錫焊盤焊接過程示意圖；圖3為現(xiàn)有技術(shù)中單個IC器件使用偷錫焊盤狀態(tài)示意圖；圖4為本發(fā)明實施例使用偷錫焊盤狀態(tài)示意圖之一；圖5為本發(fā)明實施例使用偷錫焊盤狀態(tài)示意圖之二。
具體實施例方式
在布局位置有限或其它條件不允許，無法在印制電路板上的每個器件后均加上偷錫焊盤時，本發(fā)明方法將多個器件緊密的排成一列，在該列的最后位置加一組偷錫焊盤即可。如圖4所示，將兩個SOP8器件U34、U35緊密排列在一起，在其尾端設(shè)置了一組偷錫焊盤。
對于排列成一列的器件，要求其封裝尺寸一致，最好是同一種器件。器件的排布要求對齊，要考慮到器件本體的最大尺寸和貼片設(shè)備的貼片精度，使得器件的前后間距最大程度的緊密排布。
圖5為在同一列排布的器件兩頭各加一組偷錫焊盤，這樣就對波峰焊的方向性的就沒有了限制。如圖所示，波峰焊方向可以自左向右，也可以自右向左。
對于偷錫焊盤的尺寸、形狀等也可做一些變革。例如將偷錫焊盤寬度由現(xiàn)有技術(shù)中為器件引腳的焊盤寬度的3倍進(jìn)行適量增加或減少，將偷錫焊盤尺寸向器件外側(cè)延伸，偷錫焊盤圖形可為圓形、橢圓形等等。
器件的封裝形式也可以不同。例如，器件封裝可以為SOP8，也可以為SOP16。
現(xiàn)有技術(shù)中在每個器件的后面均加上一組偷錫焊盤，對于PCB背面有較多需要設(shè)計偷錫焊盤的器件，因偷錫焊盤占地太大而難于實現(xiàn)；本發(fā)明僅僅需要一組偷錫焊盤的設(shè)計就能夠解決所有同種器件的連錫問題。且對于器件布局最小間距的電氣要求，本發(fā)明不會對該要求產(chǎn)生任何限制或沖突。
權(quán)利要求
1.一種共用偷錫焊盤的方法，其特征在于將復(fù)數(shù)個封裝尺寸相同的器件緊密地對齊排列在印制電路板背面，在該排列好的復(fù)數(shù)個器件的一端或兩端設(shè)置偷錫焊盤。
2.如權(quán)利要求1所述的共用偷錫焊盤的方法，其特征在于所述偷錫焊盤的形狀可為圓形、橢圓形或各種異形。
3.如權(quán)利要求1所述的共用偷錫焊盤的方法，其特征在于所述偷錫焊盤的尺寸大小可根據(jù)印制電路板的具體布局空間來確定。
4.如權(quán)利要求1所述的共用偷錫焊盤的方法，其特征在于所述偷錫焊盤的寬度為器件引腳的焊盤寬度的三倍。
5.如權(quán)利要求4所述的共用偷錫焊盤的方法，其特征在于所述偷錫焊盤與器件引腳之間的間距等于器件引腳自身的間距。
6.如權(quán)利要求1所述的共用偷錫焊盤的方法，其特征在于所述器件的封裝形式為SOP8。
7.如權(quán)利要求1所述的共用偷錫焊盤的方法，其特征在于所述器件的封裝形式為SOP16。
8.如權(quán)利要求1所述的共用偷錫焊盤的方法，其特征在于所述對齊排列的復(fù)數(shù)個器件為同一種器件。
全文摘要
一種共用偷錫焊盤的方法，其過程為將復(fù)數(shù)個封裝尺寸相同的器件緊密地對齊排列在印制電路板背面，在該排列好的復(fù)數(shù)個器件的一端或兩端設(shè)置偷錫焊盤。本發(fā)明解決了目前偷錫焊盤技術(shù)的不足和局限性，使得印制電路板布局的占地面積最小化，適用于高密度的印制電路板設(shè)計；對印制電路板上器件間距要求最小，不會對器件布局間距和走線距離的電氣要求產(chǎn)生限制。
文檔編號H05K3/34GK1538800SQ0312189
公開日2004年10月20日 申請日期2003年4月17日 優(yōu)先權(quán)日2003年4月17日
發(fā)明者張小毛 申請人:華為技術(shù)有限公司