專利名稱：后階段貫孔分立電路元件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路元件及其制作方法，且特別涉及一種適于自動(dòng)化大量生產(chǎn)，適用于電子電路中的分立電路元件(discrete circuit components)及其制作方法。
背景技術(shù)：
諸如二極管(diode)，晶體管(transistor)，電阻(resistor)與電容(capacitor)等的主動(dòng)及被動(dòng)式電路元件(active and passive circuit components)，是廣泛應(yīng)用于電子電路中的電路元件。不論是小信號(hào)(signal)或較大功率(power)用途的，線性(linear)或數(shù)字(digital)性質(zhì)的電路，皆需應(yīng)用到這些不同性質(zhì)的分立電路元件。除了整合于集成電路之中的二極管，電阻與電容之外，分立元件(discrete component)形式的二極管，電阻與電容元件，為使用量極大的電子零件。
由于分立元件形式的電路元件，其在各式各樣電子電路中的用量相當(dāng)大，且其單位售價(jià)相對(duì)于其他諸如晶體管等的主動(dòng)元件又不高，是極為適于，或者是說(shuō)，極需要自動(dòng)化的大量生產(chǎn)。從另一角度而言，此種數(shù)量大而低單價(jià)的元件，若無(wú)法利用自動(dòng)化高速生產(chǎn)，便難以具有商業(yè)上的競(jìng)爭(zhēng)力。
分立電路元件有著多種型式的封裝(packaging)常見(jiàn)者諸如導(dǎo)線型封裝(leaded package)?；谛⌒突男枨?，表面貼裝技術(shù)(SMT，surface-mounttechnology)型式的分立元件，已逐漸變成微型化電子裝置所需采用的電子元件，故以低成本進(jìn)行高速率的大量生產(chǎn)，是此類(lèi)分立電路元件的制造所必須采取的方向。不過(guò)，公知技術(shù)之中制作此類(lèi)分立電路元件的方法，仍無(wú)法完全脫離人工加工的步驟。例如，有些型式的分立二極管電路元件，仍需要倚賴高比例的人工生產(chǎn)步驟。
另一方面，有些已經(jīng)自動(dòng)化的分立電路元件制造方法，其所采用的工藝步驟之中包含了二道以上的鉆孔操作。由于板材的機(jī)械性鉆孔動(dòng)作需要一定的操作時(shí)間及定位精確度，由于每一個(gè)雙電極元件通常皆需要進(jìn)行至少二次鉆孔，因此亦在整體工藝之中形成瓶頸。因此，公知技術(shù)之中采用二片以上鉆孔板材的工藝，無(wú)可避免地會(huì)需要較長(zhǎng)的工藝時(shí)間，并需求較為精密的定位準(zhǔn)確度操作。此兩因素皆會(huì)增加元件的單位制作成本。

發(fā)明內(nèi)容
因此，本發(fā)明的目的就是在提供一種后階段貫孔分立電路元件及其制造方法，其元件構(gòu)造可適合于SMD型式的，諸如EIA標(biāo)準(zhǔn)的晶片尺寸，而其制造方法則可適于進(jìn)行低成本的大量生產(chǎn)。
本發(fā)明提出一種后階段貫孔分立電路元件的制作方法，其步驟包含有(a)，在一第一及一第二基板的第一表面上形成一個(gè)矩陣的多個(gè)元件晶片面導(dǎo)電線路，并在該第一及該第二基板的第二表面上形成完全覆蓋的導(dǎo)電層；(b)，在該第一表面的每一晶片導(dǎo)電線路之上各安置一元件晶片，并將這些晶片的第一電極電連結(jié)至該晶片對(duì)應(yīng)的導(dǎo)電線路；(c)，將該第二基板覆蓋于安置有這些元件晶片的該第一基板上，其中該第二基板的該矩陣的這些導(dǎo)電線路各對(duì)應(yīng)地電性連結(jié)其對(duì)應(yīng)元件晶片相對(duì)于該第一電極的第二電極；(d)，于該第一及第二基板之間的空間內(nèi)填充以電絕緣物質(zhì)，以水氣密地完全包覆這些元件晶片及其所有導(dǎo)電線路；(e)，于該矩陣的元件的長(zhǎng)軸方向上，于每?jī)上噜徳g鉆制形成各一鍍覆貫孔，這些鍍覆貫孔的每一個(gè)的一側(cè)電連結(jié)其同側(cè)一電路元件晶片一電極的導(dǎo)電線路，另一側(cè)則電連結(jié)其同側(cè)另一電路元件晶片的另一電極的導(dǎo)電線路；(f)，于該第一及第二基板的第二表面上，環(huán)繞著每一個(gè)這些鍍覆貫孔為實(shí)質(zhì)中心，各形成一個(gè)實(shí)質(zhì)上矩形的導(dǎo)電金屬層；與(g)，垂直于這些分立電路元件的長(zhǎng)軸方向，通過(guò)整排鍍覆貫孔的中心進(jìn)行切割，且平行于這些分立電路元件的長(zhǎng)軸方向，于兩列鍍覆貫孔間的中間位置進(jìn)行切割，以將該整個(gè)矩陣的分立電路元件中的所有元件，完全分離開(kāi)來(lái)，成為個(gè)體獨(dú)立的分立電子元件。
本發(fā)明還提供一種后階段貫孔分立電路元件，其包含有一第一與一第二基板，其各第一表面上形成有一元件晶片面導(dǎo)電線路，其相對(duì)于該第一表面的各第二表面上形成有一焊接面導(dǎo)電線路；一元件晶片，安置于該第一基板的第一表面的導(dǎo)電線路上并電連結(jié)；該晶片的第二電極是電連結(jié)至該第二基板的該第一表面上的該導(dǎo)電線路；一第一鍍覆貫穿孔的半孔，其孔壁電連結(jié)至該晶片的該第一電極的該導(dǎo)電線路；一第二鍍覆貫穿孔的半孔，其孔壁電連結(jié)至該晶片的該第二電極的該導(dǎo)電線路；與電絕緣物質(zhì)，水氣密地完全包覆該元件晶片及其所有導(dǎo)電線路。


為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下圖1及圖2分別為本發(fā)明后階段貫孔分立電路元件一較佳實(shí)施例的第一及第二基板的晶片面平面圖；圖3及圖4分別為圖1及圖2的第一及第二基板的橫截面圖；圖5為一橫截面圖，其中顯示圖3基板的導(dǎo)電線路上安置有分立電路元件的晶片；圖6為一橫截面圖，其中顯示圖5安置有電路元件的第一基板被圖4的第二基板覆蓋，并將電路元件晶片包覆在內(nèi)；圖7為一橫截面圖，其中顯示圖6的基板構(gòu)造注入包覆材質(zhì)以對(duì)分立電子元件晶片進(jìn)行水氣密封；圖8為一橫截面圖，其顯示圖7的構(gòu)造于各相鄰兩元件晶片之間各鉆制有一鍍覆貫孔；圖9為圖8構(gòu)造的正視圖；圖10為圖8中的構(gòu)造利用顯影蝕刻程序而在外表面上環(huán)繞著每一鍍覆貫孔形成金屬導(dǎo)電層；圖11為圖10所示構(gòu)造的截面圖；圖12顯示將排列于矩陣中的電子元件個(gè)體加以分離所須進(jìn)行切割的切割線；以及圖13顯示經(jīng)切割形成成品的個(gè)別分立電子元件的立體圖。
具體實(shí)施例方式
圖1至圖4顯示用以制造本發(fā)明后階段貫孔分立電路元件所使用的第一及第二(或下及上)兩片初始基板。注意到此兩片基板可以是完全一樣的基板，換句話說(shuō)，相同的基板可以使用作為第一(下)及第二(上)基板。
圖1及圖2分別為本發(fā)明后階段貫孔分立電路元件一較佳實(shí)施例的第一及第二基板的晶片面平面圖。如圖所示，用以承載整個(gè)矩陣排列的，典型多達(dá)數(shù)百個(gè)分立電路元件的第一基板100，其晶片面110的表面上，有多個(gè)分立電路元件的初始導(dǎo)電線路111，112，…及116等，排列于，例如，二維正交的矩陣之中。相較之下對(duì)等的第二基板，如圖2所示，其晶片面210的表面上亦有對(duì)應(yīng)的多個(gè)分立電路元件的初始導(dǎo)電線路211，212，…及216等排列于諸如對(duì)應(yīng)的二維正交矩陣之中。
在此應(yīng)可以注意到，在后面所將說(shuō)明的工藝步驟之中，第一基板100晶片面110上的初始導(dǎo)電線路111是與第二基板200晶片面210上的初始導(dǎo)電線路211相對(duì)應(yīng)，將會(huì)配對(duì)形成一分立個(gè)電路元件。同樣的，初始導(dǎo)電線路112則與212對(duì)應(yīng)，116以216對(duì)應(yīng)，等等。此種對(duì)應(yīng)關(guān)系可利用將圖2所示，第二基板200正面朝向觀察者的晶片面210翻轉(zhuǎn)向下，并覆蓋于圖1的基板100上便可獲得。
注意到，在本發(fā)明的此較佳實(shí)施例之中，如圖1及圖2所顯示的，初始基板100及200上所形成的導(dǎo)電線路111，112，…及116與211，212，…及216等，是具有大致英文字母T的形狀。如同本領(lǐng)域技術(shù)人員所可以理解的，其他相似的導(dǎo)電線路形狀，例如單純的矩形形狀，當(dāng)然亦屬可行。
圖3及4分別為圖1及圖2的第一及第二基板的橫截面圖。圖3的截面圖是沿著圖1中的整排初始導(dǎo)電線路111，112，…及116的排列長(zhǎng)軸方向，大致沿其對(duì)稱中心所截取的基板橫截面圖。同樣的，圖4的截面圖則是沿著圖2中的整排初始導(dǎo)電線路211，212，…及216的排列長(zhǎng)軸方向，大致沿其對(duì)稱中心所截取的基板橫截面圖。如圖3所示，在基板100的晶片面110上，兩初始導(dǎo)電線路111及112的導(dǎo)電層之間是以一個(gè)空間電性地互相隔離開(kāi)。
相對(duì)地，在晶片面110的相對(duì)表面上，第一基板100則是覆有一整層的導(dǎo)電層130，其是利用諸如鍍覆與/或?yàn)R鍍等方式所形成的一或多層的導(dǎo)電金屬層構(gòu)造。同樣的，如圖4所示，在晶片面210的相對(duì)表面上，第二基板200則是覆有一整層的導(dǎo)電層230，同樣亦可利用諸如鍍覆及濺鍍等方式所形成的一或多層的導(dǎo)電金屬層。
圖1及圖2之中，每一個(gè)以虛線所圍繞的大致矩形的區(qū)域，如同后面所將說(shuō)明的，是代表一個(gè)分立電子元件的大致實(shí)體范圍。例如圖1所示，虛線121所標(biāo)示的范圍為本發(fā)明一個(gè)完整后階段貫孔分立電子元件的實(shí)體范圍。其中，于范圍121內(nèi)大致中心之處，如虛線區(qū)域151所標(biāo)示的位置，為元件晶片所將安置的位置。如同前述，在圖2的基板200上，對(duì)應(yīng)于元件范圍121亦有一個(gè)相對(duì)的元件范圍221，其大致中心位置251則將與中心位置151對(duì)齊，共同夾置一個(gè)電路元件晶片。
圖5為一橫截面圖，其中顯示圖3的第一基板100的導(dǎo)電線路上安置有分立電路元件的晶片。注意到圖5中僅顯示出整片基板中包含了元件范圍121及122的部分。利用諸如一次性安置整個(gè)矩陣的電子元件晶片的晶片載置技術(shù)(full matrix dice loading technique)，電路元件晶片511及512可以分別被安置于其各在元件范圍(圖1中的121及122)內(nèi)的定位151及152上。
此外，如同本領(lǐng)域技術(shù)人員所可以理解的，在電路元件晶片進(jìn)行安置之前，基板100上各個(gè)晶片所將安置的位置上，例用諸如網(wǎng)版印刷(screenprinting)等的技術(shù)，可以施加一層具有粘附性的導(dǎo)電膠層521。此導(dǎo)電膠層521可為含有諸如金，銀與/或銅等導(dǎo)電性金屬顆粒的粘性導(dǎo)電膠。導(dǎo)電膠層521是被施加于晶片所將安置的位置上，如圖1所示的晶片安置位置151上。如此，當(dāng)晶片511被安置到達(dá)其在圖5中的定位上時(shí)，便可以因?qū)щ娔z層521的粘性而不致于在后續(xù)的工藝步驟之中發(fā)生移位的情形。當(dāng)然，如同可以理解的，此導(dǎo)電膠的涂層，在后續(xù)工藝步驟中被固化之后，亦可在晶片的電極與基板的導(dǎo)電線路之間形成電性連結(jié)。
在如同圖5所顯示的，所有的電路元件晶片皆已正確適恰地被安置于其各自的定位上之后，便可以將第二基板覆蓋上來(lái)，形成如圖6的截面圖所顯示的構(gòu)造。圖6的橫截面圖中顯示，圖5安置有電路元件的第一基板，被圖4的第二基板覆蓋，并將電路元件晶片包覆在內(nèi)的情形。注意到當(dāng)?shù)诙?00的晶片面210上的導(dǎo)電線路，如圖中所顯示的線路211與212的元件安置區(qū)分別與晶片511與512對(duì)正接合時(shí)，線路211與212上已先行涂覆的導(dǎo)電膠層621與622，便可分別與晶片511與512的頂面電極接合，并在后續(xù)固化處理之后形成電性連結(jié)。
之后，如圖7的橫截面圖所顯示的，圖6的基板構(gòu)造，利用諸如灌入方式，可以在兩基板100與200所包夾的空間之中，填充以包覆材質(zhì)，以對(duì)分立電子元件晶片進(jìn)行水氣密封。如同本領(lǐng)域技術(shù)人員所可以理解的，利用諸如灌注的方法所填充進(jìn)入兩基板100與200之間的包覆材質(zhì)600，在此填充階段，與晶片的兩電極上所涂覆的導(dǎo)電膠一樣，都是屬非固態(tài)的物質(zhì)。
當(dāng)然，在對(duì)圖6所顯示的構(gòu)造灌注水氣密封包覆材質(zhì)之前，整個(gè)圖6中的構(gòu)造亦可以先進(jìn)行一次加溫烘烤的處理，以令各晶片兩電極分別與兩基板上導(dǎo)電線路的接觸面上所涂覆的導(dǎo)電膠，即圖6中的導(dǎo)電膠涂覆層521，621，522與622，先行固化。此種作法可以避免兩基板之間的電路元件晶片，如圖6中的晶片511與512，因水氣密封包覆材質(zhì)的灌入，而導(dǎo)致移位偏離的情況。
接著，圖7的橫截面圖所顯示的基板構(gòu)造，如同前述，在填充包覆材質(zhì)600之后，便可以進(jìn)行包覆材質(zhì)600的固化處理。如同可以理解的，此固化處理可以在選定的烘烤溫度及時(shí)間長(zhǎng)度之下條件下進(jìn)行。在此固化處理程序完成之后，圖7的橫截面圖所顯示的構(gòu)造，便是一種機(jī)械性穩(wěn)固的片狀構(gòu)造。截面圖中所顯示的內(nèi)含電路元件晶片511與512，皆已被穩(wěn)固地包容安置于兩片基板100與200之間，可以進(jìn)行后續(xù)的機(jī)械性處理而不虞移位。
在此應(yīng)注意到，如圖7的橫截面圖所顯示的，包覆材質(zhì)固化處理之后的兩基板100及200的兩外表面上，此時(shí)仍分別擁有覆蓋整片基板外表面的導(dǎo)電層130及230。
后續(xù)的工藝步驟將進(jìn)行鍍覆貫孔(plated-through hole，PTH)制作的工作，如圖8及圖9所顯示的情形。圖8為一橫截面圖，其顯示圖7的構(gòu)造于各相鄰兩元件晶片之間各鉆制有一鍍覆貫孔，而圖9為圖8構(gòu)造的正視圖。如圖9的正視圖所顯示的，本發(fā)明后階段貫孔分立電路元件較佳實(shí)施例的制作，是在每一個(gè)各別元件的長(zhǎng)軸方向上的兩端分別形成一個(gè)鍍覆貫孔。比如，圖9之中，以元件范圍712所大致標(biāo)示出來(lái)的分立元件個(gè)體范圍為例，其長(zhǎng)軸方向的左側(cè)鉆制形成一鍍覆貫孔743，而其右側(cè)則形成一鍍覆貫孔742。
相較之下，在元件范圍711所標(biāo)示元件左側(cè)的緊鄰元件，即元件范圍712所標(biāo)示者，則在其長(zhǎng)軸方向的左右兩側(cè)，各擁有其一鍍覆貫孔。其左側(cè)的鍍覆貫孔為貫孔743，而其右側(cè)的鍍覆貫孔，則是其右側(cè)緊鄰元件的左側(cè)鍍覆貫孔742。換言之，圖9之中整個(gè)矩陣所有尚未切割的分立電路元件，每?jī)蓚€(gè)相鄰的電路元件是共同擁有同一個(gè)鍍覆貫孔。當(dāng)然，沿著元件的長(zhǎng)軸方向排列的整排元件，其兩端的兩個(gè)元件，則各單獨(dú)擁有一個(gè)外側(cè)的鍍覆貫孔，如元件范圍711的元件的貫孔741及元件范圍716的貫孔747。
圖8的橫截面圖顯示出每一個(gè)鍍覆貫孔與兩基板內(nèi)夾元件晶片的電極形成電性連結(jié)的情形。如圖8所示，以元件范圍711所定義出來(lái)的電路元件，其左側(cè)的鍍覆貫孔742，是完全打通了整片片狀構(gòu)造的整個(gè)厚度。如同本領(lǐng)域技術(shù)人員所可以理解的，鍍覆貫孔742的孔壁上所形成的導(dǎo)電金屬層，即圖中以參考標(biāo)號(hào)742R所標(biāo)示的金屬層，可與元件晶片511的頂面導(dǎo)電線路211形成電性接觸，構(gòu)成由元件晶片的頂面電極到達(dá)鍍覆貫孔的一個(gè)電性通路。同樣的，元件晶片511的底面電極，則可透過(guò)基板100的導(dǎo)電線路111而與鍍覆貫孔741形成電性接觸。注意到，此時(shí)圖8的橫截面圖顯示，元件范圍712中的晶片512，同樣是利用鍍覆貫孔742而將其底面電極電性連接出來(lái)。
圖10為圖8及圖9中的構(gòu)造，利用顯影蝕刻程序，而在外表面上環(huán)繞著每一鍍覆貫孔形成金屬導(dǎo)電層的情形。這些環(huán)繞著每一鍍覆貫孔的金屬導(dǎo)電層，是由第一及第二基板100與200的外表面上的整片金屬覆蓋層130及230，利用諸如蝕刻的處理而形成的。如同本領(lǐng)域技術(shù)人員所熟知的，諸如光學(xué)顯影蝕刻(photo lithography)等的技術(shù)，可以很方便地被應(yīng)用來(lái)形成這些個(gè)別的金屬導(dǎo)電層。
注意到圖10的正視圖所顯示的，可為此一工藝階段之中整片片狀構(gòu)造的兩面。換句話說(shuō)，此實(shí)施例中，片狀構(gòu)造兩面上環(huán)繞著每一鍍覆貫孔形成金屬導(dǎo)電層，實(shí)質(zhì)上可以采用相同的導(dǎo)電層圖形，以簡(jiǎn)化工藝。如圖所示，此時(shí)環(huán)繞著每一鍍覆貫孔，各形成有一片實(shí)質(zhì)上為矩形的金屬導(dǎo)電層。如圖中的矩形金屬導(dǎo)電層761所顯示的，是完全地將其對(duì)應(yīng)的鍍覆貫孔741環(huán)繞在其大致對(duì)稱中心的位置。
圖11即為圖10所示構(gòu)造的截面圖，其是沿著圖10中以元件范圍虛線711，712，…及716的橫排長(zhǎng)軸方向，大致沿其對(duì)稱中心所截取的橫截面圖。如圖所示，由于圖10中環(huán)繞著每一個(gè)鍍覆貫孔的矩形金屬層的形成，每一個(gè)分立元件之內(nèi)藏晶片的兩電極，此時(shí)已電性地被隔絕開(kāi)來(lái)。不過(guò)，應(yīng)注意到，此時(shí)相鄰兩元件晶片的頂?shù)纂姌O，經(jīng)由同一個(gè)鍍覆貫孔，仍是電性地互相連通的。
圖12顯示將排列于矩陣中的電子元件個(gè)體加以分離所須進(jìn)行切割的切割線。切割之時(shí)，垂直于每一個(gè)分立元件的長(zhǎng)軸方向所進(jìn)行的切割，其切割線，如圖中的811，812，…與817所顯示的，實(shí)質(zhì)上是通過(guò)整列鍍覆貫孔的中心。相較之下，平行于每一個(gè)分立元件的長(zhǎng)軸方向所進(jìn)行的切割，其切割線，如圖中的911，912，…與918所顯示的，實(shí)質(zhì)上是通過(guò)相鄰兩排鍍覆貫孔之間的中間位置。
依圖12所顯示切割線，進(jìn)行切割處理之后，整個(gè)矩陣中的所有分立電路元件，便可以完全地互相分離開(kāi)來(lái)，形成獨(dú)立的分立電路元件個(gè)體。圖13即顯示經(jīng)切割形成成品的個(gè)別分立電子元件的立體圖。圖中的分立電路元件1000的個(gè)體，其以陰影線所標(biāo)示的部分1010與1020，即分別為覆有導(dǎo)電金屬層的兩個(gè)電極部分，可供進(jìn)行表面貼裝處理而被釬焊于印刷電路板上。
圖12的立體圖顯示，制造完成并經(jīng)切割分離的單體分立電路元件的電極接腳構(gòu)造，由于其分離切割是如前述，通過(guò)后階段貫孔的對(duì)稱中心線而進(jìn)行的，故各個(gè)元件的兩電極，皆可具有一個(gè)面積夠大，且高度顯著高于原基板上的初始導(dǎo)電線路厚度的一個(gè)導(dǎo)電接面，如圖12中后階段貫孔沿著垂直于基板平面的方向所出現(xiàn)的高度。當(dāng)本發(fā)明的后階段貫孔分立電子元件，被取置(pick and place)于印刷電路板上進(jìn)行釬焊時(shí)，此導(dǎo)電接面不但具有足夠大的面積，可以確保良好的釬焊品質(zhì)，更可因其半圓形內(nèi)表面，而在釬焊時(shí)，因液態(tài)劑的表面張力，而可以產(chǎn)生在印刷電路板上修正精確定位的作用。
雖然前面的說(shuō)明文字已是本發(fā)明特定實(shí)施例的一個(gè)完整的說(shuō)明，但其各種的修改變化，變動(dòng)的構(gòu)造及等效者的應(yīng)用仍是可能的。例如，雖然前述實(shí)施例的詳細(xì)說(shuō)明中只廣泛地以分立電路元件來(lái)說(shuō)明本發(fā)明，但如同本領(lǐng)域技術(shù)人員所可以理解的，SMT型式之下，EIA標(biāo)準(zhǔn)晶片的各種尺寸的分立二極管，諸如Zener，Schottky等，或者分立電容，無(wú)論是有否極性，或者分立電阻，甚至是主動(dòng)或集成電路本質(zhì)，但只需使用二電性接頭的電子元件，皆可以適用本發(fā)明所揭示的制作方法。此外，本發(fā)明不但適用于常見(jiàn)的1210，1206，以及0805等SMT型EIA標(biāo)準(zhǔn)晶片尺寸，其更是特別適于更為小型的SMT型分立電路元件。再例如，說(shuō)明中基板的晶片面上的這些導(dǎo)電線路可為固化的膏狀銀膠，固化的膏狀銅膠，或固化的膏狀銅合金膠。又例如，該板的焊接面上的這些導(dǎo)電線路上更可覆有一鎳層或一金層。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可作更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍以所附的權(quán)利要求書(shū)為準(zhǔn)。
權(quán)利要求
1.一種后階段貫孔分立電路元件的制作方法，其步驟包含有(a)在一第一及一第二基板的第一表面上形成一個(gè)矩陣的多個(gè)元件晶片面導(dǎo)電線路，并在該第一及該第二基板的第二表面上形成完全覆蓋的導(dǎo)電層；(b)在該第一表面的每一晶片導(dǎo)電線路之上各安置一元件晶片，并將這些晶片的第一電極電連結(jié)至該晶片對(duì)應(yīng)的導(dǎo)電線路；(c)將該第二基板覆蓋于安置有這些元件晶片的該第一基板上，其中該第二基板的該矩陣的這些導(dǎo)電線路各對(duì)應(yīng)地電性連結(jié)其對(duì)應(yīng)元件晶片相對(duì)于該第一電極的第二電極；(d)于該第一及第二基板之間的空間內(nèi)填充以電絕緣物質(zhì)，以水氣密地完全包覆這些元件晶片及其所有導(dǎo)電線路；(e)于該矩陣的元件的長(zhǎng)軸方向上，于每?jī)上噜徳g鉆制形成各一鍍覆貫孔，這些鍍覆貫孔的每一個(gè)的一側(cè)電連結(jié)其同側(cè)一電路元件晶片一電極的導(dǎo)電線路，另一側(cè)則電連結(jié)其同側(cè)另一電路元件晶片的另一電極的導(dǎo)電線路；(f)于該第一及第二基板的第二表面上，環(huán)繞著每一個(gè)這些鍍覆貫孔為實(shí)質(zhì)中心，各形成一個(gè)實(shí)質(zhì)上矩形的導(dǎo)電金屬層；以及(g)垂直于這些分立電路元件的長(zhǎng)軸方向，通過(guò)整排鍍覆貫孔的中心進(jìn)行切割，且平行于這些分立電路元件的長(zhǎng)軸方向，于兩列鍍覆貫孔間的中間位置進(jìn)行切割，以將該整個(gè)矩陣的分立電路元件中的所有元件，完全分離開(kāi)來(lái)，成為個(gè)體獨(dú)立的分立電子元件。
2.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中該(b)步驟包含有使用導(dǎo)電膠將這些晶片的該第一電極電連結(jié)至該晶片對(duì)應(yīng)的該導(dǎo)電線路。
3.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中該(c)步驟包含有使用導(dǎo)電膠將這些晶片的該第二電極電連結(jié)至該晶片對(duì)應(yīng)的該導(dǎo)電線路。
4.如權(quán)利要求2至3項(xiàng)所述的后階段貫孔分立電路元件制作方法，其中該導(dǎo)電膠為膏狀銀膠。
5.如權(quán)利要求2至3項(xiàng)所述的后階段貫孔分立電路元件制作方法，其中該導(dǎo)電膠為膏狀銅膠。
6.如權(quán)利要求2至3項(xiàng)所述的后階段貫孔分立電路元件制作方法，其中該導(dǎo)電膠為膏狀銅合金膠。
7.如權(quán)利要求2至3項(xiàng)所述的后階段貫孔分立電路元件制作方法，其中在該(d)步驟之前還包含有將該導(dǎo)電膠固化的步驟。
8.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中這些鍍覆貫孔的孔表面上覆有一鎳層。
9.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中這些鍍覆貫孔的孔表面上覆有一金層。
10.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中該電路元件晶片為二極管晶片。
11.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中該電路元件晶片為晶體管晶片。
12.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中該電路元件晶片為電容晶片。
13.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中該電路元件晶片為電阻晶片。
14.如權(quán)利要求1所述的后階段貫孔分立電路元件制作方法，其中該電路元件晶片為包含有主動(dòng)與被動(dòng)電路組件的晶片。
15.一種后階段貫孔分立電路元件的制作方法，其步驟包含有(a)在一第一及一第二基板的第一表面上形成一個(gè)矩陣的多個(gè)元件晶片面導(dǎo)電線路，并在該第一及該第二基板的第二表面上形成完全覆蓋的導(dǎo)電層；(b)在該第一表面的每一晶片導(dǎo)電線路之上各安置一元件晶片，并以導(dǎo)電膠將這些晶片的第一電極電連結(jié)至該晶片對(duì)應(yīng)的導(dǎo)電線路；(c)將該第二基板覆蓋于安置有這些元件晶片的該第一基板上，其中該第二基板的該矩陣的這些導(dǎo)電線路各對(duì)應(yīng)地以導(dǎo)電膠電性連結(jié)其對(duì)應(yīng)元件晶片相對(duì)于該第一電極的第二電極；(d)固化這些導(dǎo)電膠；(e)于該第一及第二基板之間的空間內(nèi)填充以電絕緣物質(zhì)，以水氣密地完全包覆這些元件晶片及其所有導(dǎo)電線路；(f)于該矩陣的元件的長(zhǎng)軸方向上，于每?jī)上噜徳g鉆制形成各一鍍覆貫孔，這些鍍覆貫孔的每一個(gè)的一側(cè)電連結(jié)其同側(cè)一電路元件晶片一電極的導(dǎo)電線路，另一側(cè)則電連結(jié)其同側(cè)另一電路元件晶片的另一電極的導(dǎo)電線路；(g)于該第一及第二基板的第二表面上，環(huán)繞著每一個(gè)這些鍍覆貫孔為實(shí)質(zhì)中心，各形成一個(gè)實(shí)質(zhì)上矩形的導(dǎo)電金屬層；以及(h)垂直于這些分立電路元件的長(zhǎng)軸方向，通過(guò)整排鍍覆貫孔的中心進(jìn)行切割，且平行于這些分立電路元件的長(zhǎng)軸方向，于兩列鍍覆貫孔間的中間位置進(jìn)行切割，以將該整個(gè)矩陣的分立電路元件中的所有元件，完全分離開(kāi)來(lái)，成為個(gè)體獨(dú)立的分立電子元件。
16.一種后階段貫孔分立電路元件，其包含有一第一與一第二基板，其各第一表面上形成有一元件晶片面導(dǎo)電線路，其相對(duì)于該第一表面的各第二表面上形成有一焊接面導(dǎo)電線路；一元件晶片，安置于該第一基板的第一表面的導(dǎo)電線路上并電連結(jié)；該晶片的第二電極是電連結(jié)至該第二基板的該第一表面上的該導(dǎo)電線路；一第一鍍覆貫穿孔的半徑，其孔壁電連結(jié)至該晶片的該第一電極的該導(dǎo)電線路；一第二鍍覆貫穿孔的半徑，其孔壁電連結(jié)至該晶片的該第二電極的該導(dǎo)電線路；以及電絕緣物質(zhì)，水氣密地完全包覆該元件晶片及其所有導(dǎo)電線路。
17.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該基板的該晶片面上的這些導(dǎo)電線路為固化的膏狀銀膠。
18.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該基板的該晶片面上的這些導(dǎo)電線路為固化的膏狀銅膠。
19.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該基板的該晶片面上的這些導(dǎo)電線路為固化的膏狀銅合金膠。
20.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該電路元件晶片為二極管晶片。
21.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該電路元件晶片為晶體管晶片。
22.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該電路元件晶片為電容晶片。
23.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該電路元件晶片為電阻晶片。
24.如權(quán)利要求16所述的后階段貫孔分立電路元件，其中該電路元件晶片為包含有主動(dòng)與被動(dòng)電路組件的晶片。
全文摘要
一后階段貫孔分立電路元件的制作方法包含(a)在第一及第二基板的第一表面上形成導(dǎo)電線路，在第二表面上形成導(dǎo)電層；(b)在第一表面的每一晶片導(dǎo)電線路之上各安置元件晶片，將晶片的第一電極電連結(jié)至晶片對(duì)應(yīng)的導(dǎo)電線路；(c)將第二基板覆蓋于第一基板上，其中第二基板的矩陣的導(dǎo)電線路各對(duì)應(yīng)地電性連結(jié)其對(duì)應(yīng)元件晶片相對(duì)于第一電極的第二電極；(d)于第一及第二基板之間的空間內(nèi)填充以電絕緣物質(zhì)，以水氣密地完全包覆元件晶片及其導(dǎo)電線路；(e)于矩陣的元件的長(zhǎng)軸方向上，于每?jī)上噜徳g鉆制形成一鍍覆貫孔；(f)于第一及第二基板的第二表面上，以每一個(gè)鍍覆貫孔為實(shí)質(zhì)中心形成一個(gè)實(shí)質(zhì)上矩形的導(dǎo)電金屬層；(g)切割，形成獨(dú)立的分立電子元件。
文檔編號(hào)H05K13/00GK1508856SQ02157869
公開(kāi)日2004年6月30日 申請(qǐng)日期2002年12月20日 優(yōu)先權(quán)日2002年12月20日
發(fā)明者陳文隆 申請(qǐng)人:典琦科技股份有限公司