專利名稱:球格數(shù)組(bga)芯片的電源線路布局方法
技術(shù)領域:
本發(fā)明涉及一種計算機繪制印刷電路板(PCB,printed circuit board)線路布局(Layout)圖的方法,特別是應用于一種球格數(shù)組(BGA)芯片上的電源線路布局方法。
背景技術(shù):
在印刷電路板的設計過程中,先期的計算機繪圖設計是相當重要的工作之一,其中運用計算機繪制印刷電路板的作業(yè)主要又分成兩部分,一個是前面的定位處理(placement)作業(yè),另一個則是后面的線路布局(Layout)作業(yè);當電子工程師對于一個印刷電路板的定位處理工程完成之后,即將該印刷電路板后續(xù)的線路布局作業(yè),交由線路布局工程師(Layout engineer)進行后續(xù)的線路布局工程。
而在線路布局作業(yè)中,對于線路布局工程師最大的挑戰(zhàn),莫過于球格數(shù)組芯片(Ball grid array chip,BGA chip)的走線(trace)布局了,因為球格數(shù)組芯片的接腳(pin)是呈網(wǎng)格狀分布于芯片的下方,而非如一般芯片的接腳是由周緣延伸出來。因此,要將走線由球格數(shù)組芯片的接腳所連接的連接墊(pad)拉出芯片之外已然困難重重,加上球格數(shù)組芯片的電源線(power)不僅較一般走線更粗,還需同時串接數(shù)個接腳,當然工程師在此一工作上必須花費許多時間來調(diào)整走線和電源線的配置。
一種較為簡便的線路布局方式,是于球格數(shù)組芯片的布局空間打上貫孔(VIA),讓走線不需繞出芯片外,直接由貫孔穿出至其它圖層;但事實上,打上貫孔會使得寬粗的電源線容易受到阻隔,對于整體線路布局效率提升尚有技術(shù)問題點有待解決。
發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷,提供一種球格數(shù)組(BGA)芯片的電源線路布局方法,由本方法的操作,可達到使線路布局工程師提高作業(yè)效率的目的。
為達上述目的,本發(fā)明提供一種球格數(shù)組(BGA)芯片的電源線路布局方法,通過區(qū)域填滿(areafill)的方式建立一電聯(lián)區(qū),作為一球格數(shù)組芯片的電源線路,并由絕緣區(qū)的形成以隔離該電聯(lián)區(qū)中的至少一貫孔(VIA),該方法包含下列步驟首先是確定使用者選取一球格數(shù)組芯片;而后由一信息庫讀取此球格數(shù)組芯片的電源接腳(pin)位置;接著以區(qū)域填滿(areafill)方式形成一電聯(lián)區(qū),以涵蓋所有電源接腳的連接墊(pad);繼而確定電聯(lián)區(qū)內(nèi)是否存在既有貫孔;最后,于此既有貫孔周圍形成一絕緣區(qū)。
圖1為本發(fā)明球格數(shù)組芯片電源線路的布局方法的運作流程圖;圖2為本發(fā)明球格數(shù)組芯片電源線路的布局方法中形成電聯(lián)區(qū)的細部流程圖;圖3為本發(fā)明球格數(shù)組芯片電源線路的布局方法中形成絕緣區(qū)的細部流程圖。
圖中符號說明步驟110 確定使用者選取一球格數(shù)組芯片步驟120 由一信息庫讀取此球格數(shù)組芯片的電源接腳位置步驟130 以區(qū)域填滿方式形成一電聯(lián)區(qū)涵蓋所有電源接腳的連接墊步驟140 確定此電聯(lián)區(qū)內(nèi)是否存在貫孔步驟150 于此貫孔周圍形成一絕緣區(qū)步驟210 串聯(lián)所有電源接腳的連接墊成一電聯(lián)路徑步驟220讀取構(gòu)成此電聯(lián)路徑的坐標集合步驟230以此坐標集合為中心向外延伸一安全寬度步驟240依此安全寬度沿電聯(lián)路徑填滿成一電聯(lián)區(qū)步驟310讀取貫孔的位置及孔徑信息步驟320計算絕緣區(qū)外徑步驟330讀取貫孔與絕緣區(qū)外圓周間的坐標集合步驟340讀取電聯(lián)區(qū)的坐標集合步驟350由電聯(lián)區(qū)的坐標集合抹去絕緣區(qū)坐標集合具體實施方式
下面結(jié)合附圖和實施例詳細說明本發(fā)明的具體實施方式
。
請參閱圖1本發(fā)明一較佳實施例的運作方式,其必要步驟首先是在使用者選取一球格數(shù)組芯片,并觸動一功能鍵時,確定使用者選取一球格數(shù)組芯片(步驟110),此球格數(shù)組芯片即所謂Ball Grid Arraychip(BGA chip),其本體下方具有許多接腳(pin);繼而由一信息庫讀取此球格數(shù)組芯片的電源接腳位置(步驟120),通常球格數(shù)組芯片包括數(shù)個散布在球格數(shù)組中不同位置的電源接腳;而后即以區(qū)域填滿(areafill)方式形成一電聯(lián)區(qū)涵蓋所有電源接腳的連接墊(步驟130);接下來,確定此電聯(lián)區(qū)內(nèi)是否存在貫孔(步驟140)當答案為“是”,即進行電聯(lián)區(qū)與此貫孔的隔離,而本實施例提供的方法,是于此貫孔周圍形成一絕緣區(qū)(步驟150)。
其次,在上述步驟130中,區(qū)域填滿(areafill)的方式與電聯(lián)區(qū)的形成,通過圖2所示的細部流程圖來達成。首先是串聯(lián)所有電源接腳的連接墊成一電聯(lián)路徑(步驟210);而后讀取構(gòu)成此電聯(lián)路徑的坐標集合(步驟220);如此,即可以此坐標集合為中心向外延伸一安全寬度(步驟230),此安全寬度視球格數(shù)組芯片接腳的連接墊間距而定;繼而可依此安全寬度沿電聯(lián)路徑填滿成一電聯(lián)區(qū)(步驟240),且此電聯(lián)區(qū)的寬度范圍小于芯片相鄰接腳的連接墊間距的二倍,也就是說,為避免芯片的其它接腳在線路布局時遇到不必要的麻煩,此電聯(lián)區(qū)并不將非電源接腳的連接墊納入涵蓋范圍。
另外,在此一較佳實施例中,步驟150有關絕緣區(qū)的形成,其細部流程如圖3所示,首先是讀取貫孔的位置及孔徑信息(步驟310),用以計算絕緣區(qū)外徑(步驟320),此絕緣區(qū)外徑為貫孔孔徑加上預設的延伸值,且絕緣區(qū)外徑是小于該電聯(lián)區(qū)寬度的;隨后,讀取貫孔與絕緣區(qū)外圓周間的坐標集合(步驟330);接著,讀取電聯(lián)區(qū)的坐標集合(步驟340);最后,由電聯(lián)區(qū)的坐標集合中抹去絕緣區(qū)的坐標集合(步驟350)。
綜合上述,本發(fā)明借助區(qū)域填滿的方式,可供使用者迅速拉出球格數(shù)組芯片的電源線路,且其所形成較大面積的電聯(lián)區(qū),不會因貫孔而受到阻礙;相反的,由于電聯(lián)區(qū)的面積較大,貫孔可直接打在電聯(lián)區(qū)中,尚能保持芯片的電源線路暢行無阻,且芯片內(nèi)部的接腳亦可通過貫孔連接到其它圖層,對于整體線路布局作業(yè)的效率提升,確有顯著的貢獻。
雖然本發(fā)明以前述的較佳實施例揭露如上,然其并非用以限定本發(fā)明,任何熟悉相關技術(shù)者,在不脫離本發(fā)明的精神和范圍內(nèi),當可作些許的更動與潤飾,因此本發(fā)明的保護范圍須視權(quán)利要求書范圍所界定者為準。
權(quán)利要求
1.一種球格數(shù)組(BGA)芯片的電源線路布局方法,通過區(qū)域填滿(areafill)的方式建立一電聯(lián)區(qū),作為一球格數(shù)組芯片的電源線路,并由絕緣區(qū)的形成以隔離該電聯(lián)區(qū)中的至少一貫孔(VIA),其特征在于,該方法包含下列步驟選取該球格數(shù)組芯片;讀取該球格數(shù)組芯片的數(shù)個電源接腳(pin)位置;形成涵蓋該電源接腳的數(shù)個連接墊(pad)的該電聯(lián)區(qū);及隔離該電聯(lián)區(qū)與該貫孔。
2.如權(quán)利要求1所述的球格數(shù)組(BGA)芯片的電源線路布局方法,其特征在于,該形成該電聯(lián)區(qū)的步驟,更包含下列步驟串聯(lián)該電源接腳的連接墊成一電聯(lián)路徑;讀取構(gòu)成該電聯(lián)路徑的一坐標集合;以該坐標集合為中心向外延伸一安全寬度;及依該安全寬度沿該電聯(lián)路徑填滿成該電聯(lián)區(qū)。
3.如權(quán)利要求2所述的球格數(shù)組(BGA)芯片的電源線路布局方法,其特征在于,該安全寬度小于該接腳的連接墊間距。
4.如權(quán)利要求1所述的球格數(shù)組(BGA)芯片的電源線路布局方法,其特征在于,該隔離該電聯(lián)區(qū)與該貫孔的步驟,是通過于該貫孔周圍形成一絕緣區(qū)的方式而達成。
5.如權(quán)利要求4所述的球格數(shù)組(BGA)芯片的電源線路布局方法,其特征在于,該于該貫孔周圍形成該絕緣區(qū)的步驟,更包含下列步驟讀取該貫孔的位置及孔徑信息;計算該絕緣區(qū)外徑;讀取該貫孔與該絕緣區(qū)外圓周間的坐標集合;讀取該電聯(lián)區(qū)的坐標集合;及抹去該電聯(lián)區(qū)的坐標集合中該絕緣區(qū)的坐標集合。
6.如權(quán)利要求5所述的球格數(shù)組(BGA)芯片的電源線路布局方法,其特征在于,該絕緣區(qū)外徑為該貫孔孔徑加上一預設的延伸值。
7.如權(quán)利要求5所述的球格數(shù)組(BGA)芯片的電源線路布局方法,其特征在于,該絕緣區(qū)外徑小于該電聯(lián)區(qū)寬度。
全文摘要
本發(fā)明涉及一種球格數(shù)組(BGA)芯片的電源線路布局方法,可讓工程師在進行印刷電路板(PCB)的線路布局(Layout)作業(yè)時,由區(qū)域填滿(areafill)的方式,迅速拉出較大面積的電聯(lián)區(qū)作為球格數(shù)組芯片的電源線路,即使有貫孔(VIA)位于電聯(lián)區(qū)中,芯片的電源線路仍可暢行無阻,由此省略過去挪移電源線路或貫孔的繁瑣程序,大幅提升了整體線路布局作業(yè)的效率。
文檔編號H05K3/00GK1489090SQ02144338
公開日2004年4月14日 申請日期2002年10月9日 優(yōu)先權(quán)日2002年10月9日
發(fā)明者張有權(quán) 申請人:英業(yè)達股份有限公司