基于以太網(wǎng)總線的多異步數(shù)據(jù)口并行測試卡的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于異步數(shù)據(jù)通信測試領(lǐng)域，具體涉及一種基于以太網(wǎng)總線的多異步數(shù)據(jù)口并行測試卡。
【背景技術(shù)】
[0002]多異步數(shù)據(jù)口并行測試儀廣泛應(yīng)用于綜合數(shù)字交換機(jī)、互聯(lián)網(wǎng)控制器、K 口轉(zhuǎn)換盒等設(shè)備的異步數(shù)據(jù)口的測試，特別適合于上述設(shè)備的研發(fā)、測試和維修。
[0003]傳統(tǒng)的異步數(shù)據(jù)口測試方法，如圖1所示，包括PC機(jī)、串口電纜、被測設(shè)備。其中在PC機(jī)I和PC機(jī)2中運(yùn)行超級終端軟件，使用撥號方式將被測設(shè)備的異步數(shù)據(jù)端口 I和異步數(shù)據(jù)端口 2建立連接，然后通過傳送文件方式實(shí)現(xiàn)測試。
[0004]上述傳統(tǒng)的異步數(shù)據(jù)口測試時，主要存在以下缺陷:
[0005]1、測試兩路異步數(shù)據(jù)口時需要兩臺PC機(jī)，當(dāng)用戶需要測試多路異步數(shù)據(jù)口時，就需要逐次每路異步數(shù)據(jù)口信號進(jìn)行測試，或同時配備相當(dāng)數(shù)量的PC機(jī)和串口電纜進(jìn)行測試，儀器成本高，操作復(fù)雜。
[0006]2、用多臺PC機(jī)進(jìn)行異步數(shù)據(jù)口測試時，測試人員需要逐臺操作PC機(jī)，同時逐次設(shè)置PC機(jī)中超級終端的相應(yīng)測試參數(shù)，如測試速率、測試字節(jié)格式、傳輸文件內(nèi)容等，然后以撥號方式建立連接，測試結(jié)束后，測試人員需要通過PC機(jī)逐臺手工收集測試結(jié)果；測試效率低，人力資源開銷大。
[0007]3、由于傳統(tǒng)測試方法是通過PC機(jī)中的超級終端傳輸文件實(shí)現(xiàn)，統(tǒng)計被測異步數(shù)據(jù)口測試結(jié)果時，需要查看文件傳輸過程中的掉包次數(shù)和重傳次數(shù)；結(jié)果統(tǒng)計不直觀，無法準(zhǔn)確、直觀的反應(yīng)被測異步數(shù)據(jù)口傳輸性能參數(shù)。
[0008]4、由于傳統(tǒng)測試方法在測試時需要人工對被測設(shè)備的異步數(shù)據(jù)口間建立測試專線，不能實(shí)現(xiàn)自動化測試。
[0009]5、當(dāng)需要測試多路異步數(shù)據(jù)口時，采用傳統(tǒng)測試方法需要操作多臺PC機(jī)進(jìn)行測試，無法真正實(shí)現(xiàn)多路并行測試和遠(yuǎn)程測試。

【發(fā)明內(nèi)容】

[0010]基于上述問題，本實(shí)用新型提供了一種基于以太網(wǎng)總線的多異步數(shù)據(jù)口并行測試卡，解決現(xiàn)有異步數(shù)據(jù)口測試方法的缺陷。
[0011]本實(shí)用新型采用的技術(shù)方案是:一種基于以太網(wǎng)總線的多異步數(shù)據(jù)口并行測試卡，其構(gòu)成如圖2所示，包含有以太網(wǎng)控制器1、以太網(wǎng)變壓器2、FPGA芯片3、接口電平轉(zhuǎn)換芯片4、電源電路5。
[0012]以太網(wǎng)控制器I 采用 LXT971ALE 芯片，支持 10Base5、10Base2、1BaseT,10BASE-X, 100BASE-TX, 100BASE-FX,并能自動檢測所連接的介質(zhì)。以太網(wǎng)變壓器2采用TRC1183NLE，主要完成信號傳輸、阻抗匹配、波形修復(fù)、信號雜波抑制和高電壓隔離等。FPGA芯片3采用XILINX公司的XC4VFX系列器件，它內(nèi)嵌高性能PPC405硬核和硬件邏輯資源。接口電平轉(zhuǎn)換芯片4采用MAX3232E，完成TTL電平與RS232電平之間轉(zhuǎn)換。電源電路5采用DC-DC轉(zhuǎn)換器LTC3417,完成+5V電源與+3.3V、+2.5V、+1.2V電源的轉(zhuǎn)換。
[0013]FPGA芯片3內(nèi)部邏輯框圖如圖3所示。包含以太網(wǎng)接口模塊3.1、測試數(shù)據(jù)發(fā)送模塊3.2、測試數(shù)據(jù)接收模塊3.3、RAM塊3.4、PPC405硬核3.5。
[0014]以太網(wǎng)接口模塊3.1包含MII管理模塊3.1.1、數(shù)據(jù)發(fā)送模塊3.1.2、數(shù)據(jù)接收模塊3.1.3、控制模塊3.1.4、以太網(wǎng)模塊接口 3.1.5。其中MII管理模塊3.1.1可提供一個與媒體無關(guān)的接口，用來連接外部的以太網(wǎng)控制芯片LXT971ALE ;數(shù)據(jù)發(fā)送模塊3.1.2完成所有與發(fā)送數(shù)據(jù)相關(guān)的操作，包括產(chǎn)生報頭、添加CRC校驗序列；數(shù)據(jù)接收模塊3.1.3完成所有與接收數(shù)據(jù)相關(guān)的操作，包括取出報頭、CRC校驗。測試數(shù)據(jù)發(fā)送模塊3.2包含碼型/速率控制模塊3.2.1、偽隨機(jī)碼產(chǎn)生模塊3.2.2、數(shù)據(jù)格式封裝模塊3.2.3、發(fā)送控制模塊3.2.4、測試數(shù)據(jù)發(fā)送模塊接口 3.2.5。碼型/速率控制模塊3.2.1中的碼型包括2~4、2~5、2~6、2~9、2~11、2~15、2~18、2~20、2~21、2~23，速率包括 0.3Κ、0.6Κ、1.2Κ、2.4Κ、4.8Κ、7.2Κ、9.6Κ、14.4Κ、19.2Κ、38.4Κ、57.6Κ、115.2Κ、230.4Κ。偽隨機(jī)碼產(chǎn)生模塊3.2.2采用 m序列，其實(shí)現(xiàn)方式為序列輸出與反饋級模二加后作為序列輸入。為實(shí)現(xiàn)測試碼型的靈活選擇，F(xiàn)PGA程序設(shè)計采用CASE語句方式，碼型選擇輸入由PPC405硬核控制。數(shù)據(jù)格式封裝模塊3.2.3主要完成異步數(shù)據(jù)口開始位、有效數(shù)據(jù)位、異步數(shù)據(jù)口格式校驗位、異步數(shù)據(jù)口停止位的組裝，異步數(shù)據(jù)口數(shù)據(jù)格式如圖6。開始位為I位數(shù)據(jù)寬度的低電平，有效數(shù)據(jù)位包含6、7、8位，格式校驗位包括奇校驗、偶檢驗、無校驗，停止位包括I位、1.5位、2位。發(fā)送控制模塊3.2.4主要完成封裝后的異步數(shù)據(jù)發(fā)送，發(fā)送時鐘為16倍異步數(shù)據(jù)口速率。
[0015]測試數(shù)據(jù)接收模塊3.3包含碼型/速率控制模塊3.3.1、本地偽隨機(jī)碼產(chǎn)生模塊3.3.2,同步檢測/誤碼統(tǒng)計模塊3.3.3、數(shù)據(jù)格式解封模塊3.3.4、接收控制模塊3.3.5、測試數(shù)據(jù)接收模塊接口 3.3.6。其中碼型/速率控制模塊3.3.1與碼型/速率控制模塊3.2.1設(shè)計方法相同。本地偽隨機(jī)碼產(chǎn)生模塊3.3.2與偽隨機(jī)碼產(chǎn)生模塊3.2.2設(shè)計方法相同。同步檢測/誤碼統(tǒng)計模塊3.3.3采用逐位比較型誤碼檢測器。如圖7所示，包括比較器、位同步模塊、時鐘延遲模塊、序列同步模塊。數(shù)據(jù)格式解封裝模塊3.3.4為數(shù)據(jù)格式封裝模塊3.2.3的逆過程。接收控制模塊3.3.5與發(fā)送控制模塊3.2.4相同。
[0016]FPGA芯片3的PPC405硬核軟件采用實(shí)時操作系統(tǒng)vxworks。
[0017]本實(shí)用新型，可同時提供8通道異步數(shù)據(jù)口并行測試，各通道相互獨(dú)立，F(xiàn)PGA芯片中的PPC405硬核同時掃描并處理8通道外設(shè)信息。
[0018]本實(shí)用新型采用外接計算機(jī)中的虛擬儀器界面控制處理，虛擬儀器界面如圖4所示。界面中包括通道號、啟動/停止?fàn)顟B(tài)、同步/失步狀態(tài)、波特率、碼型、字節(jié)格式、誤碼數(shù)、誤碼率、字節(jié)錯誤數(shù)、字節(jié)錯誤率、插入誤碼。其中通道號、啟動/停止?fàn)顟B(tài)、波特率、碼型、字節(jié)格式、插入誤碼為輸入?yún)?shù)，同步/失步狀態(tài)、誤碼數(shù)、誤碼率、字節(jié)錯誤數(shù)、字節(jié)錯誤率為輸出結(jié)果。
[0019]上述的計算機(jī)虛擬儀器界面中通道號包含I?8通道，波特率包含0.3K、0.6K、1.2Κ、2.4Κ、4.8Κ、7.2Κ、9.6Κ、14.4Κ、19.2Κ、38.4Κ、57.6Κ、115.2Κ、230.4Κ 選項，碼型包含2~4、2~5、2~6、2~9、2~11、2~15、2~18、2~20、2~21、2~23選項，字節(jié)格式包含有效數(shù)據(jù)位數(shù)、格式校驗位、停止位組成。其中字節(jié)格式的有效數(shù)據(jù)位數(shù)包括6位、7位、8位選項，格式校驗包括奇校驗、偶檢驗、無校驗選項，停止位包括I位、1.5位、2位選項。
[0020]本實(shí)用新型采用3U標(biāo)準(zhǔn)CPCI板卡結(jié)構(gòu)。
[0021]本實(shí)用新型有益技術(shù)效果是:通過采用FPGA芯片實(shí)現(xiàn)了多路異步數(shù)據(jù)口的誤碼測試；用戶可以通過計算機(jī)虛擬儀器界面實(shí)現(xiàn)對多路異步數(shù)據(jù)口測試參數(shù)的同時設(shè)置；在測試過程中隨時插入誤碼，校驗測試過程中的線路狀態(tài)；控制方式采用計算機(jī)虛擬儀器界面控制、結(jié)構(gòu)形式采用3U標(biāo)準(zhǔn)CPCI板卡結(jié)構(gòu)，方便的集成于計算機(jī)測試系統(tǒng)中，實(shí)現(xiàn)自動化測試和遠(yuǎn)程測試。
【附圖說明】
[0022]圖1為傳統(tǒng)異步數(shù)據(jù)口測試方法。
[0023]圖2為本發(fā)明連接框圖。
[0024]圖3為FPGA芯片內(nèi)部邏輯框圖。
[0025]圖4為計算機(jī)虛擬儀器界面。
[0026]圖5為本實(shí)用新型的工作流程圖。
[0027]圖6為異步數(shù)據(jù)口數(shù)據(jù)格式圖。
[0028]圖7為逐位比較型誤碼檢測器原理框圖。
【具體實(shí)施方式】
[0029]下面結(jié)合附圖對本實(shí)用新型作進(jìn)一步的詳細(xì)說明。
[0030]以太網(wǎng)總線多異步數(shù)據(jù)口并行測試卡，如圖2所示，包括以太網(wǎng)控制器1、以太網(wǎng)變壓器2、FPGA芯片3、接口電平轉(zhuǎn)換芯片4、電源電路5。
[0031]以太網(wǎng)控制器I芯片型號為LXT971ALE。
[0032]以太網(wǎng)變壓器型號2為TRC11